WO2011105588A1

WO2011105588A1 - 電力変換装置、系統連系装置及び系統連系システム

Info

Publication number: WO2011105588A1
Application number: PCT/JP2011/054402
Authority: WO
Inventors: 紘一郎江阪; 和雄伊藤
Original assignee: 三洋電機株式会社
Priority date: 2010-02-26
Filing date: 2011-02-25
Publication date: 2011-09-01
Also published as: EP2541749A1; EP2541749A4; CN102474200B; JP5842108B2; US20120155141A1; JPWO2011105588A1; CN102474200A

Abstract

　電力変換装置は、インバータ回路と、出力短絡回路と、制御回路とを備える。インバータ回路は、直流電圧から第１極性の電圧を生成するように構成された第１インバータスイッチと、直流電圧から第２極性の電圧を生成するように構成された第２インバータスイッチとを有する。出力短絡回路は、一対の電源ラインのうち、第１極性の電圧を出力する電源ラインを短絡するように構成された第１短絡スイッチと、一対の電源ラインのうち、第２極性の電圧を出力する電源ラインを短絡するように構成された第２短絡スイッチとを有する。制御回路は、第１極性から第２極性への切替えにおいて、第２インバータスイッチをオンにするタイミングよりも前に、第１短絡スイッチをオフにする。

Description

電力変換装置、系統連系装置及び系統連系システム

　本発明は、太陽電池や燃料電池などの直流電源からの直流電圧を交流電圧に変換する電力変換装置、系統連系装置及び系統連系システムに関する。

　従来、この種の電力変換装置は、直流電源からの直流電圧を昇圧する直流－直流変換回路と、直流－直流変換回路の出力電圧を交流電圧に変換し、交流電圧を一対の電源ラインに出力するインバータ回路と、インバータ回路の出力電圧に含まれる高周波成分を除去するフィルタ回路と、インバータ回路及び出力短絡回路を制御する制御回路とを有する。

　近年では、上記一対の電源ラインを短絡するように構成された出力短絡回路を設け、インバータ回路の変換効率や、ノイズ、漏洩電流の改善を図る回路方式が提案されている（特許文献１参照）。

　このような電力変換装置では、出力短絡回路が、一対の電源ライン間に接続された２つのスイッチング素子Ａ，Ｂを有し、インバータ回路が、２組のスイッチング素子対Ａ，Ｂを有する。スイッチング素子Ａはスイッチング素子対Ａと対応しており、スイッチング素子Ｂはスイッチング素子対Ｂと対応する。

　電力変換装置の出力電圧の極性が正の期間においては、出力短絡回路のスイッチング素子Ａがオン状態に保たれ、インバータ回路のスイッチング素子対Ａがスイッチング動作を行う。ここで、スイッチング素子対Ａがオン状態のときには、出力短絡回路は電源ライン間を短絡せず、スイッチング素子対Ａがオフ状態のときには、スイッチング素子Ａが負側電源ラインから正側電源ラインへの方向の電流経路Ａを形成することで電源ライン間を短絡する。

　また、電力変換装置の出力電圧の極性が負の期間においては、出力短絡回路のスイッチング素子Ｂがオン状態に保たれ、インバータ回路のスイッチング素子対Ｂがスイッチング動作を行う。ここで、スイッチング素子対Ｂがオン状態のときには、出力短絡回路は電源ライン間を短絡せず、スイッチング素子対Ｂがオフ状態のときには、スイッチング素子Ｂが正側電源ラインから負側電源ラインへの方向の電流経路Ｂを形成することで電源ライン間を短絡する。

　出力短絡回路を設けた電力変換装置においては、出力電圧の極性が正から負に切り替わる際、インバータ回路のスイッチング素子対Ｂがスイッチング動作を開始するとともに、出力短絡回路のスイッチング素子Ａがオン状態からオフ状態に切り替わるため、スイッチング素子対Ｂとスイッチング素子Ａとが同時にオン状態になり得る。その結果、出力電圧の極性が正から負に切り替わる際、スイッチング素子Ａにより電流経路Ａが形成され、電源ライン間が短絡されてしまう問題がある。

　同様に、出力電圧の極性が負から正に切り替わる際、インバータ回路のスイッチング素子対Ａがスイッチング動作を開始するとともに、出力短絡回路のスイッチング素子Ｂがオン状態からオフ状態に切り替わるため、スイッチング素子対Ａとスイッチング素子Ｂとが同時にオン状態になり得る。その結果、出力電圧の極性が負から正に切り替わる際、スイッチング素子Ｂにより電流経路Ｂが形成され、電源ライン間が短絡されてしまう問題がある。

　このように、出力短絡回路を設けた電力変換装置は、インバータ回路の出力電圧の極性を切替えるべきタイミング、すなわち、ゼロクロス点の付近において、インバータ回路の出力電圧に異常が生じ得るため、信頼性が低いという問題があった。

特開２００９－８９５４１号公報

　第１の特徴に係る電力変換装置は、直流電圧を交流電圧に変換し、前記交流電圧を一対の電源ライン（電源ラインＬｐ，Ｌｎ）に出力するように構成されたインバータ回路（インバータ回路３）と、前記一対の電源ラインを短絡するように構成された出力短絡回路（出力短絡回路４）と、前記インバータ回路及び前記出力短絡回路を制御するように構成された制御回路（制御回路２０）とを備える。前記インバータ回路は、前記直流電圧から第１極性の電圧を生成するように構成された第１インバータスイッチ（スイッチング素子対Ｑ１、Ｑ４）と、前記直流電圧から第２極性の電圧を生成するように構成された第２インバータスイッチ（スイッチング素子対Ｑ２、Ｑ３）とを有する。前記出力短絡回路は、第１極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第１短絡スイッチ（スイッチング素子Ｑ５）と、第２極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第２短絡スイッチ（スイッチング素子Ｑ６）とを有する。前記制御回路は、第１極性から第２極性への切替えにおいて、前記第２インバータスイッチをオンにするタイミングよりも前に、前記第１短絡スイッチをオフにする。

　このような特徴によれば、第２インバータスイッチをオンにするタイミングよりも前に、第１短絡スイッチをオフにすることによって、ゼロクロス点（極性切替点Ｔ０）の付近において電源ライン間が短絡されないようにすることができるため、電力変換装置の信頼性を向上させることができる。

　第１の特徴において、前記制御回路は、第１極性から第２極性への切替えにおいて、前記第１インバータスイッチをオフにして、前記出力短絡回路の後段に設けられるリアクタに蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、前記第１短絡スイッチをオフにする。

　このような特徴によれば、リアクタに蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、前記第１短絡スイッチをオフにするためリアクタに大きなエネルギーが残存することによるサージ電圧の発生を抑制できるため、電力変換装置の信頼性を向上させることができる。

　第１の特徴において、前記制御回路は、所定パルス周期内において、前記第１インバータスイッチ及び前記第２インバータスイッチのオン時間を制御する処理を繰り返す。前記制御回路は、第１極性から第２極性への切替えにおいて、前記第１インバータスイッチをオフにしてから前記第２インバータスイッチをオンにするまでの時間が前記所定パルス周期よりも長くなるように、前記第１インバータスイッチ及び前記第２インバータスイッチを制御する。

　このような特徴によれば、第１インバータスイッチをオフにしてから第２インバータスイッチをオンにするまでの時間が所定パルス周期よりも長いため、第２インバータスイッチをオンにするタイミングよりも前に、第１短絡スイッチをオフにすることが容易である。

　第２の特徴に係る系統連系装置は、前記電力変換装置は、直流電源を配電系統に連系するように構成される。系統連系装置は、第１の特徴に係る電力変換装置を備える。

　第３の特徴に係る系統連系システムは、直流電源を配電系統に連系するように構成される。系統連系システムは、第１の特徴に係る電力変換装置を備える。

図１は、第１実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図２は、第１実施形態に係る系統連系装置の動作を説明するための図である。図３は、第１実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図４は、第１実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図５は、第１実施形態に係る系統連系装置の動作を説明するための詳細タイムチャートである。図６は、第２実施形態に係る系統連系装置を説明するための図である。図７は、サージ電圧を説明するための図である。図８は、第２実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図９は、第３実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図１０は、第４実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図１１は、第５実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。図１２は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図１３は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図１４は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図１５は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図１６は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図１７は、第６実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。

　図面を参照して、本発明の第１実施形態～第５実施形態、及びその他の実施形態を説明する。以下の各実施形態では、本発明に係る電力変換装置を系統連系装置に適用するケースについて説明する。以下の各実施形態における図面において、同一又は類似の部分には同一又は類似の符号を付す。

　（１）第１実施形態
　第１実施形態では、（１．１）系統連系装置の構成、（１．２）系統連系装置の動作、（１．３）作用・効果の順に説明する。

　（１．１）系統連系装置の構成
　図１は、第１実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。本実施形態では、トランスレス方式の系統連系装置を例に説明する。なお、図１において、グラウンド（ＧＮＤ）記号は同じものを図示しているが、これらのグラウンドは相互に接続されておらず、電位が異なることに留意されたい。

　図１に示すように、系統連系システムは、直流電源１と配電系統１０との間に接続された系統連系装置を有する。直流電源１としては、例えば、分散型の直流電源の一つである太陽電池を使用できる。太陽電池は、照射される太陽光に応じた発電により直流電力を出力する。

　系統連系装置は、昇圧回路２と、昇圧回路２の後段に接続されたインバータ回路３と、インバータ回路３の後段に接続された出力短絡回路４と、出力短絡回路４の後段に接続されたフィルタ回路５と、制御回路２０と、駆動回路３１～３３とを有する。なお、前段とは直流電源１側を意味し、後段とは配電系統１０側を意味する。

　系統連系装置は、直流電源１からの直流電力を商用周波数（例えば５０又は６０Ｈｚ）の交流電力に変換する。系統連系装置と配電系統１０との間には、需要家に設置された負荷（不図示）が接続されている。系統連系装置は、系統連系装置及び配電系統１０の両方から負荷に交流電力を供給する連系運転を行う。

　昇圧回路２は、直流電源１からの入力電圧を高周波スイッチングにより昇圧する。昇圧回路２は、リアクタＬ１、スイッチング素子Ｑ７、ダイオードＤ７、及びコンデンサＣ１を有する。第１実施形態ではスイッチング素子Ｑ７としてパワーＭＯＳＦＥＴを使用している。

　リアクタＬ１は、直流電源１の正極とダイオードＤ７のアノードとの間に接続される。ダイオードＤ７のカソードは、インバータ回路３に接続される。

　スイッチング素子Ｑ７は、パワーＭＯＳＦＥＴにより構成されており、ドレインがダイオードＤ７のアノードに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ７は、ダイオードＤが逆並列接続されている。

　コンデンサＣ１は、ダイオードＤ７のカソードと直流電源１の負極との間に接続される。スイッチング素子Ｑ７は、制御回路２０から駆動回路３２を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。コンデンサＣ１は、安定した出力電圧を維持するためのエネルギーバッファである。コンデンサＣ１の両端間の電圧は、昇圧回路２の出力電圧としてインバータ回路３に出力される。

　インバータ回路３は、昇圧回路２が出力する直流電圧を交流に変換する。第１実施形態では、インバータ回路３は、フルブリッジ接続されたスイッチング素子Ｑ１、スイッチング素子Ｑ２、スイッチング素子Ｑ３、及びスイッチング素子Ｑ４を有する。第１実施形態ではスイッチング素子Ｑ１～スイッチング素子Ｑ４としてパワーＭＯＳＦＥＴを使用している。

　スイッチング素子Ｑ１は、ドレインがダイオードＤ７のカソードに接続され、ゲートが駆動回路３１に接続され、ソースが駆動回路３１及びスイッチング素子Ｑ２のドレインに接続される。スイッチング素子Ｑ１は、ダイオードＤ１が逆並列接続されている。すなわち、ダイオードＤ１は、アノードがスイッチング素子Ｑ１のソースに接続され、カソードがスイッチング素子Ｑ１のドレインに接続される。スイッチング素子Ｑ２は、ドレインがスイッチング素子Ｑ１のソースに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ２は、ダイオードＤ２が逆並列接続されている。スイッチング素子Ｑ３は、ドレインがダイオードＤ７のカソードに接続され、ゲートが駆動回路３３に接続され、ソースが駆動回路３３及びスイッチング素子Ｑ４のドレインに接続される。スイッチング素子Ｑ３は、ダイオードＤ３が逆並列接続されている。スイッチング素子Ｑ４は、ドレインがスイッチング素子Ｑ３のソースに接続され、ゲートが駆動回路３２に接続され、ソースが直流電源１の負極に接続される。スイッチング素子Ｑ４は、ダイオードＤ４が逆並列接続されている。

　スイッチング素子Ｑ１は、制御回路２０から駆動回路３１を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。スイッチング素子Ｑ２，Ｑ４は、制御回路２０から駆動回路３２を介して各ゲートに印加されるゲート信号に応じてスイッチング動作を行う。スイッチング素子Ｑ３は、制御回路２０から駆動回路３３を介してゲートに印加されるゲート信号に応じてスイッチング動作を行う。

　出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎを短絡するように構成される。出力短絡回路４は、スイッチング素子Ｑ５、スイッチング素子Ｑ６、ダイオードＤ５、ダイオードＤ６を有する。出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎ間に直列に接続されたスイッチング素子Ｑ５，Ｑ６を有する。スイッチング素子Ｑ５は、ドレインがスイッチング素子Ｑ６のドレインに接続され、ゲートが駆動回路３１に接続され、ソースがスイッチング素子Ｑ１のソースに接続される。スイッチング素子Ｑ５は、ダイオードＤ５が逆並列接続されている。スイッチング素子Ｑ５は、正極性の電圧を出力する際に、一対の電源ラインＬｐ，Ｌｎを短絡する。詳細には、スイッチング素子Ｑ５は、正極性の電圧を生成する期間において、スイッチング素子Ｑ１、Ｑ４がオフの際に、図１に示す下から上方向に、一対の電源ラインＬｐ，Ｌｎを短絡する。スイッチング素子Ｑ６は、ドレインがスイッチング素子Ｑ５のドレインに接続され、ゲートが駆動回路３３に接続され、ソースがスイッチング素子Ｑ３のソースに接続される。スイッチング素子Ｑ６は、ダイオードＤ６が逆並列接続されている。スイッチング素子Ｑ６は、負極性の電圧を出力する際に、一対の電源ラインＬｐ，Ｌｎを短絡する。詳細には、スイッチング素子Ｑ６は、負極性の電圧を生成する期間において、スイッチング素子Ｑ２、Ｑ３がオフの際に、図１に示す上から下方向に、一対の電源ラインＬｐ，Ｌｎを短絡する。

　なお、出力短絡回路４の構成は、これに限定されるものではなく、出力短絡回路４を構成する２組の素子の配置等は任意に変更可能であることに留意すべきである。

　フィルタ回路５は、インバータ回路３が出力する交流電力の高周波成分を除去して配電系統１０（及び負荷）に出力する。配電系統１０は、例えば単相２００Ｖの配電系統である。フィルタ回路５は、リアクタＬ２，Ｌ３及びコンデンサＣ２を有する。リアクタＬ２は電源ラインＬｐ上に設けられ、リアクタＬ３は電源ラインＬｎ上に設けられる。コンデンサＣ２は、電源ラインＬｐ，Ｌｎ間に接続される。

　制御回路２０は、例えばマイコンにより構成されており、系統連系装置の全体を制御する。駆動回路３１は、制御回路２０の制御下でスイッチング素子Ｑ１，Ｑ５を駆動する。駆動回路３２は、制御回路２０の制御下でスイッチング素子Ｑ７，Ｑ２，Ｑ４を駆動する。駆動回路３３は、制御回路２０の制御下でスイッチング素子Ｑ３，Ｑ５を駆動する。

　（１．２）系統連系装置の動作
　次に、第１実施形態に係る系統連系装置の動作について、（１．２．１）正期間及び負期間の動作、（１．２．２）極性切替え時の動作の順に説明する。

　（１．２．１）正期間及び負期間の動作
　まず、系統連系装置が正の電圧を出力する期間の動作を説明する。図２（ａ）は、昇圧回路２、インバータ回路３及び出力短絡回路４のそれぞれのスイッチング素子の動作を示すタイムチャートである。

　図２（ａ）に示すように、制御回路２０は、昇圧回路２の出力電圧、すなわちコンデンサＣ１の両端電圧が目標値になるように、昇圧回路２のスイッチング素子Ｑ７をＰＷＭパルスにより駆動する。系統連系装置が正の電圧を出力する期間では、制御回路２０は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４をＰＷＭパルスにより駆動し、インバータ回路３のスイッチング素子対Ｑ２，Ｑ３をオフ状態に保つ。制御回路２０は、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を同期して行わせる。

　また、系統連系装置が正の電圧を出力する期間では、制御回路２０は、出力短絡回路４のスイッチング素子Ｑ５をオン状態に保ち、出力短絡回路４のスイッチング素子Ｑ６をオフ状態に保つ。このような状態では、出力短絡回路４を介し、電源ラインＬｎから電源ラインＬｐに向けて電流が流れるが、電源ラインＬｐから電源ラインＬｎに向けて電流は流れない。

　図２（ｂ）は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオン状態であるときに電流の流れる方向を示す図である。図２（ｃ）は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオフ状態であるときに電流の流れる方向を示す図である。図２（ｄ）は、インバータ回路３の出力電圧波形、具体的には、出力短絡回路４のスイッチング素子Ｑ５，Ｑ６の各ソース間の電圧波形を示す図である。

　図２（ｂ）に示すように、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオン状態であるときは、直流電源１側から、リアクタＬ１、ダイオードＤ７、スイッチング素子Ｑ１及びリアクタＬ２を介し、配電系統１０側へ電流が流れる。また、配電系統１０側から、リアクタＬ３及びスイッチング素子Ｑ４を介し、直流電源１へ電流が流れる。コンデンサＣ１の両端電圧をＶｃ１とすると、図２（ｄ）に示すように、インバータ回路３の出力電圧は略＋Ｖｃ１となる。なお、電位の基準はスイッチング素子Ｑ６のソースとしている。

　図２（ｃ）に示すように、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４が共にオフ状態であるとき、配電系統１０側からリアクタＬ３、ダイオードＤ６、スイッチング素子Ｑ５、及びリアクタＬ２を介し、配電系統１０側へ電流が流れる。このとき、電源ラインＬｐ，Ｌｎは電気的に短絡されるため、図２（ｄ）に示すように、インバータ回路３の出力電圧は０Ｖとなる。また、インバータ回路３にはコンデンサＣ１の両端電圧Ｖｃ１が印加されるが、ダイオードＤ１，Ｄ３によりブロックされてインバータ回路３に電流は流れない。

　インバータ回路３のスイッチング素子対Ｑ１，Ｑ４がオン状態とオフ状態とを繰り返すことによって、図２（ｄ）に示すように、インバータ回路３の出力電圧波形は、正側半サイクルの矩形波波形となる。インバータ回路３の出力電圧波形は、リアクタＬ２，Ｌ３及びコンデンサＣ２からなるフィルタ回路５によって平滑化され、正側半サイクルの正弦波となる。

　なお、系統連系装置が負の電圧を出力する期間では、制御回路２０は、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４をオフ状態に保ち、インバータ回路３のスイッチング素子対Ｑ２，Ｑ３をＰＷＭパルスにより駆動する。制御回路２０は、スイッチング素子対Ｑ２，Ｑ３のスイッチング動作を同期して行わせる。

　また、系統連系装置が負の電圧を出力する期間では、制御回路２０は、出力短絡回路４のスイッチング素子Ｑ５をオフ状態に保ち、出力短絡回路４のスイッチング素子Ｑ６をオン状態に保つ。このような状態では、出力短絡回路４を介し、電源ラインＬｐから電源ラインＬｎに向けて電流が流れるが、電源ラインＬｎから電源ラインＬｐに向けて電流は流れない。

　系統連系装置が負の電圧を出力する期間では、このような制御により、インバータ回路３の出力電圧波形は、０～－Ｖｃ１の振幅を有する負側半サイクルの矩形波波形となる。インバータ回路３の出力電圧波形は、リアクタＬ２，Ｌ３及びコンデンサＣ２からなるフィルタ回路５によって平滑化され、負側半サイクルの正弦波となる。

　（１．２．２）極性切替え時の動作
　出力短絡回路４を設けた系統連系装置においては、図３に示すように、出力電圧Ｖｏ（図１参照）の極性が正から負に切り替わる際、インバータ回路３のスイッチング素子対Ｑ２，Ｑ３がスイッチング動作を開始するとともに、出力短絡回路４のスイッチング素子Ｑ５がオン状態からオフ状態に切り替わるため、スイッチング素子対Ｑ２，Ｑ３とスイッチング素子Ｑ５とが同時にオン状態になり得る。その結果、スイッチング素子Ｑ５により電源ラインＬｐ，Ｌｎ間が短絡されてしまう。

　同様に、出力電圧Ｖｏの極性が負から正に切り替わる際、インバータ回路３のスイッチング素子対Ｑ１，Ｑ４がスイッチング動作を開始するとともに、出力短絡回路４のスイッチング素子Ｑ６がオン状態からオフ状態に切り替わるため、スイッチング素子対Ｑ１，Ｑ４とスイッチング素子Ｑ６とが同時にオン状態になり得る。その結果、スイッチング素子Ｑ６により電源ラインＬｐ，Ｌｎ間が短絡されてしまう。

　そこで、第１実施形態に係る制御回路２０は、インバータ回路３の出力電圧Ｖｏの極性を切替えるタイミングである極性切替点Ｔ０よりも前のタイミングで、出力短絡回路４のスイッチング素子Ｑ５，Ｑ６をオン状態からオフ状態に切替える。

　具体的には、制御回路２０は、図４に示すように、出力電圧Ｖｏの極性が正から負に切り替わる際、極性切替点Ｔ０よりも前のタイミングＴ１（第１のタイミング）で出力短絡回路４のスイッチング素子Ｑ５をオン状態からオフ状態に切替える。スイッチング素子はオン状態からオフ状態までに遷移時間を有するため、制御回路２０は、少なくともスイッチング素子Ｑ５のオン状態からオフ状態への遷移時間分だけタイミングＴ１を極性切替点Ｔ０よりも前にするように、スイッチング素子Ｑ５をオン状態からオフ状態に切替えることが好ましい。

　第１実施形態では、制御回路２０は、図５に示すように、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングＴ１と、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングとを等しくしている。なお、図５に示す例では、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングＴ１と、極性切替点Ｔ０との間には、スイッチング素子Ｑ５のオン状態からオフ状態への遷移時間以上の時間差が設けられている。当該時間差は、例えばスイッチング周期のｎ周期として規定してもよい。

　また、制御回路２０は、出力電圧Ｖｏの極性が負から正に切り替わる際、極性切替点Ｔ０よりも前のタイミング（第１のタイミング）で出力短絡回路４のスイッチング素子Ｑ６をオン状態からオフ状態に切替える。制御回路２０は、少なくともスイッチング素子Ｑ６のオン状態からオフ状態への遷移時間分だけ、切替えのタイミングを負から正へのゼロクロス点よりも前にするように、スイッチング素子Ｑ６をオン状態からオフ状態に切替えることが好ましい。

　第１実施形態では、制御回路２０は、図５に示すように、スイッチング素子Ｑ６をオン状態からオフ状態に切替えるタイミングと、スイッチング素子対Ｑ２，Ｑ３のスイッチング動作を停止させるタイミングとを等しくしている。

　（１．３）作用・効果
　以上説明したように、第１実施形態によれば、制御回路２０が、ゼロクロス点よりも前のタイミングで出力短絡回路４のスイッチング素子Ｑ５，Ｑ６をオン状態からオフ状態に切替えることによって、ゼロクロス点の付近において電源ラインＬｐ，Ｌｎ間が短絡されないようにすることができるため、系統連系装置の信頼性を向上させることができる。

　第１実施形態では、制御回路２０は、少なくとも出力短絡回路４のスイッチング素子Ｑ５，Ｑ６のオン状態からオフ状態への遷移時間分だけ、スイッチング素子Ｑ５，Ｑ６をオン状態からオフ状態に切替えるタイミングをゼロクロス点よりも前にするように制御する。これにより、ゼロクロス点の付近においてより確実に電源ラインＬｐ，Ｌｎ間が短絡されないようにすることができるため、系統連系装置の信頼性をさらに向上させることができる。

　なお、第１実施形態では、出力短絡回路４に設けられたスイッチング素子Ｑ５のソースは、インバータ回路３に設けられたスイッチング素子Ｑ１のソースに接続されることによって、スイッチング素子Ｑ１及びスイッチング素子Ｑ５のそれぞれのソースが同電位に保たれる。これにより、スイッチング素子Ｑ１及びスイッチング素子Ｑ５のそれぞれを共通の駆動用電源を用いて駆動可能になる。

　また、出力短絡回路４に設けられたスイッチング素子Ｑ６のソースは、インバータ回路３に設けられたスイッチング素子Ｑ４のソースに接続されることによって、スイッチング素子Ｑ４及びスイッチング素子Ｑ６のそれぞれのソースが同電位に保たれる。これにより、スイッチング素子Ｑ４及びスイッチング素子Ｑ６のそれぞれを共通の駆動用電源を用いて駆動可能になる。

　（２）第２実施形態
　次に、第２実施形態について説明する。以下の第２実施形態～第５実施形態においては第１実施形態と異なる点を説明する。

　上述した第１実施形態では、ゼロクロス点よりも前のタイミングで出力短絡回路４のスイッチング素子Ｑ５，Ｑ６をオン状態からオフ状態に切替えていたが、このような制御を行うことによって、スイッチング素子Ｑ５，Ｑ６をオフ状態に切替えた直後にサージ電圧が発生し得る。

　図６を参照し、出力電圧Ｖｏの極性が正から負に切り替わる際の動作を例に上記問題について説明する。図６（ａ）は、スイッチング素子Ｑ５をオフ状態に切替える直前の電流の流れを示す図であり、図６（ｂ）は、スイッチング素子Ｑ５をオフ状態に切替えた直後の電流の流れを示す図であり、図６（ｃ）は、サージ電圧発生時のタイムチャートである。

　図６（ａ）に示すように、スイッチング素子Ｑ５をオフ状態に切替える直前では、スイッチング素子対Ｑ１，Ｑ４はオフ状態であり、リアクタＬ３、ダイオードＤ６、スイッチング素子Ｑ５、及びリアクタＬ２を介する電流経路で、配電系統１０側へ電流が流れる。このとき、スイッチング素子対Ｑ１，Ｑ４がオン状態のときにリアクタＬ２，Ｌ３に蓄えられたエネルギーが上記電流経路で放出されていく。このため、図６（ｃ）に示すように、ゼロクロス点付近では、スイッチング素子Ｑ５を電流Ｉ_Ｑ５が流れる。

　このような状態でスイッチング素子Ｑ５をオフ状態に切替えると、リアクタＬ２，Ｌ３に蓄えられたエネルギーが十分に放出されていないにも拘わらず上記電流経路が遮断されるため、図６（ｂ）に示す経路で電流が流れてしまう。その結果、図６（ｃ）及び図７に示すように、スイッチング素子Ｑ５をオフ状態に切替えた直後において、出力短絡回路４の両端（出力電圧Ｖｏ）にサージ電圧が発生する。サージ電圧が発生すると、変換効率の低下やデバイスの故障を引き起こす。

　そこで、第２実施形態では、スイッチング素子対Ｑ１，Ｑ４がスイッチング動作を停止させるタイミングと、スイッチング素子Ｑ５をオフ状態に切替えるタイミングとの間に、リアクタＬ２，Ｌ３に蓄えられたエネルギーを放出するのに十分な時間差を設けることで、サージ電圧の発生を抑制する。

　（２．１）極性切替え時の動作
　図８は、第２実施形態に係る系統連系装置の動作を説明するためのタイムチャートである。図８（ａ）は比較例としての第１実施形態に係る系統連系装置の動作例を示し、図８（ｂ）は第２実施形態に係る系統連系装置の動作例１を示し、図８（ｃ）は第２実施形態に係る系統連系装置の動作例２を示し、図８（ｄ）は第２実施形態に係る系統連系装置の動作例３を示す。

　図８（ｂ）に示すように、第２実施形態に係る動作例１においては、制御回路２０は、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングを第１実施形態と同じとし、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングを第１実施形態よりも遅らせている。スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングと、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングとの間には、リアクタＬ２，Ｌ３に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。当該時間差は、例えばスイッチング周期のｎ周期として規定してもよい。

　図８（ｃ）に示すように、第２実施形態に係る動作例２においては、制御回路２０は、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングを第１実施形態と同じとし、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングを第１実施形態よりも早めている。スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングと、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングとの間には、リアクタＬ２，Ｌ３に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。

　図８（ｄ）に示すように、第２実施形態に係る動作例３においては、制御回路２０は、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングを第１実施形態よりも遅らせつつ、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングを第１実施形態よりも早めている。スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングと、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングとの間には、リアクタＬ２，Ｌ３に蓄えられたエネルギーが問題にならないレベルまで放出される放出時間以上の時間差が設けられている。

　上記動作例１～動作例３によれば、スイッチング素子対Ｑ１，Ｑ４のスイッチング動作を停止させるタイミングと、スイッチング素子Ｑ５をオン状態からオフ状態に切替えるタイミングとの間に設けられた時間差により、リアクタＬ２，Ｌ３に蓄えられたエネルギーが問題にならないレベルまで放出されるのを待ってから、スイッチング素子Ｑ５をオン状態からオフ状態に切替えることができる。

　（２．２）作用・効果
　以上説明したように、第２実施形態によれば、リアクタＬ２，Ｌ３に蓄えられたエネルギーが問題にならないレベルまで放出されるのを待ってから、スイッチング素子Ｑ５をオン状態からオフ状態に切替えることができるため、サージ電圧の発生を抑制でき、系統連系装置の信頼性を向上させることができる。

　（３）第３実施形態
　次に、第３実施形態について説明する。上述した第１実施形態及び第２実施形態においては、インバータ回路３のスイッチング素子のスイッチング動作を停止させるタイミングと、出力短絡回路４のスイッチング素子をオン状態からオフ状態に切替えるタイミングとをゼロクロス点よりも前にしているため、出力短絡回路４のスイッチング素子を介して負荷に供給される電流が減少することになる。しかしながら、その減少分は、フィルタ回路５のコンデンサＣ２により賄うことができ、回路動作上は問題ない。

　このような性質を利用して、第３実施形態においては、図９に示すように、フィルタ回路５の出力側の電流を検出する電流検出器１１を設け、制御回路２０は、電流検出器１１が検出した電流に基づいて制御を行う。これにより、インバータ回路３のスイッチング素子のスイッチング動作を停止させるタイミングと、出力短絡回路４のスイッチング素子をオン状態からオフ状態に切替えるタイミングとをゼロクロス点よりも前にした場合であっても、良好な制御を行うことが可能になる。

　（４）第４実施形態
　次に、第４実施形態について説明する。第４実施形態に係る系統連系装置は、昇圧回路２、インバータ回路３及び出力短絡回路４のそれぞれに使用されるスイッチング素子の種類がＩＧＢＴである点が第１実施形態とは異なる。図１０は、第４実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。

　図１０に示すように、スイッチング素子Ｑ１は、コレクタがダイオードＤ７のカソードに接続され、ゲートが駆動回路３１に接続され、エミッタが駆動回路３１及びスイッチング素子Ｑ２のコレクタに接続される。スイッチング素子Ｑ２は、コレクタがスイッチング素子Ｑ１のエミッタに接続され、ゲートが駆動回路３２に接続され、エミッタが直流電源１の負極に接続される。スイッチング素子Ｑ３は、コレクタがダイオードＤ７のカソードに接続され、ゲートが駆動回路３３に接続され、エミッタが駆動回路３３及びスイッチング素子Ｑ４のコレクタに接続される。スイッチング素子Ｑ４は、コレクタがスイッチング素子Ｑ３のエミッタに接続され、ゲートが駆動回路３２に接続され、エミッタが直流電源１の負極に接続される。

　また、スイッチング素子Ｑ５は、コレクタがスイッチング素子Ｑ６のコレクタに接続され、ゲートが駆動回路３１に接続され、エミッタがスイッチング素子Ｑ１のエミッタに接続される。スイッチング素子Ｑ５は、ダイオードＤ５が逆並列接続されている。スイッチング素子Ｑ６は、コレクタがスイッチング素子Ｑ５のコレクタに接続され、ゲートが駆動回路３３に接続され、エミッタがスイッチング素子Ｑ３のエミッタに接続される。スイッチング素子Ｑ６は、ダイオードＤ６が逆並列接続されている。

　（５）第５実施形態
　次に、第５実施形態について説明する。第５実施形態に係る系統連系装置は、出力短絡回路４の構成が第１実施形態とは異なる。図１１は、第５実施形態に係る系統連系装置を備える系統連系システムの構成を示す図である。

　図１１に示すように、出力短絡回路４は、インバータ回路３から延びる一対の電源ラインＬｐ，Ｌｎ間に並列に接続された２つのアーム回路を有する２アームの構成である。

　第１のアーム回路は、電源ラインＬｐ，Ｌｎ間に直列に接続されたスイッチング素子Ｑ５及びダイオードＤ８を有する。第２のアーム回路は、電源ラインＬｐ，Ｌｎ間に、前記第１のアーム回路と逆方向に、直列に接続されたスイッチング素子Ｑ６及びダイオードＤ９を有する。

　スイッチング素子Ｑ５は、ドレインがダイオードＤ８のカソードに接続され、ゲートが駆動回路３１に接続され、ソースがスイッチング素子Ｑ１のソースに接続される。スイッチング素子Ｑ５は、ダイオードＤ５が逆並列接続されている。ダイオードＤ８のアノードは電源ラインＬｎに接続される。スイッチング素子Ｑ６は、ドレインがダイオードＤ９のカソードに接続され、ゲートが駆動回路３３に接続され、ソースがスイッチング素子Ｑ３のソースに接続される。スイッチング素子Ｑ６は、ダイオードＤ６が逆並列接続されている。ダイオードＤ９のアノードは電源ラインＬｐに接続される。

　第５実施形態では、ダイオードＤ８，Ｄ９は、ＭＯＳＦＥＴの寄生ダイオード、又はＩＧＢＴに内蔵されるダイオードを利用するのではなく、独立したダイオードを使用することができる。すなわち、ダイオードの選択の自由度が高くなり、より適切な回路設計を行うことができるようになる。

　（６）第６実施形態
　第６実施形態では、第１極性から第２極性への切替えにおいて、第１インバータスイッチ（スイッチング素子Q１、Q４）、第２インバータスイッチ（スイッチング素子Q２、Q３）、第１短絡スイッチ（スイッチング素子Q５）及び第２短絡スイッチ（スイッチング素子Q６）のスイッチングタイミングについて説明する。

　なお、第６実施形態では、正極性から負極性への切替えについて説明する。但し、負極性から正極性への切替えについても、第６実施形態と同様であることは勿論である。

　以下においては、スイッチング素子Q１～Ｑ４は、所定パルス周期Ｔ内においてオン時間が制御されることに留意すべきである。所定パルス周期Ｔは、ＣＰＵ（不図示）によって生成されるクロック周波数と考えてもよい。

　なお、以下に示す全てのスイッチングタイミングにおいて、第１短絡スイッチ（スイッチング素子Q５）をオフにするタイミングは、第２インバータスイッチ（スイッチング素子Q２、Q３）をオンにするタイミングよりも前であることに留意すべきである。

　（６．１）スイッチングタイミング１
　正極性から負極性への切替え間隔として１パルス周期（Ｔ×１）が基準として用いられる場合には、図１２に示すように、スイッチング素子Ｑ１、Ｑ４を最後から２番目にオンにするタイミングＴＭ１からスイッチング素子Ｑ２、Ｑ３を最初にオンにするタイミングＴＭ２までの間に、スイッチング素子Q５をオフにすればよい。なお、スイッチング素子Ｑ６をオンにするタイミングは任意である。

　なお、図１２では、説明の便宜から、スイッチング素子Ｑ１、Ｑ４の最後のパルスが図示されているが、実際には、最後のパルスは存在しない。

　（６．２）スイッチングタイミング２
　正極性から負極性への切替え間隔として２パルス周期（Ｔ×２）が基準として用いられる場合には、図１３に示すように、スイッチング素子Ｑ１、Ｑ４を最後から３番目にオンにするタイミングＴＭ１からスイッチング素子Ｑ２、Ｑ３を最初にオンにするタイミングＴＭ２までの間に、スイッチング素子Q５をオフにすればよい。なお、スイッチング素子Ｑ６をオンにするタイミングは任意である。

　なお、図１３では、説明の便宜から、スイッチング素子Ｑ１、Ｑ４の最後及び最後から２番目のパルスが図示されているが、実際には、最後及び最後から２番目のパルスは存在しない。

　（６．３）スイッチングタイミング３
　正極性から負極性への切替え間隔として２パルス周期（Ｔ×２）が基準として用いられる場合には、図１４に示すように、スイッチング素子Ｑ２、Ｑ３を最初にオンにするタイミングＴＭ２よりも所定時間前のタイミングＴＭ３において、スイッチング素子Ｑ６をオンにする。このようなケースでは、スイッチング素子Ｑ１、Ｑ４を最後から３番目にオンにするタイミングＴＭ１からスイッチング素子Ｑ６をオンにするタイミングＴＭ３までの間に、スイッチング素子Q５をオフにすればよい。

　なお、図１４では、説明の便宜から、スイッチング素子Ｑ１、Ｑ４の最後及び最後から２番目のパルスが図示されているが、実際には、最後及び最後から２番目のパルスは存在しない。

　（６．４）スイッチングタイミング４
　正極性から負極性への切替え間隔として２パルス周期（Ｔ×２）が基準として用いられる場合には、図１５に示すように、スイッチング素子Ｑ６をオンにするタイミングＴＭ３よりも所定時間前のタイミングＴＭ４よりも前に、スイッチング素子Q５をオフにすればよい。すなわち、スイッチング素子Ｑ１、Ｑ４を最後から３番目にオンにするタイミングＴＭ１からスイッチング素子Ｑ６をオンにするタイミングＴＭ３よりも所定時間前のタイミングＴＭ４までの間に、スイッチング素子Q５をオフにすればよい。

　なお、スイッチング素子Ｑ６をオンにするタイミングは任意である。但し、上述したように、スイッチング素子Q５をオフにするタイミングは、スイッチング素子Q２、Q３をオンにするタイミングＴＭ２よりも前である必要があることに留意すべきである。

　また、スイッチング素子Ｑ６をオンにするタイミングＴＭ３とタイミングＴＭ４との間隔は、スイッチング素子Q５のゲート信号にオフが入力されてからゲート信号が第１閾値よりも低くなるまでの時間（ターンオフ時間）とスイッチング素子Q６のゲート信号にオンが入力されてからゲート信号が第２閾値よりも高くなるまでの時間（ターンオン時間）との差分である。

　なお、図１５では、説明の便宜から、スイッチング素子Ｑ１、Ｑ４の最後及び最後から２番目のパルスが図示されているが、実際には、最後及び最後から２番目のパルスは存在しない。

　（６．５）スイッチングタイミング５
　正極性から負極性への切替えにおいて、スイッチング素子Ｑ１、Ｑ４を最後にオンにしてからスイッチング素子Ｑ２、Ｑ３を最初にオンにするまでの時間Ｔ２は、図１６に示すように、所定パルス周期Ｔ１よりも長い。すなわち、スイッチング素子Ｑ１～Ｑ４のオン時間を制御する所定パルス周期Ｔ１よりも時間Ｔ２が長い。

　これによって、スイッチング素子Q２、Q３をオンにするタイミングＴＭ２よりも前に、スイッチング素子Q５をオフにすることが容易である。

　（６．６）スイッチングタイミング６
　正極性から負極性への切替え間隔としてパルス周期が設けられない場合には、図１７に示すように、スイッチング素子Ｑ１、Ｑ４を最後にオンにするタイミングＴＭ１からスイッチング素子Ｑ２、Ｑ３を最初にオンにするタイミングＴＭ２までの間に、スイッチング素子Q５をオフにすればよい。なお、スイッチング素子Ｑ６をオンにするタイミングは任意である。

　（７）その他の実施形態
　上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

　例えば、上述した各実施形態は、個別に実施してもよく、互いに組み合わせて実施してもよい。

　上述した各実施形態では、インバータ回路３が４つのスイッチング素子を有し、且つ出力短絡回路４が２つのスイッチング素子を有していたが、このような回路構成に限らず、インバータ回路３がスイッチング素子を２つのみ有する構成や、出力短絡回路４がスイッチング素子を１つのみ有する構成であってもよい。

　上述した各実施形態では、昇圧回路２が使用されていたが、直流電源の電圧が配電系統の電圧よりも高いようなケースでは、昇圧回路２に代えて降圧回路を使用してもよい。

　さらに、直流電源１とインバータ回路３との間に昇圧回路又は降圧回路を介する構成に限らず、昇圧回路又は降圧回路を介さずに、直流電源１の出力電圧を直接インバータ回路３の入力とする構成であってもよい。

　上述した各実施形態では、直流電源１として太陽電池を例に挙げたが、太陽電池に限らず、燃料電池や蓄電池等の他の直流電源を使用可能である。

　以上、本発明の電力変換装置を系統連系装置に適用する実施形態を説明したが、本発明の電力変換装置を系統連系装置に適用する場合に限らず、直流を交流に変換する回路構成を有する装置であれば、系統連系装置以外の装置にも適用可能である。

　図１、図６などに示すダイオードＤ７は、ＦＥＴやＩＧＢＴなどのスイッチング素子と置き換えてもよい。このようなケースでは、電力変換装置は、直流電源１から電力を出力する制御だけではなくて、直流電源１に電力を入力する制御に用いることが可能である。このようなケースにおいて、インバータ回路３が降圧回路として機能することは勿論である。

　実施形態では、リアクタＬ３を有するフィルタ回路５が設けられるケースについて例示した。しかしながら、実施形態は、これに限定されるものではない。例えば、出力短絡回路４の後段に設けられた負荷にリアクタが設けられていてもよい。例えば、モータなどの巻線部を有する負荷が出力短絡回路４の後段に設けられる場合には、巻線部（コイル）がリアクタである。このようなケースにおいては、制御回路１２０は、巻線部（コイル）に蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、短絡スイッチ（スイッチング素子Ｑ５又はスイッチング素子Ｑ５）をオフにする。

　このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

　なお、日本国特許出願第２０１０－０４２４８４号（２０１０年２月２６日出願）の全内容が、参照により、本願明細書に組み込まれている。

　本発明によれば、出力短絡回路を設けた回路方式において信頼性が向上された電力変換装置、系統連系装置及び系統連系システムを提供できる。

Claims

　直流電圧を交流電圧に変換し、前記交流電圧を一対の電源ラインに出力するように構成されたインバータ回路と、前記一対の電源ラインを短絡するように構成された出力短絡回路と、前記インバータ回路及び前記出力短絡回路を制御するように構成された制御回路とを備えた電力変換装置であって、
　前記インバータ回路は、前記直流電圧から第１極性の電圧を生成するように構成された第１インバータスイッチと、前記直流電圧から第２極性の電圧を生成するように構成された第２インバータスイッチとを有しており、
　前記出力短絡回路は、第１極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第１短絡スイッチと、第２極性の電圧を出力する場合に、前記一対の電源ラインを短絡するように構成された第２短絡スイッチとを有しており、
　前記制御回路は、第１極性から第２極性への切替えにおいて、前記第２インバータスイッチをオンにするタイミングよりも前に、前記第１短絡スイッチをオフにすることを特徴とする電力変換装置。
　前記制御回路は、第１極性から第２極性への切替えにおいて、前記第１インバータスイッチをオフにして、前記出力短絡回路の後段に設けられるリアクタに蓄えられたエネルギーが所定レベル以下となったタイミングよりも後に、前記第１短絡スイッチをオフにすることを特徴とする請求項１に記載の電力変換装置。
　前記制御回路は、所定パルス周期内において、前記第１インバータスイッチ及び前記第２インバータスイッチのオン時間を制御する処理を繰り返し、
　前記制御回路は、第１極性から第２極性への切替えにおいて、前記第１インバータスイッチをオフにしてから前記第２インバータスイッチをオンにするまでの時間が前記所定パルス周期よりも長くなるように、前記第１インバータスイッチ及び前記第２インバータスイッチを制御することを特徴とする請求項１に記載の電力変換装置。
　直流電源を配電系統に連系するように構成された系統連系装置であって、
　請求項１～請求項４のいずれかに記載の電力変換装置を備えることを特徴とする系統連系装置。
　直流電源を配電系統に連系するように構成された系統連系システムであって、
　請求項１～請求項４のいずれかに記載の電力変換装置を備えることを特徴とする系統連系システム。