JP2014110729A

JP2014110729A - インバータ

Info

Publication number: JP2014110729A
Application number: JP2012265282A
Authority: JP
Inventors: Ryuji Yamada; 隆二山田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2012-12-04
Filing date: 2012-12-04
Publication date: 2014-06-12
Anticipated expiration: 2032-12-04
Also published as: JP6025045B2

Abstract

【課題】半導体スイッチのオン・オフタイミングのずれを補正したインバータを提供する。
【解決手段】半導体スイッチ３〜６により構成された単相フルブリッジと、半導体スイッチ７，８からなる双方向スイッチと、を備え、単相フルブリッジの交流出力端子Ｕ_１，Ｖ_１間の電圧を正または負にするときには２つの半導体スイッチ３，６または４，５を同時にオンし、前記電圧を零にするときには半導体スイッチ３，６または４，５を同時にオフすると共に双方向スイッチをオンするように各スイッチを制御する単相インバータにおいて、同時にオン・オフするべき２つの半導体スイッチのオン動作またはオフ動作におけるタイミングのずれを検出する電位変動検出器１１８と、前記タイミングのずれに基づいて生成した補正信号ａを用いて２つの半導体スイッチ３，６または４，５を同時オンまたは同時オフさせるための補正信号発生器１１９、加算手段１０４，１０５等を備える。
【選択図】図１

Description

本発明は、直流回路の対地電位変動によるノイズの抑制機能を備えたインバータに関するものである。

図４（ａ）は、例えば特許文献１に記載されているものとほぼ同様の単相インバータの主回路を示している。図４（ａ）において、１は直流電源、２ａ，２ｂは互いに直列に接続された同一容量値のコンデンサ、３〜６は単相フルブリッジを構成する半導体スイッチ、７，８は双方向スイッチを構成する半導体スイッチ（以下、半導体スイッチ３〜８を単にスイッチともいう）、９，１０は前記フルブリッジの出力端子Ｕ_１，Ｖ_１に各一端が接続された同一インダクタンス値のリアクトル、１１，１２はリアクトル９，１０の各他端の間に直列に接続された同一容量値のコンデンサ、２０は意図せずに存在する対地寄生キャパシタンスである。
なお、Ｅは直流電源１の電圧、Ｖ_ｓは単相インバータの出力電圧、Ｐ，Ｎは直流回路の正極及び負極、Ｕ，Ｖは単相インバータの交流出力端子、Ｍ，Ｎ_ｅは中点（それぞれ直列コンデンサ同士の接続点）である。以下では、正極Ｐ，負極Ｎ，端子Ｕ_１，Ｖ_１，Ｕ，Ｖを、単に点Ｐ，Ｎ，Ｕ_１，Ｖ_１，Ｕ，Ｖともいう。

スイッチ３〜６は、ダイオードが逆並列接続されたＩＧＢＴによって構成されており、ＩＧＢＴによる通流方向とは逆方向の電流を常に通流可能である。一方、スイッチ７，８は、例えば逆方向に耐圧を持つ、いわゆる逆阻止形ＩＧＢＴによって構成されており、スイッチ７，８同士を逆並列に接続することで、順逆両方向の電流の通流、遮断を制御可能な双方向スイッチを構成している。この双方向スイッチは、特許文献１の図１に示されるような逆導通形素子を逆方向に直列接続しても良く、その他の構成でも良い。

図４（ａ）に示した回路の適用例としては、例えば太陽光発電用の連系インバータがある。
すなわち、直流電源１を太陽電池とし、交流出力端子Ｕ，Ｖ及び中点Ｎ_ｅを単相３線電力系統のＵ，Ｖ相及び中性相にそれぞれ接続し、太陽電池の直流電力をスイッチ３〜６により交流電力に変換して系統に供給する。ここで、中点Ｎ_ｅはコンデンサ１１，１２にしか接続されないが、これは敢えて不平衡の電流を供給する必要がなく、中点Ｎ_ｅにはこの装置からの電流が流れないためである。

中性相は一般に接地されるため、中点Ｎ_ｅは大地電位となるが、回路内のＰ，Ｎ，Ｕ_１，Ｖ_１の各点は、回路動作に応じた電位変動を生じる。例えば、Ｎ点に対地電位変動があると、寄生キャパシタンス２０を介して大地に流れる電流、いわゆる漏洩電流が生じてノイズ発生の原因となるため、Ｎ点の対地電位変動は極力小さくする必要がある。このことは、Ｎ点とコンデンサ２ａ，２ｂを介して高周波的に短絡状態にあるＰ点についても同様である。

図４（ａ）において、スイッチ３，６をオンするとＵ_１−Ｖ_１間に正の電圧が発生し、スイッチ４，５をオンするとＵ_１−Ｖ_１間に負の電圧が発生する。また、スイッチ７，８をオンすると、Ｕ_１−Ｖ_１間電圧は０［Ｖ］となる。このため、これらのスイッチのオンデューティを制御することで、Ｕ_１−Ｖ_１間の電圧波形の低周波成分を正弦波とすることができる。これは、パルス幅変調制御として良く知られた技術である。

ところで、Ｕ_１−Ｖ_１間電圧を０［Ｖ］にするには、スイッチ３，５、またはスイッチ４，６をオンする方法もあるが、この方法はここでは適当ではない。以下に、その理由を説明する。

直流電源１の電圧をＥ、Ｕ−Ｖ間電圧をＶ_ｓとすると、Ｕ点の対地電位（以下、単に電位という）は＋Ｖ_ｓ／２、Ｖ点の電位は−Ｖ_ｓ／２である。スイッチ３，６がオンの状態では電圧（Ｅ−Ｖ_ｓ）が２分圧されるので、リアクトル９，１０には電圧が（Ｅ−Ｖ_ｓ）／２ずつ印加される。
このため、Ｐ点電位は、Ｕ点電位＋リアクトル９の電圧＝Ｖ_ｓ／２＋（Ｅ−Ｖ_ｓ）／２＝Ｅ／２，Ｎ点電位は、Ｖ点電位−リアクトル１０の電圧＝−Ｖ_ｓ／２−（Ｅ−Ｖ_ｓ）／２＝−Ｅ／２となる。従って、直流の中点Ｍの電位はＰ，Ｎ点の中間電位すなわち０［Ｖ］であり、対地電位に等しくなる。
また、スイッチ４，５がオンの状態は上述した動作と回路的に対称であり、Ｕ_１電位、Ｖ_１電位がＰ電位であるかＮ電位であるかが入れ替わるのみで、その他の電位関係は変わらない。よって、スイッチ３，６がオン、またはスイッチ４，５がオンという二つの状態の間で動作している限りは、直流回路に電位変動は生じない。

しかし、Ｕ_１−Ｖ_１間電圧を０［Ｖ］にするために、スイッチ３，５をオンするとＭ点電位は負に振られ、スイッチ４，６をオンすると正に振られるので、回路の対称性が崩れ、スイッチングに伴う電位変動を生じる。このため、上述したノイズ発生の原因となる。
上記の点を考慮して、スイッチ７，８は、回路の対称性を崩さずにＵ_１−Ｖ_１間を０［Ｖ］にするように設けたものである。スイッチ７，８がオンすると、Ｕ_１，Ｖ_１電位はそれぞれＵ，Ｖ間電圧をリアクトル９，１０によって分圧した結果の中間電位となるので、０［Ｖ］となる。このとき、スイッチ３〜６をオフしておけば、直流回路は交流側と切り離されているので電位変動は生じない。実際には、スイッチ３〜６の図示しない端子間寄生キャパシタンスによる電圧がＰ−Ｎ間に印加されるが、回路の対称性が保たれているため、Ｍ点はやはり０［Ｖ］となる。

スイッチ３〜８のオン、オフは、以下に述べる制御回路の動作により行われる。
図４（ｂ）は、スイッチ３〜８のゲートパルスを生成する制御回路の構成図である。図４（ｂ）において、１００は電圧指令発生手段、１０１は正キャリア発生手段、１０２は負キャリア発生手段、２００，２０１はコンパレータ、２０２，２０３は論理反転手段、１１６はオンディレイ回路、１１７はゲート駆動回路である。

図４（ｂ）の制御回路によるパルス幅変調動作を、図５により説明する。
図５に示すように、電圧指令（信号波）が正キャリアを上回るときにはスイッチ３，６のオン指令を発生させ、電圧指令が負キャリアを下回るときにはスイッチ４，５のオン指令を発生させる。なお、正キャリアと負キャリアとは、極性が反転している。
図示されていないが、スイッチ３，６がオフしているときには半導体スイッチ８をオンし、スイッチ４，５がオフしているときにはスイッチ７をオンする。従って、スイッチ３〜６が全てオフのときには、スイッチ７，８は両方ともオンしていることになる。

これらの動作の切り替わりタイミングで、例えば一瞬でもスイッチ３，８，６が同時にオンするタイミングがあると、直流電源１が短絡されて過大な電流を生じるので、各スイッチの同時オンを避けるためのいわゆるデッドタイムを、図４のオンディレイ回路１１６により設けている。
図６は、スイッチ３〜８のオン・オフによる電流経路を示しており、例えば、図６（ａ）のようにスイッチ３，６がオンしている状態から両スイッチ３，６を同時にオフする。このとき、スイッチ４，５はオフ状態に保たれているので、スイッチ７は既にゲートオン状態にある。しかし、スイッチ７は逆方向の電流を阻止する能力があるため、スイッチ３，６のオンに伴って直流電源１を短絡することはなく、その一方で、スイッチ７はスイッチ３，６のオフと同時に導通して図６（ｂ）に示す経路で電流を流す。そして、デッドタイム経過後にスイッチ８がオンし、負方向の電流も通流可能となる。

特開２００９−８９５４１号公報（図１）

半導体スイッチやゲート駆動回路には一定の動作遅延時間があり、これには個体によるばらつきが存在する。このため、複数の半導体スイッチに対して同時にオンまたはオフ指令を与えたとしても、実際の動作に時間差を生じ得る。
例えば、図６（ａ）の状態からスイッチ３，６をオフする際、スイッチ６のオフが遅れると図６（ｃ）の状態となる。この図６（ｃ）では、図６（ｂ）のようにスイッチ３，６の両端電圧がＥ／２とならず、スイッチ３の両端電圧がＥ、スイッチ６の両端電圧が０［Ｖ］となり、回路の対称性が崩れて直流回路の電位が変動する。
その後にスイッチ６がオフすると、図６（ｄ）の状態に移行するが、この時点では、既にスイッチ３の寄生キャパシタンス（点線にて示す）が電圧Ｅに充電され、スイッチ４の寄生キャパシタンス（点線にて示す）が０［Ｖ］に放電されている。しかし、これらの電圧をＥ／２に戻す能動的な回路がないため、次にスイッチ３，６がオンするまで、図６（ｄ）の状態が保持されることになる。

従って、単に図４（ｂ）に示した回路構成のもとで各スイッチ３〜８をオン・オフするタイミングを制御したとしても、半導体スイッチやゲート駆動回路の動作遅延時間のばらつきに起因して直流回路に対地電位変動を生じるおそれがあり、ノイズの抑制が困難であった。
そこで、本発明の解決課題は、半導体スイッチやゲート駆動回路のオン・オフタイミングのずれを補正して直流回路の対地電位変動を防止し、ノイズを抑制するようにしたインバータを提供することにある。

上記課題を解決するため、請求項１に係る発明は、４つの半導体スイッチにより構成されて直流電圧を単相交流電圧に変換する単相フルブリッジと、前記単相フルブリッジの交流出力端子間に接続されて順逆両方向の電流の通流、遮断を制御可能な半導体スイッチを有する双方向スイッチと、を備え、
前記交流出力端子間の電圧を正または負にするときには前記４つの半導体スイッチのうち２つの半導体スイッチを同時にオンし、前記交流出力端子間の電圧を零にするときには前記２つの半導体スイッチを同時にオフすると共に前記双方向スイッチをオンするように制御する単相インバータにおいて、
同時にオン・オフするべき前記２つの半導体スイッチのオン動作またはオフ動作におけるタイミングのずれを検出するタイミングずれ検出手段と、
前記タイミングずれ検出手段により検出したずれに基づいて補正信号を生成し、前記補正信号を用いて前記２つの半導体スイッチを同時オンまたは同時オフさせるためのタイミング補正手段を備えたものである。

請求項２に係る発明は、請求項１に記載した単相インバータにおいて、前記タイミングずれ検出手段は、前記単相フルブリッジの直流回路の対地電圧変動から前記タイミングのずれを検出するものである。

請求項３に係る発明は、請求項１または２に記載した単相インバータにおいて、電圧指令とキャリアとを比較して半導体スイッチのオン・オフ信号を生成するパルス幅変調制御手段を備え、
前記タイミング補正手段は、前記電圧指令に前記補正信号を加えて得た補正後電圧指令と前記キャリアとの比較結果に基づいて前記パルス幅変調制御手段における前記補正後電圧指令と前記キャリアとの切り合い点を移動させ、所定の半導体スイッチのオン・オフタイミングを補正するものである。

請求項４に係る発明は、請求項３に記載した単相インバータにおいて、前記補正後電圧指令と前記キャリアとの比較結果を用いて、前記双方向スイッチを構成する半導体スイッチのオン・オフ信号を生成するものである。

本発明によれば、半導体スイッチやゲート駆動回路の個体による動作遅延時間のばらつきが補正されるため、所定の半導体スイッチの同時オン動作または同時オフ動作により対地電位変動に起因するノイズを抑制することができる。また、初期動作だけでなく、経年変化や温度等の環境変化によるオン・オフタイミングのずれに対しても、これらを対地電位変動としてとらえてオン・オフタイミングの補正動作に反映させることができる。

本発明の実施形態に係る単相インバータを示す回路図である。図１の動作を示す波形図である。図１におけるパルス幅変調動作を示す波形図である。従来の単相インバータの主回路及びその制御回路の構成図である。図４におけるパルス幅変調動作を示す波形図である。図４における半導体スイッチのオン・オフによる電流経路を示す図である。

以下、図に沿って本発明の実施形態を説明する。図１は、この実施形態に係る単相インバータを示す回路図である。なお、図４に示した回路構成要素と同一のものには同一の符号を付してあり、以下では図４と異なる部分を中心に説明する。

図１において、単相インバータの主回路では、直流電源１に対して並列に単一のコンデンサ２が接続されている。また、Ｎ点には、請求項におけるタイミングずれ検出手段としての電位変動検出器１１８が接続され、その出力が補正信号発生器１１９に入力されている。
一方、電圧指令発生手段１００から出力された電圧指令（信号波）はコンパレータ１０６及び符号反転手段１０３に入力され、符号反転手段１０３の出力は加算手段１０４，１０５の各一方の入力端子に加えられている。また、補正信号発生器１１９の出力である補正信号ａは、加算手段１０４，１０５の各他方の入力端子に加えられている。なお、補正信号発生器１１９及び加算手段１０４，１０５等は、請求項におけるタイミング補正手段を構成している。

更に、正キャリア発生手段１０１から出力された正キャリアはコンパレータ１０６，１０８に入力され、負キャリア発生手段１０２から出力された負キャリアはコンパレータ１０７，１０９に入力されている。なお、従来技術と同様に、正キャリアと負キャリアとは極性が反転している。
ここで、コンパレータ１０６は電圧指令と正キャリアとを比較し、コンパレータ１０７は加算手段１０４の出力（補正後電圧指令）と負キャリアとを比較し、コンパレータ１０８は加算手段１０５の出力（補正後電圧指令）と正キャリアとを比較し、コンパレータ１０９は電圧指令と負キャリアとを比較するものである。

コンパレータ１０６，１０７，１０８，１０９の出力はオンディレイ回路１１６内の遅延部ＤＴ_３，ＤＴ_６，ＤＴ_５，ＤＴ_４にそれぞれ入力されていると共に、論理反転手段１１０，１１１，１１２，１１３にそれぞれ入力されている。そして、論理反転手段１１０，１１１の出力は論理積生成手段１１４を介してオンディレイ回路１１６内の遅延部ＤＴ_８に入力され、論理反転手段１１２，１１３の出力は論理積生成手段１１５を介してオンディレイ回路１１６内の遅延部ＤＴ_７に入力されている。

更に、オンディレイ回路１１６内の遅延部ＤＴ_３，ＤＴ_６，ＤＴ_５，ＤＴ_４，ＤＴ_８，ＤＴ_７の出力はゲート駆動回路１１７内の駆動部ＧＤ_３，ＧＤ_６，ＧＤ_５，ＧＤ_４，ＧＤ_８，ＧＤ_７にそれぞれ入力されており、これらの駆動部ＧＤ_３，ＧＤ_６，ＧＤ_５，ＧＤ_４，ＧＤ_８，ＧＤ_７からスイッチ３，６，５，４，８，７に対するゲート信号がそれぞれ出力される。上記構成から明らかなように、遅延部ＤＴ_８にはスイッチ３，６に対するコンパレータ１０６，１０７の出力の反転信号が論理積生成手段１１４を介して入力され、遅延部ＤＴ_７にはスイッチ５，４に対するコンパレータ１０８，１０９の出力の反転信号が論理積生成手段１１５を介して入力されている。
図１において、各手段１１０〜１１５は論理素子の記号で表現されているが、マイコンとその内部のソフトウェア等、別の手段によって実現しても良く、これはその他の構成要素についても同様である。

次に、図２は図１におけるパルス幅変調動作を示す波形図であり、直流回路に対地電位変動がない場合（補正信号発生器１１９からの補正信号ａがゼロの場合）である。
いま、電圧指令発生手段１００から出力される電圧指令がＵ相電圧指令であるとすると、符号反転手段１０１からはＵ相電圧指令に対して位相が１８０度ずれたＶ相電圧指令が出力される。

図２におけるスイッチ３，４のオン指令は、図１及び図４（ｂ）の回路構成を比較すれば明らかなように、図５に示したスイッチ３，４のオン指令と同一である。また、図２におけるスイッチ６のオン・オフ指令は、Ｖ相電圧指令（Ｕ相電圧指令の反転信号）と負キャリアとを比較して生成され、Ｖ相電圧指令が負キャリアを下回ったときにオン指令が出力される。また、スイッチ５のオン・オフ指令は、Ｖ相電圧指令と正キャリアとを比較して生成され、Ｖ相電圧指令が正キャリアを上回ったときにオン指令が出力される。
補正信号発生器１１９から出力される補正信号ａがゼロであって、正キャリア、負キャリアの位相関係が図２に示す通りであれば、スイッチ３，６及びスイッチ４，５のオン・オフ指令は、結果として図５のオン・オフ指令と全く同じものとなる。

次いで、直流回路に対地電位変動がある場合の動作を、図３を用いて説明する。
図３は、図２を時間軸方向に拡大したものに相当し、図１のＮ点に対地電位変動が発生した場合の波形図である。

スイッチ６のターンオン遅れによってＮ点の対地電位変動が検出された場合には、図３に示すように、負キャリアの下りのタイミングで、Ｖ相電圧指令に補正信号ａとして正の値を加算し、図１のコンパレータ１０７は、補正信号ａを加算した後のＶ相電圧指令（補正後電圧指令）を負キャリアと比較する。これにより、補正後電圧指令と負キャリアとの切り合い点が移動してスイッチ６のターンオンタイミングを早めることができる。また、スイッチ６のターンオフ遅れによってＮ点の対地電位変動が検出された場合には、図３に示すように、負キャリアの上りのタイミングで、Ｖ相電圧指令に補正信号ａとして負の値を加算することにより、補正後電圧指令と負キャリアとの切り合い点が移動してスイッチ６のターンオフタイミングを早めることができる。
逆に、ターンオンまたはターンオフのタイミングを遅くする場合には、もとのＶ相電圧指令に加算する補正信号ａの符号を上記とは逆にすれば良い。
スイッチ５のオン・オフ信号についても同様であり、図１のコンパレータ１０８が、補正信号ａを加算した後のＶ相電圧指令（補正後電圧指令）を正キャリアと比較するものである。
上記の動作により、スイッチ３，４とスイッチ６，５との動作タイミングのずれを補正し、スイッチ３，６の同時動作、及びスイッチ４，５の同時動作を保つことができる。

なお、実際の装置においては、必ずしも各スイッチ３〜６の寄生キャパシタンスが完全に等しいとは限らないため、ターンオフが同時であったとしても電圧アンバランスにより電位変動を生じ得るが、本実施形態ではこの電圧アンバランスによる対地電位変動を検出してフィードバックすることにより各スイッチ３〜６のオン・オフタイミングを決定しているため、各スイッチ３〜６の寄生キャパシタンスのばらつきに起因したノイズの発生も併せて防止することができる。

また、本実施形態では、オン・オフタイミングを補正する方法として、パルス幅変調部に補正信号発生器１１９や加算手段１０４，１０５を設けているが、オンディレイ回路１１６等のデッドタイム生成部において遅延時間を可変とし、その値を調整しても良い。この種の遅延時間の調整方法は、例えば、特公平８-８７７４号公報の第２図等に示されている。
なお、実施形態に示したようなフィードバック的な制御方法では、回路状態が変化した場合、それに追従する際の遅れ期間中は電位変動やノイズの発生が起こり得るが、ノイズは一瞬たりとも許容値を超えてはならないものではなく、実用上は定常状態において十分に低く抑えられていれば良いので、特に問題は生じない。

１：直流電源
２，１１，１２：コンデンサ
３〜８：半導体スイッチ
９，１０：リアクトル
１００：信号波発生手段
１０１：正キャリア発生手段
１０２：負キャリア発生手段
１０３：符号反転手段
１０４，１０５：加算手段
１０６〜１０９：コンパレータ
１１０〜１１３：論理反転手段
１１４，１１５：論理積生成手段
１１６：オンディレイ回路
１１７：ゲート駆動回路
１１８：電位変動検出器
１１９：補正信号発生器
ＤＴ_３，ＤＴ_６，ＤＴ_５，ＤＴ_４，ＤＴ_８，ＤＴ_７：遅延部
ＧＤ_３，ＧＤ_６，ＧＤ_５，ＧＤ_４，ＧＤ_８，ＧＤ_７：駆動部

Claims

４つの半導体スイッチにより構成されて直流電圧を単相交流電圧に変換する単相フルブリッジと、前記単相フルブリッジの交流出力端子間に接続されて順逆両方向の電流の通流、遮断を制御可能な半導体スイッチを有する双方向スイッチと、を備え、
前記交流出力端子間の電圧を正または負にするときには前記４つの半導体スイッチのうち２つの半導体スイッチを同時にオンし、前記交流出力端子間の電圧を零にするときには前記２つの半導体スイッチを同時にオフすると共に前記双方向スイッチをオンするように制御する単相インバータにおいて、
同時にオン・オフするべき前記２つの半導体スイッチのオン動作またはオフ動作におけるタイミングのずれを検出するタイミングずれ検出手段と、
前記タイミングずれ検出手段により検出したずれに基づいて補正信号を生成し、前記補正信号を用いて前記２つの半導体スイッチを同時オンまたは同時オフさせるタイミング補正手段を備えたことを特徴とする単相インバータ。
請求項１に記載した単相インバータにおいて、
前記タイミングずれ検出手段は、前記単相フルブリッジの直流回路の対地電圧変動から前記タイミングのずれを検出することを特徴とする単相インバータ。
請求項１または２に記載した単相インバータにおいて、
電圧指令とキャリアとを比較して半導体スイッチのオン・オフ信号を生成するパルス幅変調制御手段を備え、
前記タイミング補正手段は、
前記電圧指令に前記補正信号を加えて得た補正後電圧指令と前記キャリアとの比較結果に基づいて前記パルス幅変調制御手段における前記補正後電圧指令と前記キャリアとの切り合い点を移動させ、所定の半導体スイッチのオン・オフタイミングを補正することを特徴とする単相インバータ。
請求項３に記載した単相インバータにおいて、
前記補正後電圧指令と前記キャリアとの比較結果を用いて、前記双方向スイッチを構成する半導体スイッチのオン・オフ信号を生成することを特徴とする単相インバータ。