JP4968465B2

JP4968465B2 - 電力変換装置

Info

Publication number: JP4968465B2
Application number: JP2007186840A
Authority: JP
Inventors: 賢司藤原; 知之川上; 寛伊藤; 正樹山田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-07-18
Filing date: 2007-07-18
Publication date: 2012-07-04
Anticipated expiration: 2027-07-18
Also published as: JP2009027806A

Description

この発明は、直流電力を交流電力に変換する電力変換装置に関し、例えば太陽光発電等の分散電源を系統に連系する電力変換装置に関するものである。

従来の電力変換装置は、太陽光発電の電圧Ｖ_Ｓをチョッパ回路で昇圧した直流電圧Ｖ_１Ｂを直流電源とした第１の単相インバータと、第２の単相インバータ及び第３の単相インバータとの交流側を直列に接続している。そして、第１〜第３の単相インバータの発生電圧の総和にて出力電圧を得るように電力変換装置を構成し、チョッパ回路で昇圧した直流電圧Ｖ_１Ｂよりも高い電圧を出力可能にしている。また、第１の単相インバータの交流側両端子間に短絡用スイッチを挿入し、第１の単相インバータの発生電圧を０とするとき、上記短絡用スイッチを導通させ、第２の単相インバータ、第３の単相インバータのみで出力を行うことにより効率向上を図っている（例えば、特許文献１参照）。

国際公開ＷＯ２００６／０９０６７４号公報

上述した従来の電力変換装置では、各単相インバータの上下アーム間、及び第１の単相インバータと短絡用スイッチ間において短絡を防止するため、各単相インバータ及び短絡用スイッチを構成する半導体スイッチング素子のスイッチング時に同時にオフさせる短絡防止期間を設けている。
しかし、この短絡防止期間では、各半導体スイッチング素子に逆並列に接続したダイオード（又は自己消弧型半導体スイッチング素子の寄生のダイオード）を通じて不必要な電力回生が生じ、交流側出力には現交流出力とは逆極性の線間電圧が発生する。この現象は設定された短絡防止期間分発生するため、インバータの出力電圧及び出力電流に歪が生じ、その結果高調波が増大する。また、この現象は短絡用スイッチをオフし、第１の単相インバータが出力を開始するタイミング及び第１の単相インバータが出力を停止し、短絡用スイッチをオンさせるタイミングにて顕著に現れる。

この発明は、上記のような課題を解消するために成されたものであって、各単相インバータの上下アーム間または第１の単相インバータと短絡用スイッチ間にて短絡を防止する短絡防止期間を確保しつつ、不必要な電力回生及び現交流出力とは逆極性の線間電圧の発生を防止し、インバータの出力高調波の抑制を図ることを目的とする。

第１の発明による電力変換装置は、直流電源が入力され複数の半導体スイッチング素子を有する単相インバータと、単相インバータの交流側両端子間を短絡するために設けられ、逆並列ダイオードを有する２つの半導体スイッチング素子が互いに逆向きに直列接続されている短絡用スイッチと、単相インバータの交流側出力の電流の極性を検出する検出部と、単相インバータと短絡用スイッチ間の短絡防止期間では、単相インバータを構成する全ての半導体スイッチング素子をオフとすると共に、交流側出力の電流の極性に応じて、短絡用スイッチを構成する２つの半導体スイッチング素子の一方のみをオンさせ、短絡用スイッチに交流側出力の電流の極性と同じ方向に電流を流すように制御する制御部とを備えたものである。

第２の発明による電力変換装置は、主電圧が入力される第１の単相インバータと、各電圧の総和が主電圧以下となる電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、第１及び第２の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータの出力の開始時及び停止時において、第１の単相インバータの出力の開始と同時に第１の単相インバータと第２の単相インバータとの間の短絡防止期間を開始し、第１の単相インバータの出力の停止と同時に第１の単相インバータと第２の単相インバータの間の短絡防止期間を終了するように、第２の単相インバータの短絡防止期間のタイミングを調整するものである。

第３の発明による電力変換装置は、主電圧が入力される第１の単相インバータと、各電圧の総和が主電圧以下となる電圧が入力される第２及び第３の単相インバータを備え、第１の単相インバータの交流側第１の端子に第２の単相インバータの交流側を直列接続すると共に、第１の単相インバータの交流側第２の端子に第３の単相インバータの交流側を直列接続し、第１〜第３の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータの出力の開始時及び停止時において、第１の単相インバータの出力の開始と同時に第１の単相インバータと第２及び第３の単相インバータの間の短絡防止期間を開始し、第１の単相インバータの出力の停止と同時に第１の単相インバータと第２及び第３の単相インバータの間の短絡防止期間を終了するように、第２の単相インバータと第３の単相インバータの短絡防止期間のタイミングを調整するものである。

第４の発明による電力変換装置は、主電圧が入力される第１の単相インバータと、各電圧の総和が主電圧以下となる各電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、第１及び第２の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータ７の出力の開始時及び停止時において、第１の単相インバータと第２の単相インバータとの間の短絡防止期間と第２の単相インバータの出力極性決定側の上下アームの短絡防止期間のタイミングを同期させると共に、第２の単相インバータの出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に第２の単相インバータの出力極性決定側の上下アームの短絡防止期間を設定するものである。

第５の発明による電力変換装置は、主電圧が入力される第１の単相インバータと、各電圧の総和が主電圧以下となる各電圧が入力される第２及び第３の単相インバータを備え、第１の単相インバータの交流側第１の端子に第２の単相インバータの交流側を直列接続すると共に、第１の単相インバータの交流側第２の端子に第３の単相インバータの交流側を直列接続し、第１〜第３の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータ７の出力の開始時及び停止時において、第１の単相インバータと第２及び第３の単相インバータの間の短絡防止期間と第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間のタイミングを同期させると共に、第２及び第３の単相インバータの出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間を設定するものである。

第１の発明の電力変換装置によれば、単相インバータと短絡用スイッチ間での短絡防止期間を確保することができると共に、上記短絡防止期間における単相インバータの直流電源への電力回生を防ぐことができる。その結果、上記短絡防止期間において上記電力回生により単相インバータの交流側出力に発生する逆極性の線間電圧を防止することができ、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

第２の発明の電力変換装置によれば、主電圧である第１の単相インバータの入力電圧は、１又は複数の第２の単相インバータの入力電圧の総和よりも高いため、第１の単相インバータが出力さえされていれば、第１〜第２の単相インバータの各発生電圧の総和が、現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

第３の発明の電力変換装置によれば、主電圧である第１の単相インバータの入力電圧は、第２及び第３の単相インバータの入力電圧の総和よりも高いため、第１の単相インバータが出力さえされていれば、第１〜第３の単相インバータの各発生電圧の総和が、現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

第４の発明の電力変換装置によれば、第１の単相インバータの出力の開始時及び停止時において、第２の単相インバータの出力極性決定用の上下アームが短絡防止期間であっても、逆極性の電圧が出力されることがなくなるため、第１〜第２の単相インバータの各発生電圧の総和が現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

第５の発明の電力変換装置によれば、第１の単相インバータの出力の開始時及び停止時において、第２及び第３の単相インバータの出力極性決定用の上下アームが短絡防止期間であっても、逆極性の電圧が出力されることがなくなるため、第１〜第３の単相インバータの各発生電圧の総和が、現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

以下、本発明を実施するための最良の形態を図に基づいて説明する。

実施の形態１．
以下、この発明の実施の形態１による電力変換装置（以下、パワーコンディショナと称す）を、図に基づいて説明する。

図１は、この発明の実施の形態１によるパワーコンディショナの構成を示す回路図である。図１に示すように、太陽電池パネル１で得られた直流電圧は、昇降圧コンバータ２により所定の電圧まで昇圧あるいは降圧されて、第１の直流電源となるコンデンサ３に充電される。

パワーコンディショナのインバータ部は、第１の直流電源であるコンデンサ３の直流電力を入力とする第１の単相インバータ７と、第２の直流電源であるコンデンサ４の直流電力を入力とする第２の単相インバータ８と、第３の直流電源であるコンデンサ５の直流電力を入力とする第３の単相インバータ９を備えている。第１の単相インバータ７の交流側の第１の端子に第２の単相インバータ８の交流側一端子が直列接続され、第１の単相インバータ７の交流側の第２の端子に第３の単相インバータ９の交流側一端子が直列接続されている。これら単相インバータ７〜９は、ダイオードを逆並列に接続した（若しくは自己消弧型半導体スイッチング素子の寄生のダイオードを有する）複数個のＭＯＳ−ＦＥＴ等の自己消弧型半導体スイッチング素子Ｑ_１１〜Ｑ_１４、Ｑ_２１〜Ｑ_２４、Ｑ_３１〜Ｑ_３４を有している。そして、これら単相インバータ７〜９の発生電圧を組み合わせた電圧の総和がインバータ部から出力される。

第１の単相インバータ７には、その交流側両端子間を短絡させるための短絡用スイッチ１０が設けられている。本例では、短絡用スイッチ１０として、ダイオードを逆並列に接続した（若しくは自己消弧型半導体スイッチング素子の寄生のダイオードを有する）２個のＭＯＳ−ＦＥＴ等の自己消弧型半導体スイッチング素子Ｑ_０１及びＱ_０２が、互いに逆向きになるように第１の単相インバータ７の交流側両端子に直列接続されている。そして、この短絡用スイッチ１０を流れる電流を検出することができる電流検出部（電流センサ）２１が交流出力線に設けられている。この電流検出部２１は、請求項のインバータの交流側出力の極性を検出する検出部に相当する。

第２、第３の単相インバータ８、９の直流電源となるコンデンサ４、５は、ＤＣ／ＤＣコンバータ６を介して第１の単相インバータ７のコンデンサ３と接続され、該コンデンサ３との間でエネルギー授受される。ここで、コンデンサ４及び５から第２及び第３の単相インバータ８，９に入力される電圧の総和は、コンデンサ３から第１の単相インバータ７に入力される主電圧以下となるように設定されている。また、本例では、コンデンサ４、５の電圧は概同等になるように設定されている。

インバータ部からの出力電圧はフィルタリアクトル１１およびフィルタコンデンサ１２により平滑され、交流電圧Ｖ_ＯＵＴを系統１３に供給する。なお、系統１３は柱上トランスにて中点を接地しているものとする。

制御部１４は、単相インバータ７〜９、短絡用スイッチ１０、ＤＣ／ＤＣコンバータ６及び昇降圧コンバータ２に対して各制御信号１５〜２０を出力することにより、それぞれを制御している。また、制御部１４には、電流検出部（電流センサ）２１の検出信号２２が入力される。この制御部１４はＣＰＵやＤＳＰあるいはＰＬＤやＦＰＧＡにて構成される。

次に、実施の形態１によるパワーコンディショナの動作について説明する。
図２に示すように、第１の単相インバータ７は、半周期に１パルス（１周期に２パルス）の電圧を出力し、直流入力電圧が略等しい第２、第３の単相インバータ８、９は、目標の出力電圧と第１の単相インバータ７の出力電圧との差分を補うようにＰＷＭ制御により出力される。
第１の単相インバータ７の出力電圧が０である期間では、短絡用スイッチ１０により第１の単相インバータ７の交流側両端子間を短絡させると共に、第１の単相インバータ７内の全半導体スイッチング素子Ｑ_１１〜Ｑ_１４をオフ状態にする。

第２、第３の単相インバータ８、９は、目標の出力電圧と第１の単相インバータの出力電圧との差分を出力する必要があるため、例えば下記に示す制御方法（Ａ）又は制御方法（Ｂ）に基づいて、各インバータ８、９の交流側出力に正負各極性を適宜出力する。

まず、制御方法（Ａ）について説明する。制御方法（Ａ）は、図３に示すように、単相インバータの片側の上下アームのいずれか一方の半導体スイッチング素子のオン状態を固定し、もう片側の上下アームの半導体スイッチング素子をＰＷＭスイッチングさせる方法である。
例えば、第２の単相インバータ８が正電圧を出力する場合、スイッチング素子Ｑ_２２をオンさせ、スイッチング素子Ｑ_２３及びＱ_２４をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第２の単相インバータ８が負電圧を出力する場合、スイッチング素子Ｑ_２１をオンさせ、スイッチング素子Ｑ_２３及びＱ_２４をＰＷＭによりスイッチングして所定の電圧を出力する。これにより第２の単相インバータ８は正、０、負の電圧を出力する。
第３の単相インバータ９が正電圧を出力する場合、スイッチング素子Ｑ_３３をオンさせ、スイッチング素子Ｑ_３１及びＱ_３２をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第３の単相インバータ９が負電圧を出力する場合、スイッチング素子Ｑ_３４をオンさせ、スイッチング素子Ｑ_３１及びＱ_３２をＰＷＭによりスイッチングして所定の電圧を出力する。これにより第３の単相インバータ９は正、０、負の電圧を出力する。

次に、制御方法（Ｂ）について説明する。制御方法（Ｂ）は、図４に示すように、第２、第３の単相インバータ８，９の出力極性を固定する上下アームとＰＷＭスイッチングする上下アームを、交流出力の極性に応じて切り替える方法である。
例えば、交流出力が正電圧の時、第２の単相インバータ８が正電圧を出力する場合、スイッチング素子Ｑ_２２をオンさせ、スイッチング素子Ｑ_２３及びＱ_２４をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第２の単相インバータ８が負電圧を出力する場合、スイッチング素子Ｑ_２１をオンさせ、スイッチング素子Ｑ_２３及びＱ_２４をＰＷＭによりスイッチングして所定の電圧を出力する。
交流出力が負電圧の時、第２の単相インバータ８が正電圧を出力する場合、スイッチング素子Ｑ_２４をオンさせ、スイッチング素子Ｑ_２１及びＱ_２２をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第２の単相インバータ８が負電圧を出力する場合、スイッチング素子Ｑ_２３をオンさせ、スイッチング素子Ｑ_２１及びＱ_２２をＰＷＭによりスイッチングして所定の電圧を出力する。
交流出力が正電圧の時、第３の単相インバータ９が正電圧を出力する場合、スイッチング素子Ｑ_３２をオンさせ、スイッチング素子Ｑ_３３及びＱ_３４をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第３の単相インバータ９が負電圧を出力する場合、スイッチング素子Ｑ_３１をオンさせ、スイッチング素子Ｑ_３３及びＱ_３４をＰＷＭによりスイッチングして所定の電圧を出力する。
交流出力が負電圧の時、第３の単相インバータ９が正電圧を出力する場合、スイッチング素子Ｑ_３４をオンさせ、スイッチング素子Ｑ_３１及びＱ_３２をＰＷＭによりスイッチングして所定の電圧を出力する。同様に、第３の単相インバータ９が負電圧を出力する場合、スイッチング素子Ｑ_３３をオンさせ、スイッチング素子Ｑ_３１及びＱ_３２をＰＷＭによりスイッチングして所定の電圧を出力する。

ここで、第１の単相インバータ７が出力を開始もしくは停止する場合は、第１の単相インバータ７と短絡用スイッチ１０の制御信号間に短絡防止期間を設けなければスムーズな電流の移行が理想的に行われる。しかし、第１の単相インバータ７と短絡用スイッチ１０を構成する半導体スイッチング素子が同時にオンした場合は、コンデンサ３から第１の単相インバータ７でオンとなる半導体スイッチング素子及び短絡用スイッチ１０を介して短絡電流が流れる。

これを回避する方法の一つとして、本実施の形態では、まず、第１の単相インバータ７と短絡用スイッチ１０を構成する各々の半導体スイッチング素子のスイッチング時間について、オンするときは遅く、オフするときは速く切り替えるようにする。このように、第１の単相インバータ７と短絡用スイッチ１０を構成する各々の半導体スイッチング素子のオンとオフでスイッチング時間に差を設けることにより、極力短絡電流の影響を避けることが可能である。

しかしながら、上述のスイッチング時間の切り替えの方法では完全に短絡電流を防止できない。そのため、電力変換装置の安全運転上、第１の単相インバータ７の制御信号１５及び短絡用スイッチ１０の制御信号１８との間に短絡防止期間を設ける（図３、図４）。

図３は、上記制御方法Ａについて、図１に示す単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形例である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。

図４は、上記制御方法Ｂについて、図１に示す単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形例である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。

第１の単相インバータ７が出力を開始もしくは停止するときの短絡防止期間に第１の単相インバータ７と短絡用スイッチ１０を構成する全半導体スイッチング素子をオフさせた場合、下記の現象が発生する。
交流出力が正極性であるとき、図５（ｂ）に示すように、半導体スイッチング素子Ｑ_１１及びＱ_１４に逆並列に接続されたダイオード（もしくは自己消弧型半導体スイッチング素子の寄生のダイオード）を通るフィルタリアクトル１１からコンデンサ３への電力回生が発生するため、第１の単相インバータ７の交流側出力には逆の極性である負の線間電圧が発生する。
また、交流出力が負極性であるとき、図６（ｂ）に示すように、半導体スイッチング素子Ｑ_１２及びＱ_１３に逆並列に接続されたダイオード（もしくは自己消弧型半導体素子の寄生のダイオード）を通るフィルタリアクトル１１からコンデンサ３への電力回生が発生するため、第１の単相インバータ７の交流側出力には逆の極性である正の線間電圧が発生する。

なお、図５は、交流出力極性が正の場合の（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ１０間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。
同じく、図６は、交流出力極性が負の場合の（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。

上記説明したように、第１の単相インバータ７が出力を開始もしくは停止するときの短絡防止期間に第１の単相インバータ７と短絡用スイッチ１０を構成する全半導体スイッチング素子をオフさせた場合、交流出力極性が正のとき、図５（ｂ）に示すように、第１の単相インバータ７の交流側出力に逆の極性である負の線間電圧が発生する。また、交流出力極性が負の場合、図６（ｂ）に示すように、第１の単相インバータ７の交流側出力に逆の極性である正の線間電圧が発生する。その結果、インバータ部の出力に歪が生じ高調波が増大する。

図７はシミュレーションによるインバータ部の総出力電圧及び出力電流を示している。
図８は実際の電力変換装置によるインバータ部の総出力電圧及び出力電流の実測結果である。
図７、図８で発生している逆極性の線間電圧は各単相インバータのコンデンサ３〜５の電圧の和となっていることより、この短絡防止期間では各単相インバータにて電力回生が発生していることを示している。

本実施の形態では、第１の単相インバータ７における上記の電力回生及び逆極性線間電圧の発生を防止し、かつ短絡防止期間を確保するために、下記の制御を実施する。
交流出力が正電圧であるとき、１パルスを出力する第１の単相インバータ７はその出力期間中、半導体スイッチング素子Ｑ_１２及びＱ_１３がオンとなるため、短絡用スイッチ１０の半導体スイッチング素子Ｑ_０２さえオフであれば、半導体スイッチング素子Ｑ_０１をオンさせても半導体スイッチング素子Ｑ_０２に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）により短絡防止可能である。したがって、第１の単相インバータ７と短絡用スイッチ１０間の短絡防止期間では半導体スイッチング素子Ｑ_０１のみオンさせる。このとき、図９（ｂ）に示すように、電流は半導体スイッチング素子Ｑ_０２に逆並列に接続されたダイオード（もしくは自己消弧型半導体スイッチング素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_０１を介して短絡用スイッチ１０を流れるため電力回生も起こらず、単相インバータ７の交流側出力が逆極性の線間電圧となることも無い。

交流出力が負電圧であるとき、１パルスを出力する第１の単相インバータ７はその出力期間中、半導体スイッチング素子Ｑ_１１及びＱ_１４がオンとなるため、短絡用スイッチ１０の半導体スイッチング素子Ｑ_０１さえオフであれば、半導体スイッチング素子Ｑ_０２をオンさせても半導体スイッチング素子Ｑ_０１に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）により短絡防止可能である。したがって、交流出力が負電圧であるときの第１の単相インバータ７と短絡用スイッチ１０間の短絡防止期間では半導体スイッチング素子Ｑ_０２のみオンさせる。このとき、図１０（ｂ）に示すように、電流は半導体スイッチング素子Ｑ_０１に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_０２を介して短絡用スイッチ１０を流れるため電力回生も起こらず、単相インバータ７の交流側出力が逆極性の線間電圧となることも無い。

なお、図９は、実施の形態１における交流出力極性が正のときの（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ１０間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。
また、図１０は、実施の形態１における交流出力極性が負のときの（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ１０間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。

図１１は、実施の形態１の制御方法を適用したことによるインバータ出力歪の改善例を示す実機測定波形である。図１１に示すように、短絡用スイッチ１０の制御信号１８に上記実施の形態１の制御方法を適用することにより、インバータ出力の歪が低減され、高調波が抑制される。

図１２は図３で説明した制御方法Ａに本実施の形態の制御を適用した場合（制御方法Ａ２と称す）の単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。
図１３は図４で説明した制御方法Ｂに本実施の形態の制御を適用した場合（制御方法Ｂ２と称す）の単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。

以上のように、本実施の形態によれば、短絡用スイッチ１０の一方の半導体スイッチング素子のみオンさせることで、オフ側の半導体スイッチング素子に逆並列に接続されたダイオードにより、第１の単相インバータ７と短絡用スイッチ１０の間での短絡防止期間を確保することができ、かつ第１の単相インバータ７のコンデンサ３への電力回生及びその電力回生により上記短絡防止期間にインバータの交流側出力に生じる逆極性の線間電圧を防止することができる。その結果、インバータ出力の歪を低減し高調波を抑制可能となる。またインバータ出力の歪を抑制することができるため、出力フィルタを小さく設計することが可能となる。

実施の形態２．
実施の形態１では、第１の単相インバータ７の出力が開始及び停止されるときの短絡用スイッチ１０との間に設ける短絡防止期間での影響を防ぐため、短絡防止期間の間において、交流出力が正のとき半導体スイッチング素子Ｑ_０１を、交流出力が負のとき半導体スイッチング素子Ｑ_０２をオンさせるように短絡用スイッチ１０の制御信号を調整した。

しかしながら、短絡防止期間だけでなく、交流出力が正の場合に半導体スイッチング素子Ｑ_０１を常にオンに、交流出力が負の場合に半導体スイッチングＱ_０２を常にオンさせても同じ効果が得られる。

例えば、交流出力が正の場合に、第１の単相インバータ７が出力している期間は、短絡用スイッチ１０の両端には図１４（ｃ）のように正の線間電圧が発生する。このとき半導体スイッチング素子Ｑ_０２に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）にとっては逆バイアスとなるため、半導体スイッチング素子Ｑ_０２（及びその逆並列ダイオード）から半導体スイッチング素子Ｑ_０１（及びその逆並列ダイオード）の方向に電流は流れることはない。また、半導体スイッチング素子Ｑ_０２はオフされているため半導体スイッチング素子Ｑ_０１（及びその逆並列ダイオード）から半導体スイッチング素子Ｑ_０２（及びその逆並列ダイオード）の方向に電流は流れない。

同様に、交流出力が負の場合に、第１の単相インバータ７が出力している期間は、短絡用スイッチ１０の両端には図１５（ｃ）のように負の線間電圧が発生する。このとき半導体スイッチング素子Ｑ_０１に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）にとっては逆バイアスとなるため半導体スイッチング素子Ｑ_０１（及びその逆並列ダイオード）から半導体スイッチング素子Ｑ_０２（及びその逆並列ダイオード）の方向に電流は流れることはなく、また、半導体スイッチング素子Ｑ_０１はオフされているため半導体スイッチング素子Ｑ_０２（及びその逆並列ダイオード）から半導体スイッチング素子Ｑ_０１（及びその逆並列ダイオード）の方向に電流は流れない。

このように、交流出力の極性に合わせて短絡用スイッチ１０の半導体スイッチング素子の一方をオンさせたとしてもインバータ自体に影響を与えることは無い。したがって、短絡用スイッチ１０の制御信号１８に上述の制御方法を適用した実施の形態２においても、実施の形態１と同様の効果がある。

図１４は、実施の形態２における交流出力極性が正のときの（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。
図１５は、実施の形態２における交流出力極性が負のときの（ａ）第１の単相インバータ７の出力停止中、（ｂ）第１の単相インバータ７と短絡用スイッチ間の短絡防止期間、（ｃ）第１の単相インバータ７の出力中の、第１の単相インバータ７及び短絡用スイッチ１０を流れる電流経路を示している。
また、図１６は上述の実施の形態２を適用した場合の単相インバータ７及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５、１８を簡略的に示した波形である。図のＴｄは第１の単相インバータ７が出力を開始及び停止するときの短絡防止期間を表している。

実施の形態３．
本実施の形態は、主電圧が入力される第１の単相インバータ７と、各電圧の総和が主電圧以下となる各電圧が入力される第２及び第３の単相インバータ８，９を備え、第１の単相インバータ７の交流側第１の端子に第２の単相インバータ８の交流側を直列接続すると共に、第１の単相インバータ７の交流側第２の端子に第３の単相インバータ９の交流側を直列接続し、第１〜第３の単相インバータ７〜９の発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータ７の出力開始及び停止時に生じる第２、第３の単相インバータ８、９の電力回生発生のタイミングを調整することにより、インバータの総和として逆極性の線間電圧となることを防止して出力歪を抑制する制御方法を提供する。

交流出力が正電圧であるとき、第２の単相インバータ８及び第３の単相インバータ９において、全半導体スイッチング素子がオフとなる短絡防止期間では、各半導体スイッチング素子に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）による電力回生の発生により、その交流側出力は負電圧となる。つまり、第２の単相インバータ８及び第３の単相インバータ９の出力の極性を切り替える際の短絡防止期間においては、正から負に極性が切り替わるとき、短絡防止期間から極性が負側に切り替わっている状態となる。同様に負から正に極性が切り替わるとき、短絡防止期間が終わるまで極性が負のままの状態となる。

交流出力が負電圧であるとき、第２の単相インバータ８及び第３の単相インバータ９において、全半導体スイッチング素子がオフとなる短絡防止期間では、各半導体スイッチング素子に逆並列に接続されたダイオード（または自己消弧型半導体スイッチング素子の寄生のダイオード）による電力回生により、その交流側出力は正電圧となる。つまり、第２の単相インバータ８及び第３の単相インバータ９の出力の極性を切り替える際の短絡防止期間においては、負から正に極性が切り替わるとき、短絡防止期間から極性が正側に切り替わっている状態となる。同様に正から負に極性が切り替わるとき、短絡防止期間が終わるまで極性が正のままの状態となる。

上述の現象が半周期に１パルスの出力となる第１の単相インバータ７の出力開始及び停止時において生じたとき、すなわち第１の単相インバータ７と第２、第３の単相インバータ８及び９の短絡防止期間のタイミングが同期している場合、第１の単相インバータ７の電圧が確立されていない状態で、第２、第３の単相インバータ８及び９が逆極性の電圧を出力してしまうため、インバータの出力として逆極性の線間電圧が発生し、インバータ出力に歪が生ずる。

上記現象を解決するため、本実施の形態では、第１の単相インバータ７の出力開始及び停止時において、第１の単相インバータ７と第２、第３の単相インバータ８及び９の短絡防止期間のタイミングをずらす方法を用いる。

まず、半周期に１パルスの出力となる第１の単相インバータ７の出力開始時の短絡防止期間においては、その制御信号１５がオンしたとき、第２、第３の単相インバータ８及び９が短絡防止期間に突入する。つまり、第２、第３の単相インバータ８及び９の短絡防止期間に入るタイミングを、第１の単相インバータ７の出力が確立されるまで遅延させる。同様に、第１の単相インバータ７の出力停止時の短絡防止期間においては、第２、第３の単相インバータ８及び９の短絡防止期間終了時に単相インバータ７の制御信号１５をオフさせる。つまり、第１の単相インバータ７の短絡防止期間に入るタイミングを、単相インバータ８及び９の出力の極性が完全に切り替わるまで遅延させる。

図１７は図３で説明した制御方法Ａに本実施の形態の制御を適用した場合（制御方法Ａ３と称す）の単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。
図１８は図４で説明した制御方法Ｂに本実施の形態の制御を適用した場合（制御方法Ｂ３と称す）の単相インバータ７〜９、及び短絡用スイッチ１０を構成する半導体スイッチング素子の制御信号１５〜１８を簡略的に示した波形である。図のＴｄは、第１の単相インバータ７が出力を開始及び停止するとき、及び第２、第３の単相インバータ８、９の出力の極性が切り替わるときの短絡防止期間を表している。

図１９は実施の形態３を適用した場合のインバータ出力歪の改善例を示す実機測定波形である。第２、第３の単相インバータ８及び９の制御信号１６、１７に本実施の形態で示した制御方法を適用することにより、図１９に示すように、インバータ出力に逆極性の線間電圧の発生が防止され、インバータ出力波形の歪が低減され、高調波が抑制される。

以上のように本実施の形態では、主電圧が入力される第１の単相インバータ７と、各電圧の総和が主電圧以下となる各電圧が入力される第２及び第３の単相インバータ８，９を備え、第１の単相インバータ７の交流側第１の端子に第２の単相インバータ８の交流側を直列接続すると共に、第１の単相インバータ７の交流側第２の端子に第３の単相インバータ９の交流側を直列接続し、第１〜第３の単相インバータ７〜９の発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータ７の出力の開始時及び停止時において、第１の単相インバータ７の出力開始と同時に第２の単相インバータ８と第３の単相インバータ８の短絡防止期間を開始し、第１の単相インバータ７の出力停止と同時に第２の単相インバータ８と第３の単相インバータ９の短絡防止期間を終了するように、短絡防止期間のタイミングを調整するようにした。

これによれば、主電圧である第１の単相インバータ７の入力電圧は、第２及び第３の単相インバータ８，９の入力電圧の総和よりも高いため、第１の単相インバータ７が出力さえされていれば、第１〜第３の単相インバータ７〜９の各発生電圧の総和が、現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

また、本実施の形態は、主電圧が入力される第１の単相インバータと、各電圧の総和が主電圧以下となる各電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、第１及び第２の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置においても同様に適用できる。すなわち、第１の単相インバータの出力の開始時及び停止時において、第１の単相インバータの出力開始と同時に第２の単相インバータの短絡防止期間を開始し、第１の単相インバータの出力停止と同時に第２の単相インバータの短絡防止期間を終了するように、短絡防止期間のタイミングを調整すれば良い。

これによれば、主電圧である第１の単相インバータの入力電圧は、１又は複数の第２の単相インバータの入力電圧の総和よりも高いため、第１の単相インバータが出力さえされていれば、第１〜第２の単相インバータの各発生電圧の総和が、現交流出力の極性とは逆の極性になることは無い。その結果、インバータ出力の歪を低減することができ高調波を抑制可能となる。また、出力歪が抑制されるので、出力フィルタを小さく設計することが可能になる。

実施の形態４．
本実施の形態は、主電圧が入力される第１の単相インバータ７と、各電圧の総和が主電圧以下となる各電圧が入力される第２及び第３の単相インバータ８，９を備え、第１の単相インバータ７の交流側第１の端子に第２の単相インバータ８の交流側を直列接続すると共に、第１の単相インバータ７の交流側第２の端子に第３の単相インバータ９の交流側を直列接続し、第１〜第３の単相インバータ８，９の発生電圧の総和により出力電圧を制御する電力変換装置において、第１の単相インバータ７の出力開始及び停止時において、第１の単相インバータの短絡防止期間と第２、第３の単相インバータ８、９の出力極性を決定する上下アームの短絡防止期間を同期させた状態におけるインバータの総和が逆極性の線間電圧となることを防止することを目的とし、出力歪を抑制する制御方法を提供する。

本実施の形態では、第１の単相インバータ７の出力開始及び停止時において、第１の単相インバータ７の短絡防止期間と、第２、第３の単相インバータ８、９の出力極性を決定する上下アームの短絡防止期間とを同期させる。
そして、第２、第３の単相インバータ８，９の出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に、第２及び第３の単相インバータ８，９の出力極性決定側の上下アームの短絡防止期間を設定する。つまり、出力極性決定側の上下アームの半導体スイッチング素子に逆並列に接続されたダイオード（もしくは自己消弧型半導体素子の寄生のダイオード）に流れる電流に対して、ＰＷＭスイッチング側の上下アームを構成する２つの半導体スイッチング素子のうち当該単相インバータの出力が０となるような電流経路を形成可能な半導体スイッチング素子側がオンとなる期間に、第２、第３の単相インバータ８，９の出力極性決定側の上下アームの短絡防止期間を設定する。これにより当該短絡防止期間において第２、第３の単相インバータ８，９において各コンデンサ４、５への電力回生は生じず、逆極性の電圧は発生しない。

例えば、実施の形態１で説明した制御方法Ａで動作している第２の単相インバータ８において、インバータの交流出力が正極性であるとき、上述の短絡防止期間にて半導体スイッチング素子Ｑ_２３がオンしておれば、図２０（ａ）に示すように半導体スイッチング素子Ｑ_２１に逆並列に接続されたダイオード（もしくは自己消弧型半導体スイッチング素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_２３を流れる経路が確立されるため、第２の単相インバータ８の出力電圧は０となる。また、インバータの交流出力が負極性であるとき、上述の短絡防止期間にて半導体スイッチングＱ_２４がオンしておれば、図２０（ｂ）に示すように半導体スイッチング素子Ｑ_２２に逆並列に接続されたダイオード（もしくは自己消弧型半導体素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_２４を流れる経路が確立されるため、第２の単相インバータの出力電圧は０となる。

同様に、実施の形態１で説明した制御方法Ａで動作している第３の単相インバータ９において、インバータの交流出力が正極性であるとき、上述の短絡防止期間にて半導体スイッチング素子Ｑ_３２がオンしておれば、図２０（ａ）に示すように半導体スイッチング素子Ｑ_３４に逆並列に接続されたダイオード（もしくは自己消弧型半導体素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_３２を流れる経路が確立されるため、第３の単相インバータ９の出力電圧は０となる。また、インバータの交流出力が負極性であるとき、上述の短絡防止期間にて半導体スイッチング素子Ｑ_３１がオンしておれば、図２０（ｂ）に示すように半導体スイッチング素子Ｑ_３３に逆並列に接続されたダイオード（もしくは自己消弧型半導体素子の寄生のダイオード）及び半導体スイッチング素子Ｑ_３１を流れる経路が確立されるため、第３の単相インバータ９の出力電圧は０となる。

図２０は本実施の形態適用時の（ａ）交流出力正極性（ｂ）交流出力負極性のときのインバータの電流経路をそれぞれ示している。

以上のように本実施の形態によれば、第１の単相インバータ７の出力開始時及び停止時において、第２、第３の単相インバータ８，９の極性決定用の上下アームが短絡防止期間であっても、逆極性の電圧が出力されることがなくなるため、第１〜第３の単相インバータの各発生電圧の総和が、現交流出力の極性とは逆の極性になることはなくなる、その結果、インバータ出力の歪を低減し高調波を抑制可能となる。また、出力歪を抑制するため、出力フィルタを小さく設計可能である。

また、本実施の形態は、主電圧が入力される第１の単相インバータと、各電圧の総和が上記主電圧以下となる上記各電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、各単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置においても、同様に適用できる。

この発明の実施の形態１〜４による電力変換装置の全体構成図である。この発明の実施の形態１〜４による電力変換装置のインバータ総和及び各単相インバータの出力波形図である。実施の形態１で示した本発明適用前の制御方法Ａを示す各半導体スイッチング素子を駆動する制御信号図である。実施の形態１で示した本発明適用前の制御方法Ｂを示す各半導体スイッチング素子を駆動する制御信号図である。実施の形態１で示した本発明適用前の交流出力が正極性での第１のインバータの電流経路図である。実施の形態１で示した本発明適用前の交流出力が負極性での第１のインバータの電流経路図である。実施の形態１で示した本発明適用前のインバータ出力のシミュレーション結果図である。実施の形態１で示した本発明適用前のインバータ出力の実機での測定結果図である。実施の形態１で示した本発明適用時の交流出力が正極性での第１のインバータの電流経路図である。実施の形態１で示した本発明適用時の交流出力が負極性での第１のインバータの電流経路図である。実施の形態１で示した短絡防止期間を設けた場合のインバータ出力の実機での測定結果図である。実施の形態１において本発明を適用した場合の制御方法Ａ（制御方法Ａ２）による各半導体スイッチング素子を駆動する制御信号図である。実施の形態１において本発明を適用した場合の制御方法Ｂ（制御方法Ｂ２）による各半導体スイッチング素子を駆動する制御信号である。実施の形態２における交流出力が正極性での第１のインバータの電流経路図である。実施の形態２における交流出力が負極性での第１のインバータの電流経路図である。実施の形態２における各半導体スイッチング素子を駆動する制御信号図である。実施の形態３において本発明を適用した場合の制御方法Ａ（制御方法Ａ３）による各半導体スイッチング素子を駆動する制御信号図である。実施の形態３において本発明を適用した場合の制御方法Ｂ（制御方法Ｂ３）による各半導体スイッチング素子を駆動する制御信号図である。実施の形態３で示した本発明適用時のインバータ出力の実機での測定結果図である。実施の形態４における第２及び第３のインバータの電流経路図である。

符号の説明

１太陽電池パネル、２昇降圧コンバータ、３第１の直流電源（コンデンサ）、
４第２の直流電源（コンデンサ）、５第３の直流電源（コンデンサ）、
６ＤＣ／ＤＣコンバータ、７第１の単相インバータ、８第２の単相インバータ、
９第３の単相インバータ、１０短絡用スイッチ、１１フィルタリアクトル、
１２フィルタコンデンサ、１３電力系統、１４制御部、１５〜２０制御信号、
２１電流センサ、２２検出信号。

Claims

直流電源が入力され複数の半導体スイッチング素子を有する単相インバータと、
上記単相インバータの交流側両端子間を短絡するために設けられ、逆並列ダイオードを有する２つの半導体スイッチング素子が互いに逆向きに直列接続されている短絡用スイッチと、
上記単相インバータの交流側出力の電流の極性を検出する検出部と、
上記単相インバータと上記短絡用スイッチ間の短絡防止期間では、上記単相インバータを構成する全ての半導体スイッチング素子をオフとすると共に、上記交流側出力の電流の極性に応じて、上記短絡用スイッチを構成する２つの半導体スイッチング素子の一方のみをオンさせ、上記短絡用スイッチに上記交流側出力の電流の極性と同じ方向に電流を流すように制御する制御部と、を備えた電力変換装置。
上記単相インバータの交流側の第１の端子に第２の単相インバータの交流側を直列接続すると共に、上記単相インバータの交流側の第２の端子に第３の単相インバータの交流側を直列接続し、
上記第２及び第３の単相インバータに入力される電圧の総和は、上記単相インバータに入力される主電圧以下となるように設定し、
上記単相インバータ及び第２、第３の単相インバータの各々の発生電圧の総和により出力電圧を出力するようにした請求項１に記載の電力変換装置。
上記制御部は、上記短絡防止期間のみならず上記単相インバータが正又は負電圧を出力をしている期間において、上記短絡用スイッチに上記交流側出力の電流の極性と同じ方向に電流を流すように制御する請求項１または請求項２に記載の電力変換装置。
上記制御部は、上記単相インバータの出力の開始時及び停止時において、上記単相インバータの出力の開始と同時に上記第２の単相インバータと上記第３の単相インバータの短絡防止期間を開始し、上記単相インバータの出力の停止と同時に上記第２の単相インバータと上記第３の単相インバータの短絡防止期間を終了するように、上記第２の単相インバータと上記第３の単相インバータの短絡防止期間のタイミングを調整するようにした請求項２に記載の電力変換装置。
上記制御部は、上記単相インバータの出力の開始時及び停止時において、上記単相インバータの短絡防止期間と上記第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間のタイミングを同期させると共に、上記第２及び第３の単相インバータの出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に上記第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間を設定する請求項２に記載の電力変換装置。
直流電源が入力され複数の半導体スイッチング素子を有する単相インバータと、
上記単相インバータの交流側両端子間を短絡するための短絡用スイッチと、
上記単相インバータの出力の開始時及び停止時において、上記単相インバータと上記短絡用スイッチ間の短絡防止期間は設けず、上記単相インバータと上記短絡用スイッチを構成する各半導体スイッチング素子のスイッチング時間をオン時は遅く、オフ時は速くするようにゲートを駆動させる制御部とを備えた電力変換装置。
主電圧が入力される第１の単相インバータと、各電圧の総和が上記主電圧以下となる上記各電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、上記第１及び第２の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、
上記第１の単相インバータの出力の開始時及び停止時において、上記第１の単相インバータの出力の開始と同時に上記第１の単相インバータと上記第２の単相インバータとの間の短絡防止期間を開始し、上記第１の単相インバータの出力の停止と同時に上記第１の単相インバータと上記第２の単相インバータとの間の短絡防止期間を終了するように、上記第２の単相インバータの短絡防止期間のタイミングを調整するようにした電力変換装置。
主電圧が入力される第１の単相インバータと、各電圧の総和が上記主電圧以下となる上記各電圧が入力される第２及び第３の単相インバータを備え、上記第１の単相インバータの交流側第１の端子に上記第２の単相インバータの交流側を直列接続すると共に、上記第１の単相インバータの交流側第２の端子に上記第３の単相インバータの交流側を直列接続し、上記第１〜第３の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、
上記第１の単相インバータの出力の開始時及び停止時において、上記第１の単相インバータの出力の開始と同時に上記第１の単相インバータと上記第２及び第３の単相インバータとの間の短絡防止期間を開始し、上記第１の単相インバータの出力の停止と同時に上記第１の単相インバータと上記第２及び第３の単相インバータとの間の短絡防止期間を終了するように、上記第２の単相インバータと上記第３の単相インバータの短絡防止期間のタイミングを調整するようにした電力変換装置。
主電圧が入力される第１の単相インバータと、各電圧の総和が上記主電圧以下となる上記各電圧が入力される１又は複数の第２の単相インバータとの交流側を直列接続し、上記第１及び第２の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、
上記第１の単相インバータの出力の開始時及び停止時において、上記第１の単相インバータと上記第２の単相インバータとの間の短絡防止期間と上記第２の単相インバータの出力極性決定側の上下アームの短絡防止期間のタイミングを同期させると共に、上記第２の単相インバータの出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に上記第２の単相インバータの出力極性決定側の上下アームの短絡防止期間を設定する電力変換装置。
主電圧が入力される第１の単相インバータと、各電圧の総和が上記主電圧以下となる上記各電圧が入力される第２及び第３の単相インバータを備え、上記第１の単相インバータの交流側第１の端子に上記第２の単相インバータの交流側を直列接続すると共に、上記第１の単相インバータの交流側第２の端子に上記第３の単相インバータの交流側を直列接続し、上記第１〜第３の単相インバータの発生電圧の総和により出力電圧を制御する電力変換装置において、
上記第１の単相インバータの出力の開始時及び停止時において、上記第１の単相インバータと上記第２及び第３の単相インバータとの間の短絡防止期間と上記第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間のタイミングを同期させると共に、上記第２及び第３の単相インバータの出力電圧がゼロとなる電流経路を形成するＰＷＭスイッチング側の上下アームの一方の半導体スイッチング素子がオンしている期間に上記第２及び第３の単相インバータの出力極性決定側の上下アームの短絡防止期間を設定する電力変換装置。