JP5346749B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5346749B2 JP5346749B2 JP2009205437A JP2009205437A JP5346749B2 JP 5346749 B2 JP5346749 B2 JP 5346749B2 JP 2009205437 A JP2009205437 A JP 2009205437A JP 2009205437 A JP2009205437 A JP 2009205437A JP 5346749 B2 JP5346749 B2 JP 5346749B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage side
- side switching
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Description
本発明は、直流電力を交流電力に変換する電力変換装置に関するものである。
従来の電力変換装置としての３レベルインバータは、直流電源の両端子間に、スイッチング素子とスイッチング素子に逆並列接続されたダイオードによって構成され、スイッチング素子とダイオードを一つのパッケージに納めたスイッチングデバイスを二つ直列接続して挿入するとともに、これらのスイッチングデバイスの接続点を交流出力端子とし、別の二つのスイッチングデバイスを逆直列接続して直流電源の中性点と交流出力端子との間に挿入して構成される（例えば、特許文献１参照）。
上記のような従来の電力変換装置は、１相あたりのスイッチング素子の数が多く、各スイッチング素子には、ゲート電極を駆動するためのゲート駆動回路やゲート駆動電源が必要であるため、回路構成の簡略化が困難で、高コスト要因となっていた。
この発明は、上記のような問題点を解消するために成されたものであって、３レベルインバータを備えた電力変換装置において、装置内のゲート駆動電源の個数を低減して安価で簡略な回路構成を得ることを目的とする。
この発明による第１の電力変換装置は、直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備える。また、上記スイッチ回路内の上記スイッチング素子を駆動するためのゲート駆動電源と、上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、上記ブートストラップ回路は、上記スイッチ回路内の所定のスイッチング素子がオン状態の時に、該スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給する。そして、上記ブリッジ回路の交流出力端子が開放状態で、上記高圧側スイッチング素子および上記低圧側スイッチング素子がオフ状態の時、上記スイッチ回路内の上記所定のスイッチング素子がオンする期間を設けるものである。
またこの発明による第２の電力変換装置は、直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備える。また、上記低圧側スイッチング素子を駆動するためのゲート駆動電源と、上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子および上記スイッチ回路内の所定のスイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、上記ブートストラップ回路は、上記低圧側スイッチング素子がオン状態の時に、該低圧側スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給する。そして、上記ブリッジ回路の交流出力端子が開放状態で、上記高圧側スイッチング素子および上記スイッチ回路内のスイッチング素子がオフ状態の時、上記低圧側スイッチング素子がオンする期間を設けるものである。
上記第１の電力変換装置では、上記スイッチ回路内のスイッチング素子のゲート駆動電源から上記高圧側スイッチング素子の駆動電圧源を生成するため、ゲート駆動電源の個数を低減でき安価で簡略な回路構成が得られる。
また上記第２の電力変換装置では、上記低圧側スイッチング素子のゲート駆動電源から上記高圧側スイッチング素子および上記スイッチ回路内の所定のスイッチング素子の駆動電圧源を生成するため、ゲート駆動電源の個数を低減でき安価で簡略な回路構成が得られる。
実施の形態１．
以下、この発明の実施の形態１による電力変換装置を図に基づいて説明する。
図１は、この発明の実施の形態１による電力変換装置の回路構成を示す図である。図１に示すように、電力変換装置１は、３レベルインバータ２と三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に出力する。
なお、電力変換装置１は、正極端子ＶＨ−負極端子ＶＬ間に入力された直流電圧を三相交流電圧に変換しＵ端子、Ｖ端子、Ｗ端子間に出力する直流／交流変換機能だけでなく、Ｕ端子、Ｖ端子、Ｗ端子間に入力された三相交流電圧を直流電圧に変換し正極端子ＶＨ−負極端子ＶＬ間に出力する交流／直流変換機能も有する。これらの機能の基本的な動作は同じであるため、交流／直流変換についての説明は省略する。
以下、この発明の実施の形態１による電力変換装置を図に基づいて説明する。
図１は、この発明の実施の形態１による電力変換装置の回路構成を示す図である。図１に示すように、電力変換装置１は、３レベルインバータ２と三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に出力する。
なお、電力変換装置１は、正極端子ＶＨ−負極端子ＶＬ間に入力された直流電圧を三相交流電圧に変換しＵ端子、Ｖ端子、Ｗ端子間に出力する直流／交流変換機能だけでなく、Ｕ端子、Ｖ端子、Ｗ端子間に入力された三相交流電圧を直流電圧に変換し正極端子ＶＨ−負極端子ＶＬ間に出力する交流／直流変換機能も有する。これらの機能の基本的な動作は同じであるため、交流／直流変換についての説明は省略する。
３レベルインバータ２の主回路構成について説明する。３レベルインバータ２は、正極端子ＶＨ、負極端子ＶＬが直流電源４の正負端子にそれぞれ接続され、平滑コンデンサＣＨ、ＣＬと、Ｕ相ブリッジ回路（ＳｕＨ，ＳｕＬ）、Ｖ相ブリッジ回路（ＳｖＨ，ＳｖＬ）、Ｗ相ブリッジ回路（ＳｗＨ，ＳｗＬ）と、Ｕ相スイッチ回路（ＳｕＭＨ，ＳｕＭＬ）、Ｖ相スイッチ回路（ＳｖＭＨ，ＳｖＭＬ）、Ｗ相スイッチ回路（ＳｗＭＨ，ＳｗＭＬ）とを備える。
平滑コンデンサＣＨ、ＣＬ（以下、単にコンデンサＣＨ、ＣＬと称す）は直列接続され、コンデンサＣＨの高圧側端子を正極端子ＶＨに、コンデンサＣＬの低圧側端子を負極端子ＶＬにそれぞれ接続する。また、コンデンサＣＬとコンデンサＣＨとの接続点に、直流電源４の中間電位点となる中間電圧端子ＶＭを接続する。
平滑コンデンサＣＨ、ＣＬ（以下、単にコンデンサＣＨ、ＣＬと称す）は直列接続され、コンデンサＣＨの高圧側端子を正極端子ＶＨに、コンデンサＣＬの低圧側端子を負極端子ＶＬにそれぞれ接続する。また、コンデンサＣＬとコンデンサＣＨとの接続点に、直流電源４の中間電位点となる中間電圧端子ＶＭを接続する。
また、Ｕ相ブリッジ回路（ＳｕＨ，ＳｕＬ）、Ｖ相ブリッジ回路（ＳｖＨ，ＳｖＬ）、Ｗ相ブリッジ回路（ＳｗＨ，ＳｗＬ）は、それぞれ直列接続された高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨと低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬとから成り、正極端子ＶＨ−負極端子ＶＬ間に接続される。各高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよび各低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬは、ダイオードが逆並列接続されたＩＧＢＴ（Ｉｎｓｕｒａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）で構成され、低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬのエミッタ電極は負極端子ＶＬに、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのコレクタ電極は正極端子ＶＨに接続される。また、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよび低圧側スイッチング素子の各接続点が、各相のブリッジ回路（ＳｕＨ，ＳｕＬ）、（ＳｖＨ，ＳｖＬ）、（ＳｗＨ，ＳｗＬ）の交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０となる。以後、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨ、低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬを、単にＳｕＨ、ＳｖＨ、ＳｗＨ、ＳｕＬ、ＳｖＬ、ＳｗＬと記載する。
Ｕ相スイッチ回路９ａ、Ｖ相スイッチ回路９ｂ、Ｗ相スイッチ回路９ｃは、各相のブリッジ回路（ＳｕＨ，ＳｕＬ）、（ＳｖＨ，ＳｖＬ）、（ＳｗＨ，ＳｗＬ）の交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０と中間電圧端子ＶＭとの間にそれぞれ接続される。
各相のスイッチ回路９ａ、９ｂ、９ｃは、互いに逆方向に直列接続された２個のスイッチング素子（ＳｕＭＨ，ＳｕＭＬ）、（ＳｖＭＨ，ＳｖＭＬ）、（ＳｗＭＨ，ＳｗＭＬ）から成り、双方向特性を有する。各スイッチング素子ＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬは、ダイオードが逆並列接続されたＩＧＢＴで構成され、各相のスイッチ回路９ａ、９ｂ、９ｃは、２個のＩＧＢＴの第１の端子としてのエミッタ電極端子同士を接続して構成する。以後、スイッチング素子ＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬを、単にＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬと記載する。
各相のスイッチ回路９ａ、９ｂ、９ｃは、互いに逆方向に直列接続された２個のスイッチング素子（ＳｕＭＨ，ＳｕＭＬ）、（ＳｖＭＨ，ＳｖＭＬ）、（ＳｗＭＨ，ＳｗＭＬ）から成り、双方向特性を有する。各スイッチング素子ＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬは、ダイオードが逆並列接続されたＩＧＢＴで構成され、各相のスイッチ回路９ａ、９ｂ、９ｃは、２個のＩＧＢＴの第１の端子としてのエミッタ電極端子同士を接続して構成する。以後、スイッチング素子ＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬを、単にＳｕＭＨ、ＳｕＭＬ、ＳｖＭＨ、ＳｖＭＬ、ＳｗＭＨ、ＳｗＭＬと記載する。
次に、３レベルインバータ２の各スイッチング素子を駆動するためのゲート駆動回路およびゲート駆動電源について説明する。
なお、各スイッチング素子は、ゲート電極端子とエミッタ電極端子との間の電圧に応じて第１の端子としてのエミッタ電極端子と第２の端子としてのコレクタ電極端子との間に流れる主電流が変化する電圧駆動形半導体スイッチング素子である。
低圧側スイッチング素子であるＳｕＬ、ＳｖＬ、ＳｗＬのゲート駆動回路では、ゲート制御回路１０１、１０５、１０６とゲート駆動電源ＶｃｃＬとを有し、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬが、ゲート駆動電源ＶｃｃＬより供給される電圧を平滑化し、ＳｕＬ、ＳｖＬ、ＳｗＬを駆動するための低インピーダンスの電圧源として機能する。
なお、各スイッチング素子は、ゲート電極端子とエミッタ電極端子との間の電圧に応じて第１の端子としてのエミッタ電極端子と第２の端子としてのコレクタ電極端子との間に流れる主電流が変化する電圧駆動形半導体スイッチング素子である。
低圧側スイッチング素子であるＳｕＬ、ＳｖＬ、ＳｗＬのゲート駆動回路では、ゲート制御回路１０１、１０５、１０６とゲート駆動電源ＶｃｃＬとを有し、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬが、ゲート駆動電源ＶｃｃＬより供給される電圧を平滑化し、ＳｕＬ、ＳｖＬ、ＳｗＬを駆動するための低インピーダンスの電圧源として機能する。
また、高圧側スイッチング素子であるＳｕＨ、ＳｖＨ、ＳｗＨと双方向特性を有するスイッチ回路９ａ、９ｂ、９ｃ内のＳｕＭＬ、ＳｕＭＨ、ＳｖＭＬ、ＳｖＭＨ、ＳｗＭＬ、ＳｗＭＨとを駆動するためのゲート駆動回路８ａ、８ｂ、８ｃは、以下のように構成される。
Ｕ相のゲート駆動回路８ａは、スイッチ回路９ａ内のＳｕＭＬ、ＳｕＭＨを駆動するためのゲート制御回路１０３、１０２とゲート駆動電源ＶｃｃＵＭとを有し、コンデンサＣｕＭが、ゲート駆動電源ＶｃｃＵＭより供給される電圧を平滑化し、ＳｕＭＬ、ＳｕＭＨを駆動するための低インピーダンスの電圧源として機能する。また、Ｕ相の高圧側スイッチング素子であるＳｕＨを駆動するためのゲート制御回路１０４と、抵抗Ｒ１およびダイオードＤ１から成るブートストラップ回路７とを有し、ＳｕＭＨがオン状態の時に、ＳｕＭＬ、ＳｕＭＨのゲート駆動電源ＶｃｃＵＭからブートストラップ回路７によりコンデンサＣｕＨに電力供給する。そして、コンデンサＣｕＨは、電圧を保持し、Ｕ相の高圧側スイッチング素子であるＳｕＨを駆動するための低インピーダンスのゲート駆動電圧源として機能する。即ち、ＳｕＨのゲート駆動電圧源（コンデンサＣｕＨ）は、ＳｕＭＬ、ＳｕＭＨのゲート駆動電源ＶｃｃＵＭからブートストラップ回路７により生成される。
Ｕ相のゲート駆動回路８ａは、スイッチ回路９ａ内のＳｕＭＬ、ＳｕＭＨを駆動するためのゲート制御回路１０３、１０２とゲート駆動電源ＶｃｃＵＭとを有し、コンデンサＣｕＭが、ゲート駆動電源ＶｃｃＵＭより供給される電圧を平滑化し、ＳｕＭＬ、ＳｕＭＨを駆動するための低インピーダンスの電圧源として機能する。また、Ｕ相の高圧側スイッチング素子であるＳｕＨを駆動するためのゲート制御回路１０４と、抵抗Ｒ１およびダイオードＤ１から成るブートストラップ回路７とを有し、ＳｕＭＨがオン状態の時に、ＳｕＭＬ、ＳｕＭＨのゲート駆動電源ＶｃｃＵＭからブートストラップ回路７によりコンデンサＣｕＨに電力供給する。そして、コンデンサＣｕＨは、電圧を保持し、Ｕ相の高圧側スイッチング素子であるＳｕＨを駆動するための低インピーダンスのゲート駆動電圧源として機能する。即ち、ＳｕＨのゲート駆動電圧源（コンデンサＣｕＨ）は、ＳｕＭＬ、ＳｕＭＨのゲート駆動電源ＶｃｃＵＭからブートストラップ回路７により生成される。
Ｖ相、Ｗ相のゲート駆動回路８ｂ、８ｃについても、Ｕ相のゲート駆動回路８ａと同様であり、各スイッチ回路９ｂ、９ｃ内のＳｖＭＬ、ＳｖＭＨ、ＳｗＭＬ、ＳｗＭＨを駆動するためのゲート駆動電源ＶｃｃＶＭ、ＶｃｃＷＭを有し、ＳｖＨ、ＳｗＨのゲート駆動電圧源は、ゲート駆動電源ＶｃｃＶＭ、ＶｃｃＷＭからブートストラップ回路７により生成される。
また、各ゲート制御回路１０１〜１０６は、ＣＰＵやＤＳＰ等で構成される制御回路から入力される低電圧のゲート信号（ＧｕＬ、ＧｕＨ、ＧｕＭＬ、ＧｕＭＨ、ＧｖＬ、ＧｖＨ、ＧｖＭＬ、ＧｖＭＨ、ＧｗＬ、ＧｗＨ、ＧｗＭＬ、ＧｗＭＨ）を、各スイッチング素子（ＳｕＬ、ＳｕＨ、ＳｕＭＬ、ＳｕＭＨ、ＳｖＬ、ＳｖＨ、ＳｖＭＬ、ＳｖＭＨ、ＳｗＬ、ＳｗＨ、ＳｗＭＬ、ＳｗＭＨ）のエミッタ電位基準の信号に電位レベルを変換する機能と、各スイッチング素子をオン／オフ制御するために必要な電圧と電流を供給する駆動機能を備え、入力されるゲート信号がＨｉｇｈの時に各スイッチング素子にオン信号を出力する。
また、各ゲート制御回路１０１〜１０６は、ＣＰＵやＤＳＰ等で構成される制御回路から入力される低電圧のゲート信号（ＧｕＬ、ＧｕＨ、ＧｕＭＬ、ＧｕＭＨ、ＧｖＬ、ＧｖＨ、ＧｖＭＬ、ＧｖＭＨ、ＧｗＬ、ＧｗＨ、ＧｗＭＬ、ＧｗＭＨ）を、各スイッチング素子（ＳｕＬ、ＳｕＨ、ＳｕＭＬ、ＳｕＭＨ、ＳｖＬ、ＳｖＨ、ＳｖＭＬ、ＳｖＭＨ、ＳｗＬ、ＳｗＨ、ＳｗＭＬ、ＳｗＭＨ）のエミッタ電位基準の信号に電位レベルを変換する機能と、各スイッチング素子をオン／オフ制御するために必要な電圧と電流を供給する駆動機能を備え、入力されるゲート信号がＨｉｇｈの時に各スイッチング素子にオン信号を出力する。
三相フィルタ３は、各スイッチング素子のスイッチングで発生する高周波電圧成分を除去し、滑らかな電圧・電流波形に変換するもので、一般的には、リアクトルやコンデンサで構成される。開閉器６は、系統異常時や太陽電池が発電していない時に、電力変換装置１と三相交流系統５を電気的に切り離すためのものである。
次に、電力変換装置１の通常時の動作について説明する。ここでは、便宜上、Ｕ相について説明するが、Ｖ相、Ｗ相についても同様である。
図２は、３レベルインバータ２の通常時におけるＵ相部分の動作説明図である。
３レベルインバータ２は、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）と第１の搬送波Ｖｃａｒ１とを比較し、Ｖｕ（ｒｅｆ）がＶｃａｒ１よりも大きい時にＳｕＨをオン、ＳｕＭＨをオフする。また、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）と第２の搬送波Ｖｃａｒ２とを比較し、Ｖｕ（ｒｅｆ）がＶｃａｒ２よりも小さい時にＳｕＬをオン、ＳｕＭＬをオフする。これにより、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に、ＳｕＨとＳｕＭＬがオン、ＳｕＬとＳｕＭＨがオフ状態では正の電圧ＶＣＨを、ＳｕＬとＳｕＭＨがオン、ＳｕＨとＳｕＭＬがオフ状態では負の電圧（−ＶＣＬ）を、ＳｕＨとＳｕＬがオフ、ＳｕＭＨとＳｕＭＬがオン状態ではゼロ電圧を出力する。ここで、電圧ＶＣＨはコンデンサＣＨの端子間電圧、電圧ＶＣＬはコンデンサＣＬの端子間電圧である。
このように、３レベルインバータ２は、正の電圧ＶＣＨ、ゼロ電圧、負の電圧（−ＶＣＬ）の３レベルの電圧を出力し、その出力電圧Ｖｕｍは、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）の周波数に同期し、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｒａｔｉｏｎ）制御された電圧となる。そして、電力変換装置１は、３レベルインバータ２の出力を三相フィルタ３を介して出力し、その交流出力は開閉器６を介して三相交流系統５に接続される。
図２は、３レベルインバータ２の通常時におけるＵ相部分の動作説明図である。
３レベルインバータ２は、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）と第１の搬送波Ｖｃａｒ１とを比較し、Ｖｕ（ｒｅｆ）がＶｃａｒ１よりも大きい時にＳｕＨをオン、ＳｕＭＨをオフする。また、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）と第２の搬送波Ｖｃａｒ２とを比較し、Ｖｕ（ｒｅｆ）がＶｃａｒ２よりも小さい時にＳｕＬをオン、ＳｕＭＬをオフする。これにより、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に、ＳｕＨとＳｕＭＬがオン、ＳｕＬとＳｕＭＨがオフ状態では正の電圧ＶＣＨを、ＳｕＬとＳｕＭＨがオン、ＳｕＨとＳｕＭＬがオフ状態では負の電圧（−ＶＣＬ）を、ＳｕＨとＳｕＬがオフ、ＳｕＭＨとＳｕＭＬがオン状態ではゼロ電圧を出力する。ここで、電圧ＶＣＨはコンデンサＣＨの端子間電圧、電圧ＶＣＬはコンデンサＣＬの端子間電圧である。
このように、３レベルインバータ２は、正の電圧ＶＣＨ、ゼロ電圧、負の電圧（−ＶＣＬ）の３レベルの電圧を出力し、その出力電圧Ｖｕｍは、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）の周波数に同期し、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｒａｔｉｏｎ）制御された電圧となる。そして、電力変換装置１は、３レベルインバータ２の出力を三相フィルタ３を介して出力し、その交流出力は開閉器６を介して三相交流系統５に接続される。
通常時の電力変換装置１の動作では、３レベルインバータ２内のスイッチ回路９ａにおける交流出力端子側のスイッチング素子ＳｕＭＨは、１周期内にオンする期間があり、ＳｕＭＬ、ＳｕＭＨのゲート駆動電源ＶｃｃＵＭからブートストラップ回路７によりＳｕＨのゲート駆動電圧源となるコンデンサＣｕＨに電力供給することができる。具体的には、ＳｕＭＨがオンした時に、ＳｕＭＨのエミッタ電位とＳｕＨのエミッタ電位がほぼ同じ電位となり、ゲート駆動電源ＶｃｃＵＭからコンデンサＣｕＭとコンデンサＣｕＨとの双方に電力供給する。この場合、以下の経路で電流が流れることで、コンデンサＣｕＭからコンデンサＣｕＨに電力供給される。
ＣｕＭ→Ｒ１→Ｄ１→ＣｕＨ→ＳｕＭＨ
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子ＳｕＨを駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ１は電流制限抵抗である。ダイオードＤ１は、ＳｕＭＨがオフした時に、コンデンサＣｕＨとコンデンサＣｕＭが逆充電されるのを防止する。
ＣｕＭ→Ｒ１→Ｄ１→ＣｕＨ→ＳｕＭＨ
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子ＳｕＨを駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ１は電流制限抵抗である。ダイオードＤ１は、ＳｕＭＨがオフした時に、コンデンサＣｕＨとコンデンサＣｕＭが逆充電されるのを防止する。
次に、電力変換装置１の起動時等、開閉器６がオフ状態、即ち、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０が開放状態でのコンデンサＣｕＨ、ＣｖＨ、ＣｗＨ（ＣｖＨ、ＣｗＨはＣｕＨに対応するＶ相、Ｗ相のコンデンサで図示せず）の初期充電の動作について以下に説明する。
以下、Ｕ相について説明するが、Ｖ相、Ｗ相についても同様である。
電力変換装置１の起動時、コンデンサＣｕＨの電圧はゼロ、開閉器６はオフ状態である。ここで、高圧側スイッチング素子と低圧側スイッチング素子とはオフ状態のまま、双方向特性を有するスイッチ回路９ａ内の交流出力端子側のスイッチング素子ＳｕＭＨをオン状態にすると、ブートストラップ回路７によって、コンデンサＣｕＭからコンデンサＣｕＨに電力供給される。コンデンサＣｕＨの充電時の電流経路は、通常時と同様である。なお、スイッチ回路９ａ内のＳｕＭＨをオンする際、他方のＳｕＭＬを同時にオンさせても良い。
以下、Ｕ相について説明するが、Ｖ相、Ｗ相についても同様である。
電力変換装置１の起動時、コンデンサＣｕＨの電圧はゼロ、開閉器６はオフ状態である。ここで、高圧側スイッチング素子と低圧側スイッチング素子とはオフ状態のまま、双方向特性を有するスイッチ回路９ａ内の交流出力端子側のスイッチング素子ＳｕＭＨをオン状態にすると、ブートストラップ回路７によって、コンデンサＣｕＭからコンデンサＣｕＨに電力供給される。コンデンサＣｕＨの充電時の電流経路は、通常時と同様である。なお、スイッチ回路９ａ内のＳｕＭＨをオンする際、他方のＳｕＭＬを同時にオンさせても良い。
３レベルインバータ２の各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位は、いずれも中間電圧端子ＶＭと同電位となるため、Ｕ−Ｖ間電圧、Ｖ−Ｗ間電圧、Ｗ−Ｕ間電圧はいずれもゼロとなり、交流出力線や三相フィルタ回路３に電流を流さずに、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給することができる。
コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧が設定値以上になると、高圧側スイッチング素子（ＳｕＨ、ＳｖＨ、ＳｗＨ）をスイッチング動作することが可能となり、電力変換装置１は通常時の動作に移行する。
コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧が設定値以上になると、高圧側スイッチング素子（ＳｕＨ、ＳｖＨ、ＳｗＨ）をスイッチング動作することが可能となり、電力変換装置１は通常時の動作に移行する。
次に、何らかの異常で電力変換装置１の出力停止命令が与えられ、３レベルインバータ２内の各スイッチング素子のスイッチング動作が停止した時に、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧を保持させる動作について、図３に基づいて以下に説明する。
この場合、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。
以下、Ｕ相について説明する。
電力変換装置１のＵ相の交流出力端子Ｖｕ０の電位と中間電圧端子ＶＭの電位とを比較し、Ｖｕ０の電位がＶＭの電位よりも低い時に、スイッチ回路９ａ内の交流出力端子側のＳｕＭＨをオンする期間を設ける。このとき、３レベルインバータ２内で、他のスイッチング素子はオフ状態のままとする。ＳｕＭＨをオン状態にすると、ブートストラップ回路７によって、コンデンサＣｕＭからコンデンサＣｕＨに電力供給される。コンデンサＣｕＨの充電時の電流経路は、通常時と同様である。この時、スイッチ回路９ａ内の他方のスイッチング素子ＳｕＭＬのコレクタ−エミッタ間には正の電圧が印加されるが、ＳｕＭＬはオフ状態のため電流は流れない。
この場合、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。
以下、Ｕ相について説明する。
電力変換装置１のＵ相の交流出力端子Ｖｕ０の電位と中間電圧端子ＶＭの電位とを比較し、Ｖｕ０の電位がＶＭの電位よりも低い時に、スイッチ回路９ａ内の交流出力端子側のＳｕＭＨをオンする期間を設ける。このとき、３レベルインバータ２内で、他のスイッチング素子はオフ状態のままとする。ＳｕＭＨをオン状態にすると、ブートストラップ回路７によって、コンデンサＣｕＭからコンデンサＣｕＨに電力供給される。コンデンサＣｕＨの充電時の電流経路は、通常時と同様である。この時、スイッチ回路９ａ内の他方のスイッチング素子ＳｕＭＬのコレクタ−エミッタ間には正の電圧が印加されるが、ＳｕＭＬはオフ状態のため電流は流れない。
同様に、Ｖ相の交流出力端子Ｖｖ０の電位が中間電圧端子ＶＭの電位よりも低い時に、ＳｖＭＨをオンする期間を設け、Ｗ相の交流出力端子Ｖｗ０の電位が中間電圧端子ＶＭの電位よりも低い時に、ＳｗＭＨをオンする期間を設ける。
このように、電力変換装置１の各相出力に電流が流れず出力が停止された状態で、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給することができ、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧、即ち、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨを駆動するための駆動電圧ＶｃｃＵＨ、ＶｃｃＶＨ、ＶｃｃＷＨを、必要な電圧に保持することができる。
このように、電力変換装置１の各相出力に電流が流れず出力が停止された状態で、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給することができ、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧、即ち、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨを駆動するための駆動電圧ＶｃｃＵＨ、ＶｃｃＶＨ、ＶｃｃＷＨを、必要な電圧に保持することができる。
このように、この実施の形態では、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨは、自身に対するゲート駆動電源を持たず、双方向特性を有するスイッチ回路９ａ〜９ｃを構成するスイッチング素子を駆動するためのゲート駆動電源ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭからブートストラップ回路７を介した電力供給でゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を生成する。このため、ゲート駆動電源の個数を低減でき、４個のゲート駆動電源ＶｃｃＬ、ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭで１２個のスイッチング素子を駆動することができる。これにより、電力変換装置１の回路構成の簡略化が図れ、低コスト化が可能となる。また、ブートストラップ回路７のダイオードＤ１に印加される電圧は直流電源４の２／１の電圧になるため、素子耐圧の低い低コスト化に適した素子を用いることができる。
また、開閉器６がオフ状態で、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよび低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬをオフ状態の時、スイッチ回路９ａ〜９ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨがオンする期間を設ける。このように電力変換装置１を制御することにより、電力変換装置１が起動時などに、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を速やかに充電でき、駆動電圧を確保できる。
また、開閉器６がオン状態で、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよび低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬがオフ状態の時、三相交流系統５から各相に印加される電位が中間電圧端子ＶＭの電位よりも低い時に、スイッチ回路９ａ〜９ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨがオンする期間を設ける。このように電力変換装置１を制御することにより、電力変換装置１の各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の入力インピーダンスを高い状態で維持しつつ、ブートストラップ回路７を動作させてゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）に電力供給できる。
これにより、何らかの異常によって電力変換装置１が交流出力を停止した場合においても、電力変換装置１の交流電流を不用意に流すことなく、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）の電圧を保持することが可能となる。
これにより、何らかの異常によって電力変換装置１が交流出力を停止した場合においても、電力変換装置１の交流電流を不用意に流すことなく、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）の電圧を保持することが可能となる。
なお、何らかの異常で電力変換装置１の出力停止命令が与えられ、３レベルインバータ２内の各スイッチング素子のスイッチング動作が停止した時の電力変換装置１の別例による動作を図４に基づいて以下に説明する。
この場合も、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。この各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位を比較し、Ｖｕ０の電位が最も低い時はＳｕＭＨのみをオンする期間、Ｖｖ０の電位が最も低い時はＳｖＭＨのみをオンする期間、Ｖｗ０の電位が最も低い時はＳｗＭＨのみをオンする期間を設ける。これにより、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位と中間電圧端子ＶＭの電位とを比較してＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨがオンする期間を設ける場合と同様に、電力変換装置１の交流電流を不用意に流すことなく、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）の電圧を保持することが可能となる。また、中間電圧端子ＶＭの電位を検出するセンサ回路が不要であるため、回路の簡略化、低コスト化が更に促進できる。
この場合も、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。この各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位を比較し、Ｖｕ０の電位が最も低い時はＳｕＭＨのみをオンする期間、Ｖｖ０の電位が最も低い時はＳｖＭＨのみをオンする期間、Ｖｗ０の電位が最も低い時はＳｗＭＨのみをオンする期間を設ける。これにより、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位と中間電圧端子ＶＭの電位とを比較してＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨがオンする期間を設ける場合と同様に、電力変換装置１の交流電流を不用意に流すことなく、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）の電圧を保持することが可能となる。また、中間電圧端子ＶＭの電位を検出するセンサ回路が不要であるため、回路の簡略化、低コスト化が更に促進できる。
実施の形態２．
次に、この発明の実施の形態２による電力変換装置を図に基づいて説明する。
図５は、この発明の実施の形態２による電力変換装置の回路構成を示す図である。図５に示すように、電力変換装置１ａは、３レベルインバータ２ａと三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に供給する。
なお、この実施の形態２の電力変換装置１ａは、上記実施の形態１の電力変換装置１と比較して、３レベルインバータ２ａのスイッチ回路１０ａ〜１０ｃの構成、および各スイッチング素子を駆動するためのゲート駆動回路およびゲート駆動電源の構成が異なる。
次に、この発明の実施の形態２による電力変換装置を図に基づいて説明する。
図５は、この発明の実施の形態２による電力変換装置の回路構成を示す図である。図５に示すように、電力変換装置１ａは、３レベルインバータ２ａと三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に供給する。
なお、この実施の形態２の電力変換装置１ａは、上記実施の形態１の電力変換装置１と比較して、３レベルインバータ２ａのスイッチ回路１０ａ〜１０ｃの構成、および各スイッチング素子を駆動するためのゲート駆動回路およびゲート駆動電源の構成が異なる。
Ｕ相スイッチ回路１０ａ、Ｖ相スイッチ回路１０ｂ、Ｗ相スイッチ回路１０ｃは、各相のブリッジ回路（ＳｕＨ，ＳｕＬ）、（ＳｖＨ，ＳｖＬ）、（ＳｗＨ，ＳｗＬ）の交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０と中間電圧端子ＶＭとの間にそれぞれ接続される。
各相のスイッチ回路１０ａ、１０ｂ、１０ｃは、２個のＩＧＢＴから成るスイッチング素子（ＳｕＭＨ，ＳｕＭＬ）、（ＳｖＭＨ，ＳｖＭＬ）、（ＳｗＭＨ，ＳｗＭＬ）の第２の端子であるコレクタ電極端子同士を接続する逆直列接続により構成され、双方向特性を有する。
各相のスイッチ回路１０ａ、１０ｂ、１０ｃは、２個のＩＧＢＴから成るスイッチング素子（ＳｕＭＨ，ＳｕＭＬ）、（ＳｖＭＨ，ＳｖＭＬ）、（ＳｗＭＨ，ＳｗＭＬ）の第２の端子であるコレクタ電極端子同士を接続する逆直列接続により構成され、双方向特性を有する。
次に、３レベルインバータ２ａの各スイッチング素子を駆動するためのゲート駆動回路およびゲート駆動電源について説明する。
低圧側スイッチング素子であるＳｕＬ、ＳｖＬ、ＳｗＬのゲート駆動回路では、ゲート制御回路１０１、１０５、１０６とゲート駆動電源ＶｃｃＬとを有し、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬが、ゲート駆動電源ＶｃｃＬより供給される電圧を平滑化し、ＳｕＬ、ＳｖＬ、ＳｗＬを駆動するための低インピーダンスの電圧源として機能する。
スイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＬ、ＳｖＭＬ、ＳｗＭＬを駆動するためのゲート駆動回路１１ａ、１１ｂ、１１ｃは、ゲート制御回路１０３とゲート駆動電源ＶｃｃＭとを有し、コンデンサＣｕＭ、ＣｖＭ、ＣｗＭ（ＣｖＭ、ＣｗＭはＣｕＭに対応するＶ相、Ｗ相のコンデンサで図示せず）が、ゲート駆動電源ＶｃｃＭより供給される電圧を平滑化し、ＳｕＭＬ、ＳｖＭＬ、ＳｗＭＬを駆動するための低インピーダンスの電圧源として機能する。
低圧側スイッチング素子であるＳｕＬ、ＳｖＬ、ＳｗＬのゲート駆動回路では、ゲート制御回路１０１、１０５、１０６とゲート駆動電源ＶｃｃＬとを有し、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬが、ゲート駆動電源ＶｃｃＬより供給される電圧を平滑化し、ＳｕＬ、ＳｖＬ、ＳｗＬを駆動するための低インピーダンスの電圧源として機能する。
スイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＬ、ＳｖＭＬ、ＳｗＭＬを駆動するためのゲート駆動回路１１ａ、１１ｂ、１１ｃは、ゲート制御回路１０３とゲート駆動電源ＶｃｃＭとを有し、コンデンサＣｕＭ、ＣｖＭ、ＣｗＭ（ＣｖＭ、ＣｗＭはＣｕＭに対応するＶ相、Ｗ相のコンデンサで図示せず）が、ゲート駆動電源ＶｃｃＭより供給される電圧を平滑化し、ＳｕＭＬ、ＳｖＭＬ、ＳｗＭＬを駆動するための低インピーダンスの電圧源として機能する。
また、高圧側スイッチング素子であるＳｕＨ、ＳｖＨ、ＳｗＨとスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨとを駆動するためのゲート駆動回路１１ｄ、１１ｅ、１１ｆは、以下のように構成される。
Ｕ相のゲート駆動回路１１ｄは、ＳｕＨ、ＳｕＭＨを駆動するためのゲート制御回路１０４、１０２と、ＳｕＨ、ＳｕＭＨを駆動するための低インピーダンスの駆動電圧源として機能するコンデンサＣｕＨと、抵抗Ｒ１およびダイオードＤ１から成るブートストラップ回路１２とを有し、ＳｕＬのゲート駆動電源ＶｃｃＬに接続される。この場合、スイッチ回路１０ａ内のＳｕＭＨはエミッタ電極端子が交流出力端子Ｖｕ０に接続され、ＳｕＨとＳｕＭＨとは同じゲート駆動電圧源（コンデンサＣｕＨ）が用いられる。そして、ＳｕＬがオン状態の時に、ゲート駆動電源ＶｃｃＬからブートストラップ回路１２によりコンデンサＣｕＨに電力供給する。即ち、ＳｕＨ、ＳｕＭＨを駆動するためのゲート駆動電圧源（コンデンサＣｕＨ）は、ＳｕＬのゲート駆動電源ＶｃｃＬからブートストラップ回路１２により生成される。
Ｕ相のゲート駆動回路１１ｄは、ＳｕＨ、ＳｕＭＨを駆動するためのゲート制御回路１０４、１０２と、ＳｕＨ、ＳｕＭＨを駆動するための低インピーダンスの駆動電圧源として機能するコンデンサＣｕＨと、抵抗Ｒ１およびダイオードＤ１から成るブートストラップ回路１２とを有し、ＳｕＬのゲート駆動電源ＶｃｃＬに接続される。この場合、スイッチ回路１０ａ内のＳｕＭＨはエミッタ電極端子が交流出力端子Ｖｕ０に接続され、ＳｕＨとＳｕＭＨとは同じゲート駆動電圧源（コンデンサＣｕＨ）が用いられる。そして、ＳｕＬがオン状態の時に、ゲート駆動電源ＶｃｃＬからブートストラップ回路１２によりコンデンサＣｕＨに電力供給する。即ち、ＳｕＨ、ＳｕＭＨを駆動するためのゲート駆動電圧源（コンデンサＣｕＨ）は、ＳｕＬのゲート駆動電源ＶｃｃＬからブートストラップ回路１２により生成される。
具体的には、ＳｕＬがオンした時に、ＳｕＬとＳｕＭＨ、ＳｕＨとの各エミッタ電位がほぼ同じ電位となり、ゲート駆動電源ＶｃｃＬからコンデンサＣｕＬとコンデンサＣｕＨとの双方に電力供給する。この場合、以下の経路で電流が流れることで、コンデンサＣｕＬからコンデンサＣｕＨに電力供給される。
ＣｕＬ→Ｒ１→Ｄ１→ＣｕＨ→ＳｕＬ
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子ＳｕＨおよびスイッチ回路１０ａ内のＳｕＭＨを駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ１は電流制限抵抗である。ダイオードＤ１は、ＳｕＬがオフした時に、コンデンサＣｕＨとコンデンサＣｕＬが逆充電されるのを防止する。
ＣｕＬ→Ｒ１→Ｄ１→ＣｕＨ→ＳｕＬ
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子ＳｕＨおよびスイッチ回路１０ａ内のＳｕＭＨを駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ１は電流制限抵抗である。ダイオードＤ１は、ＳｕＬがオフした時に、コンデンサＣｕＨとコンデンサＣｕＬが逆充電されるのを防止する。
Ｖ相、Ｗ相のゲート駆動回路１１ｅ、１１ｆについても、Ｕ相のゲート駆動回路１１ｄと同様であり、ＳｖＨ、ＳｖＭＨ、ＳｗＨ、ＳｗＭＨのゲート駆動電圧源は、ゲート駆動電源ＶｃｃＬからブートストラップ回路１２により生成される。
３レベルインバータ２ａの通常時の動作は、上記実施の形態１で示した図２と同様である。例えばＵ相において、通常時の電力変換装置１の動作では、低圧側スイッチング素子ＳｕＬは１周期内にオンする期間があり、ＳｕＬのゲート駆動電源ＶｃｃＬからブートストラップ回路１２によりＳｕＨ、ＳｕＭＨのゲート駆動電圧源となるコンデンサＣｕＨに電力供給することができる。
電力変換装置１ａの起動時、コンデンサＣｕＨの電圧はゼロ、開閉器６はオフ状態である時は、ＳｕＨ、ＳｕＭＨ、ＳｕＭＬはオフ状態のまま、ＳｕＬをオン状態にすると、ブートストラップ回路１２によって、コンデンサＣｕＬからコンデンサＣｕＨに電力供給される。各相において同様に動作させると、３レベルインバータ２ａの各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位は、いずれも負極端子ＶＬと同電位となるため、Ｕ−Ｖ間電圧、Ｖ−Ｗ間電圧、Ｗ−Ｕ間電圧はいずれもゼロとなり、交流出力線や三相フィルタ回路３に電流を流さずに、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ（ＣｖＨ、ＣｗＨはＣｕＨに対応するＶ相、Ｗ相のコンデンサで図示せず）に電力供給することができる。
コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧が設定値以上になると、高圧側スイッチング素子（ＳｕＨ、ＳｖＨ、ＳｗＨ）およびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨをスイッチング動作することが可能となり、電力変換装置１ａは通常時の動作に移行する。
コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧が設定値以上になると、高圧側スイッチング素子（ＳｕＨ、ＳｖＨ、ＳｗＨ）およびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨをスイッチング動作することが可能となり、電力変換装置１ａは通常時の動作に移行する。
次に、何らかの異常で電力変換装置１ａの出力停止命令が与えられ、３レベルインバータ２ａ内の各スイッチング素子のスイッチング動作が停止した時に、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧を保持させる動作について、図６に基づいて以下に説明する。
この場合、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。この各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位を比較し、Ｖｕ０の電位が最も低い時はＳｕＬのみをオンする期間、Ｖｖ０の電位が最も低い時はＳｖＬのみをオンする期間、Ｖｗ０の電位が最も低い時はＳｗＬのみをオンする期間を設ける。これらの期間では、ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｕＬＨ、ＳｖＭＨ、ＳｖＬＨ、ＳｗＭＨ、ＳｗＬＨはオフ状態を継続する。これにより、ブートストラップ回路１２によって、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬからコンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給される。
この場合、開閉器６がオン状態で三相交流系統５が接続されているため、各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０には、三相交流系統５から電位が印加される。この各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位を比較し、Ｖｕ０の電位が最も低い時はＳｕＬのみをオンする期間、Ｖｖ０の電位が最も低い時はＳｖＬのみをオンする期間、Ｖｗ０の電位が最も低い時はＳｗＬのみをオンする期間を設ける。これらの期間では、ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｕＬＨ、ＳｖＭＨ、ＳｖＬＨ、ＳｗＭＨ、ＳｗＬＨはオフ状態を継続する。これにより、ブートストラップ回路１２によって、コンデンサＣｕＬ、ＣｖＬ、ＣｗＬからコンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給される。
ＳｕＬがオン状態の時は、Ｕ相交流出力端子Ｖｕ０と負極端子ＶＬとは、ほぼ同電位となる。同様に、ＳｖＬがオン状態の時は、Ｖ相交流出力端子Ｖｖ０と負極端子ＶＬとは、ほぼ同電位となり、ＳｗＬがオン状態の時は、Ｗ相交流出力端子Ｖｗ０と負極端子ＶＬとは、ほぼ同電位となる。その結果、負極端子ＶＬ、正極端子ＶＨ、中間電圧端子ＶＭの各電位には、出力電圧の周波数の６倍の成分の電圧脈動が発生する。電圧脈動によって、３レベルインバータ２ａの各相交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位が中間電圧端子ＶＭの電位よりも高くなる期間が発生するが、スイッチ回路１０ａ〜１０ｃ内のＳｕＭＬ、ＳｕＭＨ、ＳｖＭＬ、ＳｖＭＨ、ＳｗＭＬ、ＳｗＭＨがオフ状態のため、３レベルインバータ２ａの各相の交流出力線には、電流は流れない。
このように、電力変換装置１ａの出力が停止された状態で、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給することができる。このため、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧、即ち、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨを駆動するための駆動電圧ＶｃｃＵＨ、ＶｃｃＶＨ、ＶｃｃＷＨを、必要な電圧に保持することができる。
このように、電力変換装置１ａの出力が停止された状態で、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨに電力供給することができる。このため、コンデンサＣｕＨ、ＣｖＨ、ＣｗＨの電圧、即ち、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨを駆動するための駆動電圧ＶｃｃＵＨ、ＶｃｃＶＨ、ＶｃｃＷＨを、必要な電圧に保持することができる。
以上のように、この実施の形態では、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨは、自身に対するゲート駆動電源を持たず、低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬを駆動するためのゲート駆動電源ＶｃｃＬからブートストラップ回路１２を介した電力供給でゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を生成する。このため、ゲート駆動電源の個数を低減でき、２個のゲート駆動電源ＶｃｃＬ、ＶｃｃＭで１２個のスイッチング素子を駆動することができる。これにより、電力変換装置１ａの回路構成の簡略化が図れ、低コスト化が可能となる。
また、開閉器６がオフ状態で、低圧側スイッチング素子ＳｕＬ、ＳｖＬ、ＳｗＬのみがオンし他のスイッチング素子がオフ状態を継続する期間を設ける。このように電力変換装置１ａを制御することにより、電力変換装置１ａが起動時などに、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｖＭＨ、ＳｗＭＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を速やかに充電でき、駆動電圧を確保できる。
また、開閉器６がオン状態で、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨおよびスイッチ回路１０ａ、１０ｂ、１０ｃ内のＳｕＭＨ、ＳｕＬＨ、ＳｖＭＨ、ＳｖＬＨ、ＳｗＭＨ、ＳｗＬＨはオフ状態の時、三相交流系統５から各相に印加される電位を比較し、電位が最も低い相の低圧側スイッチング素子のみをオンする期間を設ける。このように電力変換装置１ａを制御することにより、電力変換装置１ａの各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の入力インピーダンスを高い状態で維持しつつ、ブートストラップ回路１２を動作させてゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）に電力供給できる。これにより、何らかの異常によって電力変換装置１ａが交流出力を停止した場合においても、電力変換装置１ａの交流電流を不用意に流すことなく、高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）の電圧を保持することが可能となる。
この場合、中間電圧端子ＶＭの電位を検出するセンサ回路が不要であるため、回路の簡略化、低コスト化が促進できる。
この場合、中間電圧端子ＶＭの電位を検出するセンサ回路が不要であるため、回路の簡略化、低コスト化が促進できる。
なお、３レベルインバータ２ａが単相で構成される場合は、交流出力端子に負荷側から印加される電位が中間電圧端子ＶＭの電位より低いときに、低圧側スイッチング素子のみをオンする期間を設ける。これにより、高圧側スイッチング素子のゲート駆動電圧源を同様に保持できる。
なお、上記実施の形態１、２では、電力変換装置１、１ａの交流側出力に接続される交流負荷として三相交流系統５を用いたが、交流電動機のように、電圧源と負荷インピーダンスで構成された三相負荷でも良く、同様の効果が得られる。
また、３レベルインバータ２、２ａを構成する各スイッチング素子をＩＧＢＴとして説明したが、ＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチング素子を用いても同様の効果が得られる。
さらに、スイッチ回路９ａ〜９ｃ、１０ａ〜１０ｃを双方向特性を有する１つのスイッチング素子で構成することもできる。
また、３レベルインバータ２、２ａを構成する各スイッチング素子をＩＧＢＴとして説明したが、ＭＯＳＦＥＴやバイポーラトランジスタ等の半導体スイッチング素子を用いても同様の効果が得られる。
さらに、スイッチ回路９ａ〜９ｃ、１０ａ〜１０ｃを双方向特性を有する１つのスイッチング素子で構成することもできる。
実施の形態３．
次に、この発明の実施の形態３による電力変換装置を図に基づいて説明する。
図７は、この発明の実施の形態３による電力変換装置の回路構成を示す図である。図７に示すように、電力変換装置１ｂは、３レベルインバータ２と各相の単相インバータ２０ａ〜２０ｃと三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に供給する。
なお、この実施の形態３の電力変換装置１ｂは、上記実施の形態１の電力変換装置１の３レベルインバータ２と三相フィルタ３との間に、単相インバータ２０ａ、２０ｂ、２０ｃが設けられたものである。
次に、この発明の実施の形態３による電力変換装置を図に基づいて説明する。
図７は、この発明の実施の形態３による電力変換装置の回路構成を示す図である。図７に示すように、電力変換装置１ｂは、３レベルインバータ２と各相の単相インバータ２０ａ〜２０ｃと三相フィルタ３とを備え、直流電源４からの直流電力を交流電力に変換して、開閉器６を介して交流負荷としての三相交流系統５に供給する。
なお、この実施の形態３の電力変換装置１ｂは、上記実施の形態１の電力変換装置１の３レベルインバータ２と三相フィルタ３との間に、単相インバータ２０ａ、２０ｂ、２０ｃが設けられたものである。
各単相インバータ２０ａ、２０ｂ、２０ｃの主回路構成について以下に説明する。
Ｕ相の単相インバータ２０ａは、４個のスイッチング素子として、ダイオードが逆並列接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｓｕ１〜Ｓｕ４（以下、単にＳｕ１〜Ｓｕ４と記載する）とコンデンサＣｕとを備える。Ｓ１ｕ、Ｓｕ２およびＳｕ３、Ｓｕ４はそれぞれ直列接続され、低圧側のＳｕ２、Ｓｕ４の各ソース電極をコンデンサＣｕの低圧側端子に、高圧側のＳｕ１、Ｓｕ３の各ドレイン電極をコンデンサＣｕの高圧側端子に接続し、フルブリッジインバータを構成している。なお、Ｖ相、Ｗ相の単相インバータ２０ｂ、２０ｃの主回路構成も同様である。
Ｕ相の単相インバータ２０ａは、４個のスイッチング素子として、ダイオードが逆並列接続されたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｓｕ１〜Ｓｕ４（以下、単にＳｕ１〜Ｓｕ４と記載する）とコンデンサＣｕとを備える。Ｓ１ｕ、Ｓｕ２およびＳｕ３、Ｓｕ４はそれぞれ直列接続され、低圧側のＳｕ２、Ｓｕ４の各ソース電極をコンデンサＣｕの低圧側端子に、高圧側のＳｕ１、Ｓｕ３の各ドレイン電極をコンデンサＣｕの高圧側端子に接続し、フルブリッジインバータを構成している。なお、Ｖ相、Ｗ相の単相インバータ２０ｂ、２０ｃの主回路構成も同様である。
また、各単相インバータ２０ａ、２０ｂ、２０ｃの交流出力端子の一方を、３レベルインバータ２の各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０と接続し、他方の交流出力端子Ｖｕ１、Ｖｖ１、Ｖｗ１は三相フィルタ３と開閉器６を介して、三相交流系統５に接続される。
これにより、３レベルインバータ２の出力電圧と単相インバータ２０ａ、２０ｂ、２０ｃの出力電圧の合計電圧が、三相交流電圧として三相交流系統５に供給される。
これにより、３レベルインバータ２の出力電圧と単相インバータ２０ａ、２０ｂ、２０ｃの出力電圧の合計電圧が、三相交流電圧として三相交流系統５に供給される。
次に、動作について説明する。図８は、この発明の実施の形態３による電力変換装置１ｂのＵ相部分の全体動作説明図である。なお、Ｖ相、Ｗ相についても同様であるため、説明を省略する。
３レベルインバータ２は、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）が第１の設定値Ｖｔｈｐ（＞０）よりも大きい時に、ＳｕＨとＳｕＭＬをオン、ＳｕＬとＳｕＭＨをオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に正の電圧ＶＣＨを出力する。また、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）が第２の設定値Ｖｔｈｎ（＜０）よりも小さい時に、ＳｕＬとＳｕＭＨをオン、ＳｕＨとＳｕＭＬをオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に負の電圧（−ＶＣＬ）を出力する。Ｕ相電圧指令値Ｖｕ（ｒｅｆ）がＶｔｈｎ〜Ｖｔｈｐの時は、ＳｕＨとＳｕＬはオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間にゼロ電圧を出力する。ＳｕＭＨはＳｕＨがオフした後、デッドタイムＴｄ経過後にオンし、ＳｕＭＬはＳｕＬがオフした後、デッドタイムＴｄ経過後にオンする。
３レベルインバータ２は、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）が第１の設定値Ｖｔｈｐ（＞０）よりも大きい時に、ＳｕＨとＳｕＭＬをオン、ＳｕＬとＳｕＭＨをオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に正の電圧ＶＣＨを出力する。また、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）が第２の設定値Ｖｔｈｎ（＜０）よりも小さい時に、ＳｕＬとＳｕＭＨをオン、ＳｕＨとＳｕＭＬをオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間に負の電圧（−ＶＣＬ）を出力する。Ｕ相電圧指令値Ｖｕ（ｒｅｆ）がＶｔｈｎ〜Ｖｔｈｐの時は、ＳｕＨとＳｕＬはオフすることで、交流出力端子Ｖｕ０−中間電圧端子ＶＭ間にゼロ電圧を出力する。ＳｕＭＨはＳｕＨがオフした後、デッドタイムＴｄ経過後にオンし、ＳｕＭＬはＳｕＬがオフした後、デッドタイムＴｄ経過後にオンする。
このように、３レベルインバータ２のＵ相の出力電圧Ｖｕｍは、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）の周波数に同期した、正の電圧ＶＣＨ、ゼロ電圧、負の電圧（−ＶＣＬ）の３種類の電圧を出力する。電力変換装置１ｂを力率１で運転すると、３レベルインバータ２のＵ相は、Ｕ相を流れる電流の半周期に対して、半周期内央部を含む所定のパルス幅の１パルス電圧を、電流極性と同極性で出力することになる。ここで、電圧ＶＣＨはコンデンサＣＨの端子間電圧、電圧ＶＣＬはコンデンサＣＬの端子間電圧である。第１、第２の設定値Ｖｔｈｐ、Ｖｔｈｎは、３レベルインバータ２のコンデンサ電圧ＶＣＨ、ＶＣＬや、Ｕ相電圧指令値Ｖｕ（ｒｅｆ）、及び、単相インバータ２０ａのコンデンサＣｕの電圧ＶＣＵに応じて決定される。なお、単相インバータ２０ａのコンデンサＣｕの電圧ＶＣＵは、コンデンサＣＨ、ＣＬの各端子間電圧ＶＣＨ、ＶＣＬより小さい電圧とする。
単相インバータ２０ａは、Ｓｕ２とＳｕ３がオン、Ｓｕ１とＳｕ４がオフすることで、単相インバータ２０ａの交流出力端子間（Ｖｕ１−Ｖｕ０間）に正の電圧ＶＣＵを出力する。また、Ｓｕ１とＳｕ４がオン、Ｓｕ２とＳｕ３がオフすることで、交流出力端子間（Ｖｕ１−Ｖｕ０間）に負の電圧（−ＶＣＵ）を出力する。Ｓｕ１とＳｕ３がオンでＳｕ２とＳｕ４がオフの時や、Ｓｕ２とＳｕ４がオンでＳｕ１とＳｕ３がオフの時はゼロ電圧を出力する。このように、単相インバータ２０ａの出力電圧Ｖｕｓは、正の電圧ＶＣＵ、ゼロ電圧、負の電圧（−ＶＣＵ）の３種類の電圧を出力する。
単相インバータ２０ａは、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）と３レベルインバータ２の出力電圧Ｖｕｍとの差電圧を補うように動作させるため、単相インバータ２０ａの電圧指令値Ｖｕｓ（ｒｅｆ）は、以下の式（１）で表される。
Ｖｕｓ（ｒｅｆ）＝Ｖｕ（ｒｅｆ）−Ｖｕｍ ・・・式（１）
また、単相インバータ２０ａは、電圧指令値Ｖｕｓ（ｒｅｆ）とコンデンサ電圧ＶＣＵに応じてＰＷＭ制御を行い、Ｓｕ１〜Ｓｕ４をスイッチング動作させることで、電圧Ｖｕｓを出力する。
Ｖｕｓ（ｒｅｆ）＝Ｖｕ（ｒｅｆ）−Ｖｕｍ ・・・式（１）
また、単相インバータ２０ａは、電圧指令値Ｖｕｓ（ｒｅｆ）とコンデンサ電圧ＶＣＵに応じてＰＷＭ制御を行い、Ｓｕ１〜Ｓｕ４をスイッチング動作させることで、電圧Ｖｕｓを出力する。
そして、３レベルインバータ２のＵ相の出力電圧Ｖｕｍと単相インバータ２０ａの出力電圧Ｖｕｓとの合計電圧Ｖｕ１が、三相フィルタ３に入力され、三相フィルタ３の出力として、Ｕ端子−中間電圧端子ＶＭ間には、高調波成分が除去された正弦波電圧Ｖｕが出力される。
Ｖ相、Ｗ相についても、各相の電圧指令値に応じた電圧を出力することで、電力変換装置１ｂのＵ端子、Ｖ端子、Ｗ端子には三相交流電圧が出力される。
Ｖ相、Ｗ相についても、各相の電圧指令値に応じた電圧を出力することで、電力変換装置１ｂのＵ端子、Ｖ端子、Ｗ端子には三相交流電圧が出力される。
次に、３レベルインバータ２内のスイッチング素子（ＳｕＨ、ＳｕＬ、ＳｕＭＬ、ＳｕＭＨ）に流れる電流波形について説明する。交流出力の力率は１とする。なお、この場合もＵ相のみについて説明するが、Ｖ相、Ｗ相についても同様である。
図８に示すように、電圧、電流極性が正である０〜π（ｔ０〜ｔ３）において、ｔ０〜ｔ１の期間と、ｔ２〜ｔ３の期間は、ＳｕＨとＳｕＬが共にオフのため、ＳｕＭＬのＩＧＢＴとＳｕＭＨのダイオードに電流が流れる。電流が流れる半導体素子数は１相あたり２個となるが、電流値は小さいため、この期間の導通損失は比較的小さくなる。ｔ１〜ｔ２の期間は、ＳｕＨがオンとなるため、ＳｕＨのＩＧＢＴのみ電流が流れる。この期間は、電流半周期の内央部を含む期間であり電流値は大きくなるが、電流が流れる半導体素子数は１相あたり１個でＳｕＨのみになるため、この期間の導通損失は最小限に抑えられる。
図８に示すように、電圧、電流極性が正である０〜π（ｔ０〜ｔ３）において、ｔ０〜ｔ１の期間と、ｔ２〜ｔ３の期間は、ＳｕＨとＳｕＬが共にオフのため、ＳｕＭＬのＩＧＢＴとＳｕＭＨのダイオードに電流が流れる。電流が流れる半導体素子数は１相あたり２個となるが、電流値は小さいため、この期間の導通損失は比較的小さくなる。ｔ１〜ｔ２の期間は、ＳｕＨがオンとなるため、ＳｕＨのＩＧＢＴのみ電流が流れる。この期間は、電流半周期の内央部を含む期間であり電流値は大きくなるが、電流が流れる半導体素子数は１相あたり１個でＳｕＨのみになるため、この期間の導通損失は最小限に抑えられる。
電圧、電流極性が負であるπ〜２π（ｔ３〜ｔ６）において、ｔ３〜ｔ４の期間と、ｔ５〜ｔ６の期間は、ＳｕＨとＳｕＬが共にオフのため、ＳｕＭＬのダイオードとＳｕＭＨのＩＧＢＴに電流が流れる。電流が流れる半導体素子数は１相あたり２個となるが、電流値は小さいため、この期間の導通損失は比較的小さくなる。ｔ４〜ｔ５の期間は、ＳｕＬがオンとなるため、ＳｕＬのＩＧＢＴのみ電流が流れる。この期間は、電流半周期の内央部を含む期間であり電流値は大きくなるが、電流が流れる半導体素子数は１相あたり１個でＳｕＬのみになるため、この期間の導通損失は最小限に抑えられる。
次に、３レベルインバータ２内のスイッチング素子（ＳｕＨ、ＳｕＬ、ＳｕＭＬ、ＳｕＭＨ）がスイッチングする時に発生するサージ電圧について説明する。ＳｕＨがスイッチングする時、寄生インダクタンスＬｕＨと電流変化率との積に比例したサージ電圧がＳｕＨに印加される。この場合の寄生インダクタンスＬｕＨは、半導体素子３個（ＳｕＨ、ＳｕＭＨ、ＳｕＭＬ）とコンデンサＣＨ、及び、それらを接続する配線の寄生インダクタンスの総和となる。
この実施の形態では、電力変換装置１ｂのＵ相が、Ｕ相ブリッジ回路（ＳｕＨ，ＳｕＬ）と双方向特性を有するＵ相スイッチ回路（ＳｕＭＨ，ＳｕＭＬ）９ａとを備えるため、従来から広く用いられている中性点クランプ式の３レベルインバータに比べてサージ電圧に寄与する配線経路が増加し、寄生インダクタンスＬｕＨが大きくなりやすい。寄生インダクタンスが大きくなると、サージ電圧を素子耐圧以下にするために電流変化率を下げる必要があり、また一般に、電流変化率を下げるとスイッチング損失が増加するものである。しかしながら、３レベルインバータ２は、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）の周波数に同期した低周波スイッチングにより電圧を出力するため、３レベルインバータ２内のスイッチング素子（ＳｕＨ、ＳｕＬ、ＳｕＭＬ、ＳｕＭＨ）のスイッチング回数は少なくて済み、スイッチング損失の増大は無視できる。
この実施の形態では、電力変換装置１ｂのＵ相が、Ｕ相ブリッジ回路（ＳｕＨ，ＳｕＬ）と双方向特性を有するＵ相スイッチ回路（ＳｕＭＨ，ＳｕＭＬ）９ａとを備えるため、従来から広く用いられている中性点クランプ式の３レベルインバータに比べてサージ電圧に寄与する配線経路が増加し、寄生インダクタンスＬｕＨが大きくなりやすい。寄生インダクタンスが大きくなると、サージ電圧を素子耐圧以下にするために電流変化率を下げる必要があり、また一般に、電流変化率を下げるとスイッチング損失が増加するものである。しかしながら、３レベルインバータ２は、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）の周波数に同期した低周波スイッチングにより電圧を出力するため、３レベルインバータ２内のスイッチング素子（ＳｕＨ、ＳｕＬ、ＳｕＭＬ、ＳｕＭＨ）のスイッチング回数は少なくて済み、スイッチング損失の増大は無視できる。
次に、電力変換装置１ｂ内の３レベルインバータ２および単相インバータ２０ａ〜２０ｃの各スイッチング素子を駆動するためのゲート駆動回路およびゲート駆動電源について説明する。
３レベルインバータ２については、上記実施の形態１と同様であるため、スイッチ回路９ａ〜９ｃ内のスイッチング素子のゲート駆動電源ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭからブートストラップ回路７を介した電力供給で高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を生成する。このため、４個のゲート駆動電源ＶｃｃＬ、ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭで１２個のスイッチング素子を駆動することができる。
３レベルインバータ２については、上記実施の形態１と同様であるため、スイッチ回路９ａ〜９ｃ内のスイッチング素子のゲート駆動電源ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭからブートストラップ回路７を介した電力供給で高圧側スイッチング素子ＳｕＨ、ＳｖＨ、ＳｗＨのゲート駆動電圧源（コンデンサＣｕＨ、ＣｖＨ、ＣｗＨ）を生成する。このため、４個のゲート駆動電源ＶｃｃＬ、ＶｃｃＵＭ、ＶｃｃＶＭ、ＶｃｃＷＭで１２個のスイッチング素子を駆動することができる。
図９は、単相インバータ２０ａの詳細回路構成を示す図である。以下、Ｕ相の単相インバータ２０ａについて説明するが、Ｖ相、Ｗ相についても同様である。
単相インバータ２０ａは、各スイッチング素子Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４を駆動するためのゲート駆動回路２１ａおよび低圧側のＳｕ２、Ｓｕ４を駆動するための第２のゲート駆動電源としてのゲート駆動電源ＶｃｃＵＳを備える。ゲート駆動回路２１ａは、ゲート制御回路１１１〜１１４と、コンデンサＣｕＳ１〜ＳｕＳ３と、抵抗Ｒ２、Ｒ３およびダイオードＤ２、Ｄ３から成るブートストラップ回路２２ａ、２２ｂとを有する。
コンデンサＣｕＳ２は、ゲート駆動電源ＶｃｃＵＳより供給される電圧を平滑化し、Ｓｕ２、Ｓｕ４を駆動するための低インピーダンスの電圧源として機能する。そして、Ｓｕ２がオン状態の時に、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａによりコンデンサＣｕＳ１に電力供給する。即ち、Ｓｕ１を駆動するためのゲート駆動電圧源（コンデンサＣｕＳ１）は、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａにより生成される。また、Ｓｕ４がオン状態の時に、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ｂによりコンデンサＣｕＳ３に電力供給する。即ち、Ｓｕ３を駆動するためのゲート駆動電圧源（コンデンサＣｕＳ３）は、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ｂにより生成される。
単相インバータ２０ａは、各スイッチング素子Ｓｕ１、Ｓｕ２、Ｓｕ３、Ｓｕ４を駆動するためのゲート駆動回路２１ａおよび低圧側のＳｕ２、Ｓｕ４を駆動するための第２のゲート駆動電源としてのゲート駆動電源ＶｃｃＵＳを備える。ゲート駆動回路２１ａは、ゲート制御回路１１１〜１１４と、コンデンサＣｕＳ１〜ＳｕＳ３と、抵抗Ｒ２、Ｒ３およびダイオードＤ２、Ｄ３から成るブートストラップ回路２２ａ、２２ｂとを有する。
コンデンサＣｕＳ２は、ゲート駆動電源ＶｃｃＵＳより供給される電圧を平滑化し、Ｓｕ２、Ｓｕ４を駆動するための低インピーダンスの電圧源として機能する。そして、Ｓｕ２がオン状態の時に、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａによりコンデンサＣｕＳ１に電力供給する。即ち、Ｓｕ１を駆動するためのゲート駆動電圧源（コンデンサＣｕＳ１）は、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａにより生成される。また、Ｓｕ４がオン状態の時に、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ｂによりコンデンサＣｕＳ３に電力供給する。即ち、Ｓｕ３を駆動するためのゲート駆動電圧源（コンデンサＣｕＳ３）は、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ｂにより生成される。
具体的には、Ｓｕ２がオン、Ｓｕ１がオフした時に、Ｓｕ１、Ｓｕ２の各ソース電位がほぼ同じ電位となり、ゲート駆動電源ＶｃｃＬからコンデンサＣｕＳ１、ＣｕＳ２に電力供給する。また、Ｓｕ４がオン、Ｓｕ３がオフした時に、Ｓｕ３、Ｓｕ４の各ソース電位がほぼ同じ電位となり、ゲート駆動電源ＶｃｃＬからコンデンサＣｕＳ３、ＣｕＳ２に電力供給する。この場合、以下の経路で電流が流れることで、コンデンサＣｕＳ２からコンデンサＣｕＳ１、ＣｕＳ３に電力供給される。
ＣｕＳ２→Ｒ２→Ｄ２→ＣｕＳ１→Ｓｕ２
ＣｕＳ２→Ｒ３→Ｄ３→ＣｕＳ３→Ｓｕ４
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子Ｓｕ１、Ｓｕ３を駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ２、Ｒ３は電流制限抵抗である。ダイオードＤ２、Ｄ３は、Ｓｕ２、Ｓｕ４がオフした時に、コンデンサＣｕＳ１とコンデンサＣｕＳ３が逆充電されるのを防止する。
ＣｕＳ２→Ｒ２→Ｄ２→ＣｕＳ１→Ｓｕ２
ＣｕＳ２→Ｒ３→Ｄ３→ＣｕＳ３→Ｓｕ４
これにより、自身のゲート駆動電源を持たない高圧側スイッチング素子Ｓｕ１、Ｓｕ３を駆動するための駆動電圧が確保できる。
なお、抵抗Ｒ２、Ｒ３は電流制限抵抗である。ダイオードＤ２、Ｄ３は、Ｓｕ２、Ｓｕ４がオフした時に、コンデンサＣｕＳ１とコンデンサＣｕＳ３が逆充電されるのを防止する。
電力変換装置１ｂが通常動作をしている場合、単相インバータ２０ａ内のＳｕ１〜Ｓｕ４はオン／オフ制御され、Ｓｕ２、Ｓｕ４がオンした時に、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａ、２２ｂによりＳｕ１、Ｓｕ３のゲート駆動電圧源となるコンデンサＣｕＳ１、ＣｕＳ３に電力供給することができる。
電力変換装置１ｂの起動時等、開閉器６がオフ状態である時は、単相インバータ２０ａ内の低圧側のＳｕ２、Ｓｕ４をオン状態に、高圧側のＳｕ１、Ｓｕ３をオフ状態に固定する。これによりゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａ、２２ｂによりコンデンサＣｕＳ１、ＣｕＳ３に電力供給される。これにより、Ｓｕ１、Ｓｕ３のゲート駆動電圧源（コンデンサＣｕＳ１、ＣｕＳ３）を充電でき、Ｓｕ１〜Ｓｕ４はスイッチング動作することが可能となる。
また、何らかの異常で電力変換装置１ｂの出力停止命令が与えられ、開閉器６がオン状態で、各スイッチング素子のスイッチング動作が停止した時も、単相インバータ２０ａ内の低圧側のＳｕ２、Ｓｕ４をオン状態に、高圧側のＳｕ１、Ｓｕ３をオフ状態に固定する。この場合も、ゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａ、２２ｂによりコンデンサＣｕＳ１、ＣｕＳ３に電力供給され、Ｓｕ１、Ｓｕ３のゲート駆動電圧源（コンデンサＣｕＳ１、ＣｕＳ３）の電圧を保持することが可能となる。
また、この状態では、単相インバータ２０ａの出力電圧（Ｖｕ０−Ｖｕ１間電圧）はゼロとなるため、３レベルインバータ２の交流出力端子Ｖｕ０の電位と三相交流系統５のＵ相電圧Ｖｕはほぼ同じとなる。
上記実施の形態１で示したように、３レベルインバータ２では、開閉器６がオン状態で出力停止する場合、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位に基づいて制御したが、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位と三相交流系統５の電圧Ｖｕ、Ｖｖ、Ｖｗはほぼ同じであるため、三相交流系統５の電圧Ｖｕ、Ｖｖ、Ｖｗに基づいて上記実施の形態１と同様に制御することができる。
また、この状態では、単相インバータ２０ａの出力電圧（Ｖｕ０−Ｖｕ１間電圧）はゼロとなるため、３レベルインバータ２の交流出力端子Ｖｕ０の電位と三相交流系統５のＵ相電圧Ｖｕはほぼ同じとなる。
上記実施の形態１で示したように、３レベルインバータ２では、開閉器６がオン状態で出力停止する場合、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位に基づいて制御したが、各交流出力端子Ｖｕ０、Ｖｖ０、Ｖｗ０の電位と三相交流系統５の電圧Ｖｕ、Ｖｖ、Ｖｗはほぼ同じであるため、三相交流系統５の電圧Ｖｕ、Ｖｖ、Ｖｗに基づいて上記実施の形態１と同様に制御することができる。
以上のように、この実施の形態では、電流値が大きい期間に３レベルインバータ２内で電流が流れる半導体素子の数を、１相あたり１個のみにできるため、導通損失を低減でき電力変換効率を向上できる。また、電力変換効率の向上により二酸化炭素排出量の削減や、冷却器の簡素化による低コスト化や小型化が可能となる。
また、各相のスイッチ回路９ａ〜９ｃを電流が流れる期間は、電流値が比較的小さいため、各相のスイッチ回路９ａ〜９ｃを構成するスイッチング素子ＳｕＭＨ，ＳｕＭＬ、ＳｖＭＨ，ＳｖＭＬ、ＳｗＭＨ，ＳｗＭＬに電流定格の小さな素子を使用することができ、低コスト化や小型化が可能となる。
また、単相インバータ２０ａは、ＰＷＭ制御により、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）と３レベルインバータ２の出力電圧Ｖｕｍとの差電圧を補うように電圧を出力するため、電力変換装置１ｂの出力電圧に含まれる高調波成分が低減できる。また、比較的大きな電圧によるスイッチング動作をする３レベルインバータ２のスイッチング回数は少なく、単相インバータ２０ａについては、ＰＷＭ制御により高周波スイッチングするものであるが、比較的小さな電圧によるスイッチングであるため、３レベルインバータ２、単相インバータ２０ａの双方ともスイッチング損失の増大は抑制される。
また、各相のスイッチ回路９ａ〜９ｃを電流が流れる期間は、電流値が比較的小さいため、各相のスイッチ回路９ａ〜９ｃを構成するスイッチング素子ＳｕＭＨ，ＳｕＭＬ、ＳｖＭＨ，ＳｖＭＬ、ＳｗＭＨ，ＳｗＭＬに電流定格の小さな素子を使用することができ、低コスト化や小型化が可能となる。
また、単相インバータ２０ａは、ＰＷＭ制御により、電力変換装置１ｂのＵ相電圧指令値Ｖｕ（ｒｅｆ）と３レベルインバータ２の出力電圧Ｖｕｍとの差電圧を補うように電圧を出力するため、電力変換装置１ｂの出力電圧に含まれる高調波成分が低減できる。また、比較的大きな電圧によるスイッチング動作をする３レベルインバータ２のスイッチング回数は少なく、単相インバータ２０ａについては、ＰＷＭ制御により高周波スイッチングするものであるが、比較的小さな電圧によるスイッチングであるため、３レベルインバータ２、単相インバータ２０ａの双方ともスイッチング損失の増大は抑制される。
また、単相インバータ２０ａにおいて、高圧側のＳｕ１、Ｓｕ３を駆動するためのゲート駆動電圧源（コンデンサＣｕＳ１、ＣｕＳ３）は、低圧側のＳｕ２、Ｓｕ４を駆動するためのゲート駆動電源ＶｃｃＵＳからブートストラップ回路２２ａ、２２ｂにより生成するようにしたため、ゲート駆動電源の個数を低減できる。３レベルインバータ２においても、上記実施の形態１と同様にゲート駆動電源の個数を低減できる。これにより、電力変換装置１ｂは、電力変換効率が向上し、簡略で低コスト化の促進した装置構成が実現できる。
なお、上記実施の形態３では、各相毎に１つの単相インバータ２０ａ、２０ｂ、２０ｃを備えるものとしたが、各相毎に複数の単相インバータを３レベルインバータ２に直列接続しても良い。
また、３レベルインバータ２は、電流半周期に対して１パルス電圧を出力するものとしたが、１パルス電圧の両側に、該１パルス電圧に連続してＰＷＭ制御による電圧を出力させても良い。これにより、単相インバータ２０ａ、２０ｂ、２０ｃの直流電圧を低減することができる。
また、３レベルインバータ２は、電流半周期に対して１パルス電圧を出力するものとしたが、１パルス電圧の両側に、該１パルス電圧に連続してＰＷＭ制御による電圧を出力させても良い。これにより、単相インバータ２０ａ、２０ｂ、２０ｃの直流電圧を低減することができる。
また、上記実施の形態３では、上記実施の形態１で示した３レベルインバータ２を用いたが、図１０に示す電力変換装置１ｃのように、上記実施の形態２で示した３レベルインバータ２ａを用いても良く、同様の効果を有する。
また、上記各実施の形態において、電力変換装置１、１ａ〜１ｃの通常時の制御モードと異常時および起動時の制御モードとを記憶し、動作状態に応じて制御モードを切り換えて用いることで、各スイッチング素子の駆動電圧が容易で確実に確保できる。
上記各実施の形態では、電力変換装置１、１ａ〜１ｃを三相電力変換装置として説明したが、単相あるいは、その他の複数相であっても良い。
１，１ａ〜１ｃ 電力変換装置、２，２ａ ３レベルインバータ、４ 直流電源、
５ 交流負荷としての三相交流系統、７ ブートストラップ回路、
９ａ〜９ｃ スイッチ回路、１０ａ〜１０ｃ スイッチ回路、
１２ ブートストラップ回路、２０ａ〜２０ｃ 単相インバータ、
２２ａ，２２ｂ 第２のブートストラップ回路、
（ＳｕＨ，ＳｕＬ） Ｕ相ブリッジ回路、（ＳｖＨ，ＳｖＬ） Ｖ相ブリッジ回路、
（ＳｗＨ，ＳｗＬ） Ｗ相ブリッジ回路、
ＳｕＨ，ＳｖＨ，ＳｗＨ 高圧側スイッチング素子、
ＳｕＬ，ＳｖＬ，ＳｗＬ 低圧側スイッチング素子、
Ｓｕ１，Ｓｕ３，Ｓｖ１，Ｓｖ３，Ｓｗ１，Ｓｗ３ 高圧側スイッチング素子、
Ｓｕ２，Ｓｕ４，Ｓｖ２，Ｓｖ４，Ｓｗ２，Ｓｗ４ 低圧側スイッチング素子、
ＣｕＨ，ＣｕＳ１，ＣｕＳ３ 駆動電圧源、
ＶｃｃＬ，ＶｃｃＵＭ，ＶｃｃＶＭ，ＶｃｃＷＭ ゲート駆動電源、
ＶｃｃＵＳ 第２のゲート駆動電源、
ＶＨ 正極端子、ＶＬ 負極端子、ＶＭ 中間電圧端子、
Ｖｕ０，Ｖｖ０，Ｖｗ０ 交流出力端子。
５ 交流負荷としての三相交流系統、７ ブートストラップ回路、
９ａ〜９ｃ スイッチ回路、１０ａ〜１０ｃ スイッチ回路、
１２ ブートストラップ回路、２０ａ〜２０ｃ 単相インバータ、
２２ａ，２２ｂ 第２のブートストラップ回路、
（ＳｕＨ，ＳｕＬ） Ｕ相ブリッジ回路、（ＳｖＨ，ＳｖＬ） Ｖ相ブリッジ回路、
（ＳｗＨ，ＳｗＬ） Ｗ相ブリッジ回路、
ＳｕＨ，ＳｖＨ，ＳｗＨ 高圧側スイッチング素子、
ＳｕＬ，ＳｖＬ，ＳｗＬ 低圧側スイッチング素子、
Ｓｕ１，Ｓｕ３，Ｓｖ１，Ｓｖ３，Ｓｗ１，Ｓｗ３ 高圧側スイッチング素子、
Ｓｕ２，Ｓｕ４，Ｓｖ２，Ｓｖ４，Ｓｗ２，Ｓｗ４ 低圧側スイッチング素子、
ＣｕＨ，ＣｕＳ１，ＣｕＳ３ 駆動電圧源、
ＶｃｃＬ，ＶｃｃＵＭ，ＶｃｃＶＭ，ＶｃｃＷＭ ゲート駆動電源、
ＶｃｃＵＳ 第２のゲート駆動電源、
ＶＨ 正極端子、ＶＬ 負極端子、ＶＭ 中間電圧端子、
Ｖｕ０，Ｖｖ０，Ｖｗ０ 交流出力端子。
Claims (12)
- 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記スイッチ回路内の上記スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記スイッチ回路内の所定のスイッチング素子がオン状態の時に、該スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記ブリッジ回路の交流出力端子が開放状態で、上記高圧側スイッチング素子および上記低圧側スイッチング素子がオフ状態の時、上記スイッチ回路内の上記所定のスイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記スイッチ回路内の上記スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記スイッチ回路内の所定のスイッチング素子がオン状態の時に、該スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記高圧側スイッチング素子および上記低圧側スイッチング素子がオフ状態の時、上記交流出力端子に交流負荷から印加される電位が上記直流電源の中間電位よりも低い時に、上記スイッチ回路内の上記所定のスイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記スイッチ回路内の上記スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記スイッチ回路内の所定のスイッチング素子がオン状態の時に、該スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記ブリッジ回路を複数個備え、上記高圧側スイッチング素子および上記低圧側スイッチング素子がオフ状態の時、上記各ブリッジ回路の上記交流出力端子に交流負荷から印加される電位が全ての交流出力端子の中で最低である時に、当該交流出力端子に接続される上記スイッチ回路内の上記所定のスイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 上記スイッチ回路内の上記スイッチング素子は、ゲート端子と主電流が入出力される第１および第２の端子とを有して、上記ゲート端子と上記第１の端子との間の電圧に応じて主電流が変化する電圧駆動形半導体スイッチング素子であり、２個の該スイッチング素子を上記第１の端子同士を接続する逆直列接続により上記スイッチ回路を構成したことを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
- 上記スイッチ回路内の上記所定のスイッチング素子は、上記第２の端子が上記交流出力端子に接続されることを特徴とする請求項４に記載の電力変換装置。
- 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記低圧側スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子および上記スイッチ回路内の所定のスイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記低圧側スイッチング素子がオン状態の時に、該低圧側スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記ブリッジ回路の交流出力端子が開放状態で、上記高圧側スイッチング素子および上記スイッチ回路内のスイッチング素子がオフ状態の時、上記低圧側スイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記低圧側スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子および上記スイッチ回路内の所定のスイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記低圧側スイッチング素子がオン状態の時に、該低圧側スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記ブリッジ回路を複数個備え、上記高圧側スイッチング素子および上記スイッチ回路内のスイッチング素子がオフ状態の時、上記各ブリッジ回路の上記交流出力端子に交流負荷から印加される電位が全ての交流出力端子の中で最低である時に、当該交流出力端子に接続される上記低圧側スイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 直列接続された高圧側スイッチング素子および低圧側スイッチング素子から成り、直流電源の正負端子間に接続された１あるいは複数個のブリッジ回路と、上記高圧側スイッチング素子および上記低圧側スイッチング素子の接続点である上記各ブリッジ回路の交流出力端子と上記直流電源の中間電位点との間にそれぞれ接続され、１以上のスイッチング素子から成り双方向特性を有するスイッチ回路とを有する３レベルインバータを備えた電力変換装置において、
上記低圧側スイッチング素子を駆動するためのゲート駆動電源と、
上記ゲート駆動電源からの電力供給により上記高圧側スイッチング素子および上記スイッチ回路内の所定のスイッチング素子を駆動するための駆動電圧源を生成するブートストラップ回路とを備え、
上記ブートストラップ回路は、上記低圧側スイッチング素子がオン状態の時に、該低圧側スイッチング素子を介して上記ゲート駆動電源から上記駆動電圧源に電力供給するものであり、
上記ブリッジ回路を１個のみ備え、上記高圧側スイッチング素子および上記スイッチ回路内のスイッチング素子がオフ状態の時、上記交流出力端子に交流負荷から印加される電位が上記直流電源の中間電位よりも低い時に、上記低圧側スイッチング素子がオンする期間を設けることを特徴とする電力変換装置。 - 上記スイッチ回路内の上記スイッチング素子は、ゲート端子と主電流が入出力される第１および第２の端子とを有して、上記ゲート端子と上記第１の端子との間の電圧に応じて主電流が変化する電圧駆動形半導体スイッチング素子であり、２個の該スイッチング素子を上記第２の端子同士を接続する逆直列接続により上記スイッチ回路を構成したことを特徴とする請求項６から請求項８のいずれか１項に記載の電力変換装置。
- 上記スイッチ回路内の上記所定のスイッチング素子は、上記第１の端子が上記交流出力端子に接続されることを特徴とする請求項９に記載の電力変換装置。
- 直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有して成り、上記各ブリッジ回路の交流出力端子にそれぞれ１以上直列接続された単相インバータを備え、
上記３レベルインバータの出力電圧と上記各単相インバータの出力電圧との総和を出力することを特徴とする請求項１から請求項１０のいずれか１項に記載の電力変換装置。 - 上記単相インバータ内の低圧側スイッチング素子を駆動するための第２のゲート駆動電源と、
上記第２のゲート駆動電源からの電力供給により上記単相インバータ内の高圧側スイッチング素子を駆動するための駆動電圧源を生成する第２のブートストラップ回路とを備え、
上記第２のブートストラップ回路は、上記単相インバータ内で上記高圧側スイッチング素子がオフ状態で上記低圧側スイッチング素子がオン状態の時に、該低圧側スイッチング素子を介して上記第２のゲート駆動電源から上記駆動電圧源に電力供給することを特徴とする請求項１１に記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009205437A JP5346749B2 (ja) | 2009-09-07 | 2009-09-07 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009205437A JP5346749B2 (ja) | 2009-09-07 | 2009-09-07 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011061883A JP2011061883A (ja) | 2011-03-24 |
| JP5346749B2 true JP5346749B2 (ja) | 2013-11-20 |
Family
ID=43948866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009205437A Active JP5346749B2 (ja) | 2009-09-07 | 2009-09-07 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5346749B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5739734B2 (ja) * | 2011-06-08 | 2015-06-24 | 東芝三菱電機産業システム株式会社 | 電力変換装置 |
| JP5862480B2 (ja) * | 2012-06-28 | 2016-02-16 | 三菱電機株式会社 | 無停電電源装置 |
| WO2014054067A1 (ja) | 2012-10-02 | 2014-04-10 | 富士電機株式会社 | 電力変換器、この電力変換器を備えるインバータ装置 |
| WO2014073023A1 (ja) | 2012-11-09 | 2014-05-15 | 富士電機株式会社 | インバータ装置 |
| WO2019229930A1 (ja) * | 2018-05-31 | 2019-12-05 | 東芝三菱電機産業システム株式会社 | 無停電電源装置 |
| WO2021131863A1 (ja) * | 2019-12-27 | 2021-07-01 | 株式会社村田製作所 | スイッチング回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2634306B2 (ja) * | 1990-08-08 | 1997-07-23 | 三菱電機株式会社 | インバータ装置の駆動回路 |
| JP2000037080A (ja) * | 1998-07-17 | 2000-02-02 | Yaskawa Electric Corp | ３レベル中性点クランプ形インバータのチャージポンプ電源回路 |
| JP2000166251A (ja) * | 1998-12-01 | 2000-06-16 | Fuji Electric Co Ltd | 電力変換装置 |
| JP2002247862A (ja) * | 2001-02-20 | 2002-08-30 | Hitachi Ltd | 電力変換装置 |
| JP2008193779A (ja) * | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | 半導体モジュール |
| DE112009004960B4 (de) * | 2009-06-19 | 2015-10-22 | Mitsubishi Electric Corporation | Leistungsumwandlungseinrichtung |
-
2009
- 2009-09-07 JP JP2009205437A patent/JP5346749B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011061883A (ja) | 2011-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8611120B2 (en) | Power conversion apparatus | |
| US9214878B2 (en) | Multilevel power converter circuit | |
| JP5346749B2 (ja) | 電力変換装置 | |
| WO2015056571A1 (ja) | 電力変換装置及び電力変換方法 | |
| US20130241290A1 (en) | Filter circuit and bidirectional power conversion apparatus including thereof | |
| JP2018007403A (ja) | 電力変換装置 | |
| US20100254171A1 (en) | Medium Voltage Inverter System | |
| JP2007325377A (ja) | 電力変換装置 | |
| JP5362657B2 (ja) | 電力変換装置 | |
| JP2006246617A (ja) | 電力変換装置 | |
| JP5394975B2 (ja) | スイッチングトランジスタの制御回路およびそれを用いた電力変換装置 | |
| US11165359B2 (en) | Power conversion system configured to perform power conversion between direct current and three-phase alternating current | |
| JP4626259B2 (ja) | 電力変換装置の制御方法 | |
| JP6286801B2 (ja) | 電力変換装置 | |
| JP2009095083A (ja) | 電力変換装置 | |
| JP5695379B2 (ja) | 電力変換装置 | |
| Sekhar et al. | Novel multilevel inverter with minimum number of switches | |
| WO2020189318A1 (ja) | 電力変換システム、電力変換システムの制御方法、及びプログラム | |
| Padilha et al. | Low-cost gate drive circuit for three-level neutral-point-clamped voltage-source inverter | |
| US20220360176A1 (en) | Double-Boost DC/DC Converter | |
| JP2016149888A (ja) | 電力変換装置 | |
| JP5734120B2 (ja) | 電力変換装置 | |
| Dixon et al. | Traction Drive System for Electric Vehicles, Using Multilevel Converters | |
| JP5811806B2 (ja) | マルチレベル電力変換器 | |
| Narimani et al. | A new simplified approach for capacitor voltage balancing of flying capacitor multilevel converters using space vector modulation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5346749 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |