JP5734120B2 - 電力変換装置 - Google Patents

Description

本発明は、スイッチング素子を駆動するために、正負両極の電圧を出力可能な両極性ブートストラップ回路を有する電力変換装置に関するものである。

従来から、多相交流電力を直流電力に変換する多相コンバータ回路や、直流電力を多相交流電力に変換する多相インバータ回路などの電力変換装置が用いられている。これらの電力変換装置は、所定の電圧を出力するために、レグと呼ばれる上段アーム側のスイッチング素子と下段アーム側のスイッチング素子とが直列に接続された構成を入力もしくは出力の相数分備えた、いわゆるブリッジ回路で構成されている。また、各アームのスイッチング素子のオン／オフを行うために、ブートストラップ方式のゲート駆動回路を用いることが一般的となっている。

ところで、このような電力変換装置では、従来のＳｉ（Ｓｉｌｉｃｏｎ）半導体を用いたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子に代わり、Ｓｉ半導体と比較して、低損失かつ高耐熱性を有する、炭化珪素：ＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）に代表されるワイドバンドギャップ半導体を用いたスイッチング素子の適用が行われつつある。

このようなワイドバンドギャップ半導体は、ゲート電圧がゼロであっても導通状態となる、いわゆるノーマリオンの特性、もしくはＳｉ半導体と比較して低いゲート閾値電圧を有するものが多い。そのため、ワイドバンドギャップ半導体を用いたスイッチング素子を確実にオフさせるためには、ソース電圧に対して負の電圧をゲートに印加することが可能なゲート駆動回路が必要となる。そこで、正負両極の電圧をゲートに印加可能な両極性ブートストラップ回路が用いられている（例えば、下記の特許文献１参照）。

このような両極性ブートストラップ回路は、正負両極の電圧を印加するためのキャパシタをそれぞれ備えており、それらのキャパシタを充電するために、各レグのスイッチング素子をオン／オフさせる必要がある。具体的には、上段アーム側のスイッチング素子のゲートに正電圧を印加するための上段正電圧印加用キャパシタを充電するときは、上段アーム側のスイッチング素子をオフし、かつ下段アーム側のスイッチング素子をオンする。また、上段アーム側のスイッチング素子のゲートに負電圧を印加するための上段負電圧印加用キャパシタを充電するときは、上段アーム側のスイッチング素子をオンし、かつ下段アーム側のスイッチング素子をオフする。

特開２０１０−３５３８９号公報

しかしながら、従来の両極性ブートストラップ回路では、多相コンバータ回路や多相インバータ回路などの電力変換装置において、入力電源電圧の位相や電圧を考慮した具体的なキャパシタ充電方法が示されていなかった。そのため、例えば多相コンバータ回路において、各相の電圧位相を考慮せずにキャパシタの充電を行うと、場合によっては入力側の多相交流電源を介してブリッジ回路に短絡電流が流れ、電力変換装置を破壊する恐れがあった。

本発明は、上記のような問題点を解決するためになされたものであり、両極性ブートストラップ回路を備えた多相分の電力変換を行う電力変換装置において、当該装置の始動初期などにキャパシタ充電を行う際、短絡電流が流れることがなく、安全かつ確実なキャパシタ充電を行えるようにすることを目的としている。

この発明は、上段アーム側と下段アーム側の各々のスイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、各々の上記レグの各中点に多相交流電源が接続されてＡＣ／ＤＣコンバータ回路が構成される電力変換装置であって、各々の上記スイッチング素子に対してオン／オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、直流電源からの電力により上記正負両極の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各々のキャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、各々の上記レグにそれぞれ配置される両極性ブートストラップ回路と、各々の上記キャパシタの充電のために各々の上記アーム駆動回路を制御する制御回路とを備え、
上記制御回路は、上記ＡＣ／ＤＣコンバータ回路の始動初期に外部から入力される充電指令信号に応じて、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子をオンして、当該レグの上段アームの負電圧印加用の上記キャパシタを充電するとともに、最も低い電圧が入力されているレグの下段アーム側のスイッチング素子をオンして、当該レグの上段アームの正電圧印加用の上記キャパシタを充電する制御信号を、上記各相の電圧変化に応じて繰り返し出力するものである。

この発明によれば、複数のレグが互いに並列接続され、各レグの中点に交流電源が接続されてＡＣ／ＤＣコンバータ回路が構成される電力変換装置において、当該装置の始動初期などで両極性ブートストラップ回路の上段アーム側の正電圧印加用キャパシタおよび負電圧印加用キャパシタを充電する際、交流のエネルギー源の各相の電位に合せて、複数レグの上段アーム側および下段アーム側の各スイッチング素子のオン／オフを制御するので、短絡電流が流れるのを防止して短絡電流による回路破壊の危険性を低減でき、安全かつ確実なキャパシタ充電が可能となる。

本発明の実施の形態１における三相ＡＣ／ＤＣコンバータ回路の構成を示す回路図である。 本発明の実施の形態１における動作説明に供するタイムチャートである。 本発明の実施の形態２における三相インバータ回路の構成を示す回路図である。 本発明の実施の形態２における動作説明に供するタイムチャートである。 本発明の実施の形態３における動作説明に供するタイムチャートである。

以下、本発明の実施の形態について図面を参照しながら説明する。なお、各実施の形態において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して再度の説明は省略する。

実施の形態１．
図１は本発明の実施の形態１による電力変換装置としての三相ＡＣ／ＤＣコンバータ回路の主要部分の構成を示す回路図である。なお、ここでは具体例として三相ＡＣ／ＤＣコンバータ回路を示しているが、本発明はこのような用途の範囲に限定されるものではなく、各レグの中点に交流のエネルギー源が接続されている電力変換装置、いわゆるＡＣ／ＤＣコンバータ回路であれば同様に適用することができる。

三相交流電源１の各相はそれぞれ三相ＡＣ／ＤＣコンバータ回路の端子Ｔ１〜Ｔ３に接続され、各レグ２〜４に交流電力を供給する。そして、三相交流電源１から供給される交流電力を、後述の各レグ２〜４の各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフを制御することにより直流電力に変換し、平滑用のキャパシタＣ５を介して、端子Ｔ４、Ｔ５の両端に接続された図示しない負荷に対して出力する。

また、この三相ＡＣ／ＤＣコンバータ回路は、三相交流電源１の各相（ｕ相、ｖ相、ｗ相）に対応した各レグ２〜４と、各レグ２〜４に個別に対応して設けられた各両極性ブートストラップ回路５〜７とを備え、これらのレグ２〜４と両極性ブートストラップ回路５〜７とからなるセットが互いに並列に接続されてブリッジ回路が構成されている。また、この三相ＡＣ／ＤＣコンバータ回路は、各両極性ブートストラップ回路５〜７にゲート駆動電源を供給するための非絶縁直流電源Ｖｇ１、Ｖｇ２と絶縁直流電源Ｖｇ３、および両極性ブートストラップ回路５〜７を構成する上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗの充電のために上段アーム側の各アーム駆動回路ＤＲｕＨ〜ＤＲｗＨを制御する制御回路８を備えている。

各ｕ相〜ｗ相の交流電力が入力される各レグ２〜４と各両極性ブートストラップ回路５〜７は、各相に対応して同一の回路構成となっている。したがって、ここでは、ｕ相の交流電力が入力されるレグ２および両極性ブートストラップ回路５に着目し、これを例にとってその回路構成および動作について、以下、詳細に説明する。

レグ２は、上段アーム側のスイッチング素子ＳｕＨと、下段アーム側のスイッチング素子ＳｕＬから構成されている。
なお、以下において、上段アーム側のスイッチング素子ＳｕＨと下段アーム側のスイッチング素子ＳｕＬは、必要に応じて単に上段アームスイッチング素子ＳｕＨ、下段アームスイッチング素子ＳｕＬと略称する。

また、両極性ブートストラップ回路５は、それらの各スイッチング素子ＳｕＨ、ＳｕＬのオン／オフを行うもので、上段アーム側のアーム駆動回路ＤＲｕＨ、下段アーム側のアーム駆動回路ＤＲｕＬ、上段アーム側の正電圧印加用のキャパシタＣ１ｕ、上段アーム側の負電圧印加用のキャパシタＣ２ｕ、下段アーム側の正電圧印加用のキャパシタＣ３ｕ、下段アーム側の負電圧印加用のキャパシタＣ４ｕ、および上段アーム側に設けられた２つのダイオードＤ１ｕ、Ｄ２ｕから構成されている。

なお、以下において、上段アーム側のアーム駆動回路ＤＲｕＨと下段アーム側のアーム駆動回路ＤＲｕＬは、必要に応じて単に上段アーム駆動回路ＤＲｕＨ、下段アーム駆動回路ＤＲｕＬと略称する。また、上段アーム側の正電圧印加用のキャパシタＣ１ｕ、上段アーム側の負電圧印加用のキャパシタＣ２ｕ、下段アーム側の正電圧印加用のキャパシタＣ３ｕ、下段アーム側の負電圧印加用のキャパシタＣ４ｕは、それぞれ必要に応じて単に上段正電圧印加用キャパシタＣ１ｕ、上段負電圧印加用キャパシタＣ２ｕ、下段正電圧印加用キャパシタＣ３ｕ、下段負電圧印加用キャパシタＣ４ｕと略称する。

ここに、上段アームスイッチング素子ＳｕＨと下段アームスイッチング素子ＳｕＬは、ＳｉＣに代表されるワイドバンドギャップ半導体を用いたＭＯＳＦＥＴなどを用いることができ、ゲート端子に一定の正電圧が印加されるとオン状態となり、ゲート端子に一定の負電圧が印加されるとオフ状態となる。

ワイドバンドギャップ半導体としては、炭化珪素（ＳｉＣ）の他に、窒化ガリウム系材料やダイヤモンドがある。このようなワイドバンドギャップ半導体によって形成されたスイッチング素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子の小型化が可能であり、これら小型化されたスイッチング素子を用いることにより、これらの素子を組み込んだ半導体モジュールの小型化が可能となる。また耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。更に電力損失が低いため、スイッチング素子の高効率化が可能であり、延いては半導体モジュールの高効率化が可能になる。なお、ダイオードＤ１ｕ、Ｄ２ｕに、ワイドバンドギャップ半導体を用いたダイオードを用いてもよい。これによってワイドバンドギャップ半導体を用いたＭＯＳＦＥＴを用いた場合に得られる効果と同様の効果を得ることができる。

レグ２を構成する上段アームスイッチング素子ＳｕＨのソース端子と、下段アームスイッチング素子ＳｕＬのドレイン端子とが接続されており、更にその接点である端子Ｔ１は三相交流電源１のｕ相に接続されている。また、上段アームスイッチング素子ＳｕＨのドレイン端子はキャパシタＣ５の一端に接続されており、下段アームスイッチング素子ＳｕＬのソース端子はキャパシタＣ５の他端に接続されている。

上段アーム駆動回路ＤＲｕＨは、上段正電圧印加用キャパシタＣ１ｕに充電された電圧と、上段負電圧印加用キャパシタＣ２ｕに充電された電圧のいずれか一方を、上段アームスイッチング素子ＳｕＨのゲート端子に印加する。同様に下段アーム駆動回路ＤＲｕＬは、下段正電圧印加用キャパシタＣ３ｕに充電された電圧と、下段負電圧印加用キャパシタＣ４ｕに充電された電圧のいずれか一方を、下段アームスイッチング素子ＳｕＬのゲート端子に印加する。

この場合の各アーム駆動回路ＤＲｕＨ、ＤＲｕＬによる各スイッチング素子ＳｕＨ、ＳｕＬのゲート端子への電圧の印加は、例えば電力変換装置の始動初期など、上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗへの充電が必要な場合に、後述する充電指令信号Ｘの出力に伴って制御回路８から出力されるゲート信号ＧｕＨ、ＧｕＬによって行われる。また、三相交流電源１から供給される交流電力を直流電力に変換して出力する動作を行う通常の場合には、別途の図示しない制御回路から出力されるＰＷＭ（パルス幅変調）制御用のゲート信号によって行われる。

上段正電圧印加用キャパシタＣ１ｕの一端は上段アーム駆動回路ＤＲｕＨとダイオードＤ１ｕのカソード側に接続されており、他端は上段アームスイッチング素子ＳｕＨのソース端子に接続されている。また、上段負電圧印加用キャパシタＣ２ｕの一端は上段アームスイッチング素子ＳｕＨのソース端子に接続されており、他端は上段アーム駆動回路ＤＲｕＨとダイオードＤ２ｕのアノード側に接続されている。

下段正電圧印加用キャパシタＣ３ｕの一端は下段アーム駆動回路ＤＲｕＬに接続されており、他端は下段アームスイッチング素子ＳｕＬのソース端子に接続されている。また、下段負電圧印加用キャパシタＣ４ｕの一端は下段アームスイッチング素子ＳｕＬのソース端子に接続されており、他端は下段アーム駆動回路ＤＲｕＬに接続されている。

非絶縁直流電源Ｖｇ１の正側はダイオードＤ１ｕのアノード側と、下段正電圧印加用キャパシタＣ３ｕの一端に接続されており、負側は下段正電圧印加用キャパシタＣ３ｕの他端に接続されている。これにより、下段正電圧印加用キャパシタＣ３ｕには下段アームスイッチング素子ＳｕＬのソース電位を基準して、＋ＶＨの電圧が充電される。また、下段アームスイッチング素子ＳｕＬがオンし、かつ上段アームスイッチング素子ＳｕＨがオフすると、図１の符号（１）で示す経路で上段正電圧印加用キャパシタＣ１ｕに、上段アームスイッチング素子ＳｕＨのソース電位を基準にして＋ＶＨの電圧が充電される。なお、ダイオードＤ１ｕは上段正電圧印加用キャパシタＣ１ｕに逆方向電圧が印加されることを防止するために備えてある。

非絶縁直流電源Ｖｇ２の正側は非絶縁直流電源Ｖｇ１の負側と下段負電圧印加用キャパシタＣ４ｕの一端に接続されており、負側は下段負電圧印加用キャパシタＣ４ｕの他端に接続されている。これにより、下段負電圧印加用キャパシタＣ４ｕには下段アームスイッチング素子ＳｕＬのソース電位を基準にして、−ＶＬ２の電圧が充電される。

絶縁直流電源Ｖｇ３の正側は上段アームスイッチング素子ＳｕＨのドレイン端子に接続されており、負側はダイオードＤ２ｕのカソード側に接続されている。これにより、上段アームスイッチング素子ＳｕＨがオンし、かつ下段アームスイッチング素子ＳｕＬがオフすると、図１の符号（２）で示す経路で上段負電圧印加用キャパシタＣ２ｕに、上段アームスイッチング素子ＳｕＨのソース電位を基準にして、−ＶＬ１の電圧が充電される。なお、ダイオードＤ２ｕは上段負電圧印加用キャパシタＣ２ｕに逆方向電圧が印加されることを防止するために備えてある。

非絶縁直流電源Ｖｇ１、Ｖｇ２および絶縁直流電源Ｖｇ３はその他のレグ３、４と両極性ブートストラップ回路６、７にも同様に接続されており、各ゲート駆動回路ＤＲｖＨ、ＤＲｖＬ、ＤＲｗＨ、ＤＲＷＬのキャパシタＣ１ｖ〜Ｃ４ｗを充電する。

次に、上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗの充電のために上段アーム側の各アーム駆動回路ＤＲｕＨ〜ＤＲｗＨを制御する制御回路８の構成について説明する。

キャパシタ充電時の各相のスイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフは、制御回路８によって、三相交流電源１の各相の電圧状態、および後述の充電指令信号Ｘの状態を反映して生成されるゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬによって制御される。この場合の充電指令信号Ｘは、外部から入力される制御信号であって、両極性ブートストラップ回路５〜７の上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗへの充電が必要なときに、ＬレベルからＨレベルに切り替わる。

ここに、上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗへの充電が必要なときとは、例えば電力変換装置の始動初期などが挙げられる。この充電指令信号ＸがＨレベルの期間中、以下に説明するようにして、各両極性ブートストラップ回路５〜７の上段アーム側のいずれかのキャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗを充電する。なお、ＰＷＭ制御により、各レグ２〜４のスイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬをオン／オフ制御して三相交流電源１から供給される交流電力を直流電力に変換して出力する通常の動作を行う場合には、この動作に伴って各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗの充電が行われるので、この場合には特に充電指令信号Ｘは出力されない。

また、充電指令信号ＸをＨレベルとする期間は、予め一定期間を設定しておいてもよいし、図１において図示してはいないが、各レグ２〜４の上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗの充電電圧を検出し、その充電電圧が、各レグ２〜４の上段アーム側の各スイッチング素子ＳｕＨ〜ＳｗＨを確実にオン／オフさせるために充分な一定の電圧に到達するまでの期間に設定してもよい。

次に、この制御回路８の具体的な構成について説明する。
この制御回路８は、三相交流電源１の各相の電圧を検出する入力電圧検出器９と、入力電圧検出器９に入力される三相交流電源１の各相の電圧値を比較する比較器１０〜１５と、各比較器１０〜１５の比較結果および充電指令信号Ｘの状態を反映して上段アーム側と下段アーム側の各アーム駆動回路ＤＲｕＨ〜ＤＲｗＨ、ＤＲｕＬ〜ＤＲｗＬに対してゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬを生成して出力する出力判定器１６〜１８とを有する。なお、この場合の入力電圧検出器９は、例えば基準信号（ここでは、各相の交流電圧）に対して、位相と周波数の一致した出力信号を生成することのできるＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路やオペアンプなどで構成される。

比較器１０〜１５、および、その後段に接続された出力判定器１６〜１８の構成と機能は、各相に対応して同一の回路構成となっている。したがって、ここでは、ｕ相に対応した比較器１０、１１および出力判定器１６に着目し、これを例にとってその回路構成および動作について、以下、詳細に説明する。

比較器１０、１１は減算回路などで構成される。また、出力判定器１６は、例えば両比較器１０、１１の出力レベルを比較して比較結果信号を出力するアンドゲートＡＮＤｕおよびノアゲートＮＯＲｕ、アンドゲートＡＮＤｕの出力と充電指令信号Ｘとを比較して上段アーム駆動回路ＤＲｕＨにゲート信号ＧｕＨを出力するアンドゲートＡＮＤｕＨ、およびノアゲートＮＯＲｕの出力と充電指令信号Ｘとを比較して下段アーム駆動回路ＤＲｕＬにゲート信号ＧｕＬを出力するアンドゲートＡＮＤｕＬで構成される。
なお、この制御回路８は上記のようなハードウェアに限らず、マイクロコンピュータなどのソフトウェアで構成することもできる。

上記構成の制御回路８において、三相ＡＣ／ＤＣコンバータ回路に入力される各相の交流電圧は、逐次、入力電圧検出器９に送られる。入力電圧検出器９は、各相の交流電圧を比較できる制御信号Ｖｕ、Ｖｖ、Ｖｗに変換する。続いて、各制御信号Ｖｕ、Ｖｖ、Ｖｗは、比較器１０〜１５へと送られる。

比較器１０、１１は、レグ２の端子Ｔ１に接続されているｕ相の交流電圧が、他の相（ｖ相、ｗ相）の交流電圧に対して高いか低いかを判定し、その結果を出力する。具体的には、一方の比較器１０では、両制御信号Ｖｕ、Ｖｖの大きさを比較し、制御信号Ｖｕの方が大きければ、Ｈレベルの制御信号Ｙｕを出力する。逆に、制御信号Ｖｕの方が小さければ、Ｌレベルの制御信号Ｙｕを出力する。同様に、他方の比較器１１では、両制御信号Ｖｕ、Ｖｗの大きさを比較し、制御信号Ｖｕの方が大きければ、Ｈレベルの制御信号Ｚｕを出力する。逆に制御信号Ｖｕの方が小さければＬレベルの制御信号Ｚｕを出力する。

続いて、制御信号Ｙｕ、Ｚｕは、出力判定器１６へ送られる。ここでは、制御信号Ｙｕ、Ｚｕと充電指令信号Ｘをもとに、上段ゲート駆動回路ＤＲｕＨと下段ゲート駆動回路ＤＲｕＬへ与えるゲート信号ＧｕＨ、ＧｕＬを生成する。

具体的には、制御信号Ｙｕ、ＺｕがともにＨレベル、かつ充電指令信号ＸがＨレベルの場合のみ、Ｈレベルのゲート信号ＧｕＨを出力し、上段ゲート駆動回路ＤＲｕＨに正電圧を出力させて、上段アームスイッチング素子ＳｕＨをオンする。それ以外の場合は、Ｌレベルのゲート信号ＧｕＨを出力し、上段ゲート駆動回路ＤＲｕＨに負電圧を出力させて、上段アームスイッチング素子ＳｕＨをオフする。

また、制御信号Ｙｕ、ＺｕがともにＬレベル、かつ充電指令信号ＸがＨレベルの場合のみ、Ｈレベルのゲート信号ＧｕＬを出力し、下段ゲート駆動回路ＤＲｕＬに正電圧を出力させて、下段アームスイッチング素子ＳｕＬをオンする。それ以外の場合は、Ｌレベルのゲート信号ＧｕＬを出力し、下段ゲート駆動回路ＤＲｕＬに負電圧を出力させて、下段アームスイッチング素子ＳｕＬをオフする。

その他のレグ３、４を構成する各スイッチング素子ＳｖＨ、ＳｗＨ、ＳｖＬ、ＳｗＬのオン／オフを制御する比較器１２〜１５、および出力判定器１７、１８についても同様の動作を行う。

図２は制御回路８により発生される各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフ制御用のゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬと両極性ブートストラップ回路５〜７のキャパシタ充電状態との関係を示すタイムチャートである。図２を用いて、以下、充電動作の流れを説明する。

まず、時刻ｔ０の時点で、充電指令信号ＸがＨレベルとなり、両極性ブートストラップ回路５〜７の上段アーム側のキャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗを充電する制御が開始する。

時刻ｔ０〜ｔ１の期間では、三相の電圧の中でｗ相の電圧が最も高く、ｖ相の電圧が最も低い。よって、上段ゲート信号ＧｗＨと下段ゲート信号ＧｖＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｗＨと下段アームスイッチング素子ＳｖＬのみがオンする。そして、上段アームスイッチング素子ＳｗＨのオンにより、絶縁直流電源Ｖｇ３によってＷ相用の上段負電圧印加用キャパシタＣ２ｗが充電され、また、下段アームスイッチング素子ＳｖＬのオンにより、非絶縁直流電源Ｖｇ１によってＶ相用の上段正電圧印加用キャパシタＣ１ｖが充電される。

同様の原理により、時刻ｔ１〜ｔ２の期間では、三相の電圧の中でｕ相の電圧が最も高く、ｖ相の電圧が最も低い。よって、上段ゲート信号ＧｕＨと下段ゲート信号ＧｖＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｕＨと下段アームスイッチング素子ＳｖＬのみがオンし、上段負電圧印加用キャパシタＣ２ｕと上段正電圧印加用キャパシタＣ１ｖが充電される。

同様の原理により、時刻ｔ２〜ｔ３の期間では、三相の電圧の中でｕ相の電圧が最も高く、ｗ相の電圧が最も低い。よって、上段ゲート信号ＧｕＨと下段ゲート信号ＧｗＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｕＨと下段アームスイッチング素子ＳｗＬのみがオンし、上段負電圧印加用キャパシタＣ２ｕと上段正電圧印加用キャパシタＣ１ｗが充電される。

同様の原理により、時刻ｔ３〜ｔ４の期間では、三相の電圧の中でｖ相の電圧が最も高く、ｗ相の電圧が最も低い。よって、上段ゲート信号ＧｖＨと下段ゲート信号ＧｗＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｖＨと下段アームスイッチング素子ＳｗＬのみがオンし、上段負電圧印加用キャパシタＣ２ｖと上段正電圧印加用キャパシタＣ１ｗが充電される。

同様の原理により、時刻ｔ４〜ｔ５の期間では、三相の電圧の中でｖ相の電圧が最も高く、ｕ相の電圧が最も低い。よって、上段ゲート信号ＧｖＨと下段ゲート信号ＧｕＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｖＨと下段アームスイッチング素子ＳｕＬのみがオンし、上段負電圧印加用キャパシタＣ２ｖと上段正電圧印加用キャパシタＣ１ｕが充電される。

同様の原理により、時刻ｔ５〜ｔ６の期間では、三相の電圧の中でｗ相の電圧が最も高く、ｕ相の電圧が最も低い。よって、上段ゲート信号ＧｗＨと下段ゲート信号ＧｕＬのみがＨレベルとなり、その他はＬレベルとなる。これにより、上段アームスイッチング素子ＳｗＨと下段アームスイッチング素子ＳｕＬのみがオンし、上段負電圧印加用キャパシタＣ２ｗと上段正電圧印加用キャパシタＣ１ｕが充電される。

以上に述べたことから分かるように、この実施の形態１の三相ＡＣ／ＤＣコンバータ回路では、最も高い入力電圧が印加されているレグの上段アーム側のスイッチング素子と、最も低い入力電圧が印加されているレグの下段アーム側のスイッチング素子のみが同時にオンする。そのため電力変換装置の始動初期など、充電指令信号ＸがＨレベルの充電期間中は、常に三相交流電源１の各相の電位が、各レグ２〜４からなるブリッジ回路に短絡電流を流さない方向にかかっているので、安全かつ確実なキャパシタ充電が可能となる。

すなわち、仮に入力電圧を考慮せずに、例えば図２のｔ０〜ｔ１の期間に、他相（ｕ相、ｗ相）よりも電圧の低いｖ相の上段アームスイッチング素子ＳｖＨをオンしたとする。その場合、図１の符号（３）で示す経路で短絡電流が流れてしまう。これに対して、本発明の実施の形態１では、三相交流電源１の交流電圧位相に合せてスイッチングを行うので、三相交流電源１を介してブリッジ回路に短絡電流が流れるのを確実に防止することができる。

また、多相コンバータ回路などのＡＣ／ＤＣコンバータ回路に、スイッチング素子としてワイドバンドギャップ半導体を適用した場合でも、両極性ブートストラップ回路５〜７によって、ワイドバンドギャップ半導体を用いたスイッチング素子を確実にオフさせることができる。

実施の形態２．
図３は本発明の実施の形態２における電力変換装置としての三相インバータ回路の主要部分の構成を示す回路図である。なお、ここでは具体例として三相インバータ回路を示しているが、本発明はこのような用途の範囲に限定されるものではなく、エネルギー源である直流電源の高圧側と低圧側がレグの入力側の両端に接続される電力変換装置、例えばフルブリッジ型のＤＣ／ＤＣコンバータ回路や多相インバータ回路にも同様に適用することができる。

この実施の形態２の三相インバータ回路は、直流電源１９から供給される直流電力をキャパシタＣ６に一旦充電し、更にブリッジ回路を構成する各レグ２〜４に供給する。各レグ２〜４は直流電力を負荷の各相（ここではｕ相、ｖ相、ｗ相）に対応する三相の交流電力に変換し、それぞれの端子Ｔ８〜Ｔ１０から出力する。出力側の端子Ｔ８〜Ｔ１０に接続される負荷としては、例えば三相モータなどを用いることができる。なお、直流電源１９はコンバータ回路などの直流電力を出力するものであってもよい。

三相インバータ回路を構成する各レグ２〜４、および各レグ２〜４を構成する各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬを駆動させるための両極性ブートストラップ回路５〜７、非絶縁直流電源Ｖｇ１、Ｖｇ２、絶縁直流電源Ｖｇ３については、その構成および機能ともに実施の形態１に説明した内容と同じであるので、ここでは詳しい説明を省略する。

次に、この実施の形態２による両極性ブートストラップ回路５〜７のキャパシタ充電に係る制御回路２０による制御の特徴について説明する。

制御回路２０は、外部から入力される充電指令信号Ｘに応じて、各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフ制御を行うためのゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬの出力を制御する。

図４は制御回路８により発生される各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフ制御用のゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬと両極性ブートストラップ回路５〜７のキャパシタ充電状態との関係を示すタイムチャートである。

まず、時刻ｔ０の時点で、充電指令信号ＸがＨレベルとなり、両極性ブートストラップ回路５〜７の上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗを充電するための制御が開始する。

時刻ｔ０〜ｔ１の期間では、Ｈレベルの上段ゲート信号ＧｕＨ〜ＧｗＨとＬレベルの下段ゲート信号ＧｕＬ〜ＧｗＬを出力する。これにより、全ての上段アームスイッチング素子ＳｕＨ〜ＳｗＨがオンすると同時に、全ての下段アームスイッチング素子ＳｕＬ〜ＳｗＬがオフする。従って、全ての上段負電圧印加用キャパシタＣ２ｕ〜Ｃ２ｗが図３の符号（４）で示す経路で充電される。なお、この実施の形態２における時刻ｔ０〜ｔ１の期間は、後述する実施の形態３におけるｔ０〜ｔ１の期間に対して充分短い期間とする。

時刻ｔ１〜ｔ２の期間では、全てＬレベルのゲート信号ＧｕＨ、ＧｕＬ、・・・を出力する。これにより、全てのスイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬがオフする。これは、各レグ２〜４の上段アームスイッチング素子ＳｕＨ〜ＳｗＨと下段アームスイッチング素子ＳｕＬ〜ＳｗＬが同時オンすることによるアーム短絡を防止するためである。

時刻ｔ２〜ｔ３の期間では、Ｌレベルの上段ゲート信号ＧｕＨ〜ＧｗＨとＨレベルの下段ゲート信号ＧｕＬ〜ＧｗＬを出力する。これにより、全ての上段アームスイッチング素子ＳｕＨ〜ＳｗＨがオフすると同時に、全ての下段アームスイッチング素子ＳｕＬ〜ＳｗＬがオンする。従って、全ての上段正電圧印加用キャパシタＣ１ｕ〜Ｃ１ｗが図３の符号（５）で示す経路で充電される。なお、この実施の形態２における時刻ｔ２〜ｔ３の期間は、後述する実施の形態３におけるｔ２〜ｔ３の期間に対して充分短い期間とする。

時刻ｔ３〜ｔ４の期間では、再び全てＬレベルのゲート信号ＧｕＨ、ＧｕＬ、・・・を出力する。これにより、全てのスイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬがオフする。これも時刻ｔ１〜ｔ２の期間と同様、アーム短絡を防止するためである。

以降、充電指令信号ＸがＨレベルの期間中は、時刻ｔ０〜ｔ４の動作を繰り返し、両極性ブートストラップ回路５〜７の上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗはそれぞれ非絶縁直流電源Ｖｇ１と絶縁直流電源Ｖｇ３の各電源電圧ＶＨ、ＶＬ１まで除々に充電される。

以上に述べたことから分かるように、この実施の形態２の三相インバータ回路では、両極性ブートストラップ回路５〜７の上段正電圧印加用キャパシタＣ１ｕ〜Ｃ１ｗと上段負電圧印加用キャパシタＣ２ｕ〜Ｃ２ｗを充電する期間中、レグ２〜４の上段アームスイッチング素子ＳｕＨ〜ＳｗＨと下段アームスイッチング素子ＳｕＬ〜ＳｗＬとが同時にオンすることはない。また、直流電源１９はレグ２〜４の入力側の端子Ｔ６、Ｔ７の両端に接続されており、キャパシタ充電の際、実施の形態１の場合と異なり、各レグ２〜４の中点から出力される電圧は同相で変化するので、出力側の端子Ｔ８〜Ｔ１０に加わる電圧は実質的に同電位となって電位差が生じない。

よって、各レグ２〜４の全ての上段スイッチング素子ＳｕＨ〜ＳｗＨと全ての下段のスイッチング素子ＳｕＬ〜ＳｗＬとを交互に時分割でオンしても短絡電流は流れず、安全かつ確実なキャパシタ充電が可能となる。また、多相インバータ回路やフルブリッジ型のＤＣ／ＤＣコンバータ回路などを構成するスイッチング素子としてワイドバンドギャップ半導体を適用した場合でも、両極性ブートストラップ回路５〜７によって、ワイドバンドギャップ半導体を用いたスイッチング素子を確実にオフさせることができる。

更に、上段正電圧印加用キャパシタＣ１ｕ〜Ｃ１ｗと上段負電圧印加用キャパシタＣ２ｕ〜Ｃ２ｗの両方を徐々に充電するので、誤って上段アームスイッチング素子ＳｕＨ〜ＳｗＨがオンしても、短絡電流による回路破壊の危険性を低減できる。

実施の形態３．
図５はこの実施の形態３において、制御回路８により発生される各スイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬのオン／オフ制御用のゲート信号ＧｕＨ〜ＧｗＨ、ＧｕＬ〜ＧｗＬと両極性ブートストラップ回路５〜７のキャパシタ充電状態との関係を示すタイムチャートである。

この実施の形態３における回路の基本的な構成は、実施の形態２で示した三相インバータ回路と同一であり、制御回路２０による制御のみが一部相違する。よって、ここでは回路構成および動作についての説明は省略する。

以下、図５を参照して、実施の形態３による制御方法を説明する。
まず、時刻ｔ０の時点で、充電指令信号ＸがＨレベルとなり、両極性ブートストラップ回路５〜７の上段アーム側の各キャパシタＣ１ｕ〜Ｃ１ｗ、Ｃ２ｕ〜Ｃ２ｗを充電するための制御が開始する。

時刻ｔ０〜ｔ１の期間では、Ｈレベルの上段ゲート信号ＧｕＨ〜ＧｗＨと、Ｌレベルの下段ゲート信号ＧｕＬ〜ＧｗＬを出力する。これにより、全ての上段アームスイッチング素子ＳｕＨ〜ＳｗＨがオンすると同時に、全ての下段アームスイッチング素子ＳｕＬ〜ＳｗＬがオフする。従って、全ての上段負電圧印加用キャパシタＣ２ｕ〜Ｃ２ｗが図３の符号（４）で示す経路で充電される。

時刻ｔ１〜ｔ２の期間では、全てＬレベルのゲート信号ＧｕＨ、ＧｕＬ、・・・を出力する。これにより、全てのスイッチング素子ＳｕＨ〜ＳｗＨ、ＳｕＬ〜ＳｗＬがオフする。これは、各レグ２〜４の上段アームスイッチング素子ＳｕＨ〜ＳｗＨと下段アームスイッチング素子ＳｕＬ〜ＳｗＬが同時オンすることによるアーム短絡を防止するためであり、実施の形態２のｔ１〜ｔ２の期間と同じである。

時刻ｔ２〜ｔ３の期間では、Ｌレベルの上段ゲート信号ＧｕＨ〜ＧｗＨと、Ｈレベルの下段ゲート信号ＧｕＬ〜ＧｗＬを出力する。これにより、全ての上段アームスイッチング素子ＳｕＨ〜ＳｗＨがオフすると同時に、全ての下段アームスイッチング素子ＳｕＬ〜ＳｗＬがオンする。従って、全ての上段正電圧印加用キャパシタＣ１ｕ〜Ｃ１ｗが図３の符号（５）で示す経路で充電される。

この実施の形態３の制御動作が、実施の形態２の制御動作と異なる点は２点ある。
まず、１点目は、上段負電圧印加用キャパシタＣ２ｕ、Ｃ２ｖ、Ｃ２ｗの充電期間ｔ０〜ｔ１を実施の形態２の充電期間ｔ０〜ｔ１よりも充分に長くすることにより、１度の充電によって絶縁直流電源Ｖｇ３の電圧ＶＬ１まで充電する点である。２点目は、上段正電圧印加用キャパシタＣ１ｕ、Ｃ１ｖ、Ｃ１ｗの充電期間ｔ２〜ｔ３を実施の形態２の充電期間ｔ２〜ｔ３よりも充分に長くすることにより、１度の充電によって非絶縁直流電源Ｖｇ１の電圧ＶＨまで充電する点である。

以上に述べたことから分かるように、この実施の形態３の三相インバータ回路では、実施の形態２の場合と同様の作用、効果が得られるとともに、さらに、この実施の形態３の独自の特徴として、それぞれ１度の充電回数で上段正電圧印加用キャパシタＣ１ｕ〜Ｃ１ｗと上段負電圧印加用キャパシタＣ２ｕ〜Ｃ２ｗを充電できるので、充電時のスイッチング損失を低減することができる。

１ 三相交流電源、２〜４ レグ、５〜７ 両極性ブートストラップ回路、
８ 制御回路、９ 入力電圧検出器、１０〜１５ 比較器、１６〜１８ 出力判定器、
１９ 直流電源、２０ 制御回路。

Claims (4)

1. 上段アーム側と下段アーム側の各々のスイッチング素子が互いに直列接続されてなる複数のレグが互いに並列接続され、各々の上記レグの各中点に多相交流電源が接続されてＡＣ／ＤＣコンバータ回路が構成される電力変換装置であって、
   各々の上記スイッチング素子に対してオン／オフ駆動用の正負両極の電圧を印加するアーム駆動回路が上記上段アーム側と下段アーム側とに個別に設けられるとともに、直流電源からの電力により上記正負両極の電圧をそれぞれ充電する正電圧印加用と負電圧印加用の各々のキャパシタが上記上段アーム側と下段アーム側とに個別に設けられ、各々の上記レグにそれぞれ配置される両極性ブートストラップ回路と、
   各々の上記キャパシタの充電のために各々の上記アーム駆動回路を制御する制御回路とを備え、
   上記制御回路は、上記ＡＣ／ＤＣコンバータ回路の始動初期に外部から入力される充電指令信号に応じて、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子をオンして、当該レグの上段アームの負電圧印加用の上記キャパシタを充電するとともに、最も低い電圧が入力されているレグの下段アーム側のスイッチング素子をオンして、当該レグの上段アームの正電圧印加用の上記キャパシタを充電する制御信号を、上記各相の電圧変化に応じて繰り返し出力するものである電力変換装置。
2. 上記制御回路は、上記多相交流電源の各相の電圧値を比較する比較器と、上記比較器の比較結果と外部から入力される充電指令信号とに応じて、上記上段アーム側と下段アーム側の各アーム駆動回路に対して、上記多相交流電源の各相の電圧の中で最も高い電圧が入力されているレグの上段アーム側のスイッチング素子と、最も低い電圧が入力されているレグの下段アーム側のスイッチング素子のみをオンする制御信号を出力する出力判定器と、を備える請求項１に記載の電力変換装置。
3. 各々の上記スイッチング素子は、ワイドバンドギャップ半導体によって形成されている請求項１又は請求項２に記載の電力変換装置。
4. 上記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイヤモンドである請求項３に記載の電力変換装置。

Images