JP2018007403A - 電力変換装置 - Google Patents

Abstract

【課題】ブートストラップ回路に含まれるダイオードの特性に依存することなく、ブートストラップ回路からのノイズを低減することができる電力変換装置を提供する。
【解決手段】ブートストラップ回路２は、低電位側半導体スイッチング素子１３を制御する低電位側駆動回路１７に供給される第２の直流電力ＤＣ２が入力される電力入力端子ＩＰと、高電位側半導体スイッチング素子１２を制御する高電位側駆動回路１６に第３の直流電力ＤＣ３を供給するコンデンサ２３とを含む。ブートストラップ回路２は、電力入力端子ＩＰとコンデンサ２３の第１の端子Ｐ２１との間に、直列に接続された充電用ダイオード２１と電流制限部２２とを含む。高電位側半導体スイッチング素子１２がオン状態からオフ状態に変化する時刻よりも前の時刻に、電流制限部２２は、電力入力端子ＩＰと第１の端子Ｐ２１の間の電流経路を遮断する。
【選択図】図１

Description

本発明は、電力変換装置に関し、特に直流電力を交流電力に変換するＤＣ／ＡＣ電力変換装置に関する。

ＤＣ／ＡＣ電力変換装置内蔵のスイッチング素子のうち直流電力の高電位側に接続されるスイッチング素子をオン・オフ制御する高電位側駆動回路の電源にブートストラップ回路を使用する技術が知られている（たとえば、特許文献１の段落［００１１］〜［００１７］を参照）。

一方、ブートストラップ回路内のダイオードは、順方向に電流を流している状態で逆バイアスを印加されると逆回復電流が流れる。この逆回復電流がノイズとなることが報告されている（たとえば、非特許文献１を参照）。

特開２０１２−２２８０１０号公報

森本哲弘「ソフトリカバリーＬＬＤ」、富士時報Ｖｏｌ．７９、Ｎｏ．５、２００６

しかしながら、特許文献１および非特許文献１では、ブートストラップ回路からのノイズ低減はブートストラップ回路内のダイオードの逆回復特性に依存するのみであった。

本発明は、ブートストラップ回路に含まれるダイオードの特性に依存することなく、ブートストラップ回路からのノイズを低減することができる電力変換装置を提供する。

上記課題を解決するために、本発明は、外部から供給される第１の直流電力を交流電力に変換して、出力端子から交流電力を出力する電力変換装置であって、第１の直流電力が伝送される高電位側の母線と低電位側の母線との間に直列に接続される高電位側半導体スイッチング素子と低電位側半導体スイッチング素子と、高電位側半導体スイッチング素子および低電位側半導体スイッチング素子のそれぞれに逆並列で接続される２つの還流用ダイオードと、外部から入力される第１の制御信号に基づいて、高電位側半導体スイッチング素子をオン状態またはオフ状態のいずれかの状態に制御する高電位側駆動回路と、外部から入力される第２の制御信号に基づいて、低電位側半導体スイッチング素子をオン状態またはオフ状態のいずれかの状態に制御する低電位側駆動回路と、低電位側駆動回路を動作させるために第２の直流電力を供給する電源回路と、ブートストラップ回路とを備える。ブートストラップ回路は、第２の直流電力が入力される電力入力端子と、第１の端子と、第２の端子とを有し、高電位側駆動回路に第３の直流電力を供給するコンデンサとを含み、ブートストラップ回路は、さらに、電力入力端子と、コンデンサの第１の端子との間に、直列に接続された充電用ダイオードと電流制限部とを含む。充電用ダイオードの順方向が、電力入力端子からコンデンサの第１の端子への方向である。高電位側半導体スイッチング素子がオン状態からオフ状態に変化する時刻よりも前の時刻に、電流制限部は、電力入力端子とコンデンサの第１の端子の間の電流経路を遮断する。

本発明によれば、高電位側半導体スイッチング素子がオン状態からオフ状態に変化するタイミングよりも前の時刻に、電流制限部は、電力入力端子とコンデンサの第１の端子の間の電流経路を遮断するので、充電用ダイオードに順方向電流が流れなくなって、充電用ダイオードに逆方向電圧が印加されても逆回復電流は流れないようにできる。

実施の形態１における交流電力１相分の電力変換装置の構成を表わす図である。 交流電力３相分の電力変換装置と、三相交流モータを備えるシステムの構成を表わす図である。 交流電力ＡＣの出力端子１９の電位、および交流電力ＡＣの出力端子１９を流れる電流を表わす図である。 （ａ）は、交流電力ＡＣの出力端子１９の電位波形の一部を拡大した図である。（ｂ）は、第３の制御信号Ｃ３の波形を表わす図である。（ｃ）は、充電用ダイオード２１に流れる電流量の波形を表わす図である。 実施の形態２のブートストラップ回路２の構成を表わす図である。 実施の形態３のブートストラップ回路２の構成を表わす図である。 （ａ）は、交流電力ＡＣの出力端子１９の電位波形を表わす図である。（ｂ）は、第３の制御信号Ｃ３の波形を表わす図である。（ｃ）は、充電用ダイオード２１に流れる電流量の波形を表わす図である。 実施の形態４における交流電力１相分の電力変換装置の構成を表わす図である。

以下、本発明の実施の形態について、図面を参照して説明する。

実施の形態１．
図１は、実施の形態１における交流電力１相分の電力変換装置の構成を表わす図である。

この電力変換装置１は、高電位側半導体スイッチング素子１２と、低電位側半導体スイッチング素子１３と、高電位側還流用ダイオード１４と、低電位側還流用ダイオード１５と、高電位側駆動回路１６と、低電位側駆動回路１７とを備える。

電力変換装置１は、さらに、電源回路１８と、ブートストラップ回路２とを備える。
系統電源を整流した電力または太陽光発電から供給される電力などの第１の直流電力ＤＣ１が、高電位側の直流母線１１ａと低電位側の直流母線１１ｂを通じて電力変換装置１に供給される。

高電位側半導体スイッチング素子１２と低電位側半導体スイッチング素子１３とは直列に接続される。高電位側半導体スイッチング素子１２が高電位側の直流母線１１ａに接続される。低電位側半導体スイッチング素子１３が低電位側の直流母線１１ｂに接続される。

高電位側半導体スイッチング素子１２に対して逆並列に高電位側還流用ダイオード１４が接続される。低電位側半導体スイッチング素子１３に対して逆並列に低電位側還流用ダイオード１５が接続される。

高電位側半導体スイッチング素子１２は、高電位側駆動回路１６の出力に基づいて、オン（導通）状態またはオフ（遮断）状態のいずれかの状態になる。低電位側半導体スイッチング素子１３は、低電位側駆動回路１７の出力に基づいて、オン（導通）状態またはオフ（遮断）状態にいずれかの状態になる。

高電位側半導体スイッチング素子１２と低電位側半導体スイッチング素子１３とは、交流電力ＡＣの出力端子１９と接続される。交流電力ＡＣの出力端子１９は、モータなどの負荷に接続される。

高電位側駆動回路１６は、外部からの第１の制御信号Ｃ１に基づいて、高電位側半導体スイッチング素子１２をオン状態またはオフ状態にするための信号（たとえば、ＰＷＭ（Pulse Width Modulation）信号）を生成する。低電位側駆動回路１７は、外部からの第２の制御信号Ｃ２に基づいて、低電位側半導体スイッチング素子１３をオン状態またはオフ状態にするための信号（たとえば、ＰＷＭ信号）を生成する。

低電位側駆動回路１７は、電源回路１８が生成する第２の直流電力ＤＣ２によって動作する。

電源回路１８は、第１の直流電力ＤＣ１、第１の制御信号Ｃ１または第２の制御信号Ｃ２を供給する外部に存在する装置からの電力、または鉛蓄電池などの独立した直流電力などから、第２の直流電力ＤＣ２を生成する。

第２の直流電力ＤＣ２の電位は低電位側半導体スイッチング素子１３がオン状態とオフ状態とに切り替わる電位であれば十分である。従って、第２の直流電力ＤＣ２の電位は、１０Ｖから２０Ｖの電位の範囲で選択することができる。

電源回路１８の出力端子Ｐ６５は、低電位側駆動回路１７の高電位側の電圧入力端子Ｐ６３、ブートストラップ回路２に接続される。低電位側駆動回路１７の低電位側の電圧入力端子Ｐ６４、および電源回路１８の電圧入力端子Ｐ６６は、低電位側の直流母線１１ｂに接続する。低電位側駆動回路１７の基準電位は、低電位側の直流母線１１ｂの電位となるように構成される。これによって、低電位側駆動回路１７が出力するＰＷＭ信号のハイレベルの電圧を電源回路１８の出力端子Ｐ６５の電圧、ＰＷＭ信号のロウレベルの電圧を低電位側の直流母線１１ｂの電圧とすることができる。

ブートストラップ回路２は、高電位側駆動回路１６に第３の直流電力ＤＣ３を供給する。

ブートストラップ回路２は、電力入力端子ＩＰと、充電用ダイオード２１と、電流制限部２２と、コンデンサ２３とを備える。

電力入力端子ＩＰには、電源回路１８の出力端子Ｐ６５と接続し、直流電力ＤＣ２が入力される。

コンデンサ２３は、高電位側駆動回路１６に第３の直流電力ＤＣ３を供給し、高電位側駆動回路１６の電源として動作する。

コンデンサ２３の第１の端子Ｐ２１は、高電位側駆動回路１６の高電位側の電圧入力端子Ｐ６１、および電流制限部２２の第２の端子Ｐ１２と接続する。

コンデンサ２３の第２の端子Ｐ２２は、高電位側駆動回路１６の低電位側の電圧入力端子Ｐ６２、および交流電力の出力端子１９と接続する。高電位側駆動回路１６とブートストラップ回路２の基準電位は、交流電力ＡＣの出力端子１９の電位となるように構成される。これによって、高電位側駆動回路１６が出力するＰＷＭ信号のハイレベルの電圧をコンデンサ２３の第１の端子Ｐ２１の電圧、ＰＷＭ信号のロウレベルの電圧をコンデンサ２３の第２の端子Ｐ２２の電圧とすることができる。

電力入力端子ＩＰとコンデンサ２３の第１の端子Ｐ２１との間に、充電用ダイオード２１と電流制限部２２とが直列に接続される。

充電用ダイオード２１のアノードは、電力入力端子ＩＰに接続される。充電用ダイオード２１のカソードは、電流制限部２２の第１の端子Ｐ１１に接続される。充電用ダイオードの順方向は、電力入力端子ＩＰからコンデンサ２３の第１の端子への方向である。

電流制限部２２は、第１の端子Ｐ１１、第２の端子Ｐ１２、および、制御端子Ｐ１３を備える。第１の端子Ｐ１１は、充電用ダイオード２１のカソードに接続される。第２の端子Ｐ１２は、コンデンサ２３の第１の端子Ｐ２１に接続される。制御端子Ｐ１３は、外部から第３の制御信号Ｃ３を受ける。

電流制限部２２は、第３の制御信号Ｃ３に基づいて、第１の端子Ｐ１１と第２の端子Ｐ１２の間をオン（導通）状態またはオフ（遮断）状態のいずれかの状態に設定する。第１の端子Ｐ１１と第２の端子Ｐ１２の間がオン状態のときに、電力入力端子ＩＰと、コンデンサ２３の第１の端子Ｐ２１との間の電流経路が接続する。第１の端子Ｐ１１と第２の端子Ｐ１２の間がオフ状態のときに、電力入力端子ＩＰと、コンデンサ２３の第１の端子Ｐ２１との間の電流経路が遮断する。

次に、実際の電力変換装置として、例えば、三相交流モータを負荷とした場合の構成を説明する。

図２は、交流電力３相分の電力変換装置と、三相交流モータを備えるシステムの構成を表わす図である。

電力変換装置（１相分）１ａと、１ｂと、１ｃとは、図１の電力変換装置１と同一である。

電力変換装置（１相分）１ａと１ｂと１ｃとは、第１の直流電力ＤＣ１を伝送する直流母線１１ａ，１１ｂに対して、並列に接続される。即ち、電力変換装置（１相分）１ａおよび１ｂおよび１ｃは、直流電力ＤＣ１の高電位側の直流母線１１ａに接続されるとともに、直流電力ＤＣ１の低電位側の直流母線１１ｂに接続される。

電力変換装置（１相分）１ａの交流電力ＡＣの出力端子１９ａが、三相交流モータ３のＵ相に接続される。電力変換装置（１相分）１ｂの交流電力ＡＣの出力端子１９ｂが、三相交流モータ３のＶ相に接続される。電力変換装置（１相分）１ｃの交流電力ＡＣの出力端子１９ｃが、三相交流モータ３のＷ相に接続される。

電力変換装置（１相分）１ａ、１ｂ、１ｃと三相交流モータ３のＵ相、Ｖ相、Ｗ相のそれぞれに接続される配線のうち、少なくとも２相分に対して、電流検出部４ａと４ｂが設置される。図２では、三相交流モータ３のＵ相とＷ相のそれぞれに電流検出部４ａと４ｂとが設置された例が示される。

電流検出部４ａと４ｂとが検出した電流量Ｉａ，Ｉｂを表わす信号が、制御信号生成回路５に出力される。

回転角検出部３１は、使用者が、三相交流モータ３の運動の終着位置も指示する場合に、三相交流モータ３の回転角を表わす信号を制御信号生成回路５に出力する。

制御信号生成回路５は、電流量Ｉａ，Ｉｂと、使用者が指示する三相交流モータ３の速度指令と、三相交流モータ３の回転角のうちの少なくとも１つに基づいて、電力変換装置（１相分）１ａへの第１の制御信号である「Ｕ相に対する第１の制御信号」ＣＵ１と、電力変換装置（１相分）１ａへの第２の制御信号である「Ｕ相に対する第２の制御信号」ＣＵ２と、電力変換装置（１相分）１ａへの第３の制御信号である「Ｕ相に対する第３の制御信号」ＣＵ３とを出力し、電力変換装置（１相分）１ｂへの第１の制御信号である「Ｖ相に対する第１の制御信号」ＣＶ１と、電力変換装置（１相分）１ｂへの第２の制御信号である「Ｖ相に対する第２の制御信号」ＣＶ２と、電力変換装置（１相分）１ｂへの第３の制御信号である「Ｖ相に対する第３の制御信号」ＣＶ３とを出力し、電力変換装置（１相分）１ｃへの第１の制御信号である「Ｗ相に対する第１の制御信号」ＣＷ１と、電力変換装置（１相分）１ｃへの第２の制御信号である「Ｗ相に対する第２の制御信号」ＣＷ２と、電力変換装置（１相分）１ｃへの第３の制御信号である「Ｗ相に対する第３の制御信号」ＣＷ３とを出力する。

次に、実施の形態１の動作について説明する。
図３は、交流電力ＡＣの出力端子１９の電位、および交流電力ＡＣの出力端子１９を流れる電流を表わす図である。

第１の制御信号Ｃ１が「１」のレベルの信号の場合には、高電位側駆動回路１６は、「１」の状態のレベルの信号を高電位側半導体スイッチング素子１２に出力し、高電位側半導体スイッチング素子１２はオン状態になる。一方、第１の制御信号Ｃ１が「０」のレベルの信号の場合には、高電位側駆動回路１６は、「０」の状態のレベルの信号を高電位側半導体スイッチング素子１２に出力し、高電位側半導体スイッチング素子１２はオフ状態になる。

第２の制御信号Ｃ２が「１」のレベルの信号の場合には、低電位側駆動回路１７は、「１」の状態のレベルの信号を低電位側半導体スイッチング素子１３に出力し、低電位側半導体スイッチング素子１３はオン状態になる。一方、第２の制御信号Ｃ２が「０」のレベルの信号の場合には、低電位側駆動回路１７は、「０」の状態のレベルの信号を低電位側半導体スイッチング素子１３に出力し、低電位側半導体スイッチング素子１３はオフ状態になる。

図１の第１の制御信号Ｃ１と第２の制御信号Ｃ２とは、凡そ反転した信号である。なぜなら、僅かではあるが第１の制御信号Ｃ１の「１」から「０」への変化時刻が第２の制御信号Ｃ２の「０」から「１」への変化時刻より早く、かつ、僅かではあるが第２の制御信号Ｃ２の「１」から「０」への変化時刻が第１の制御信号Ｃ１の「０」から「１」への変化時刻よりも早いからである。この僅かな時間差はデッドタイムと呼ばれ、高電位側半導体スイッチング素子１２と低電位側半導体スイッチング素子１３とが同時にオン状態になることを防止して、第１の直流電力ＤＣ１の高電位側と低電位側との短絡を回避するために設定される。

しかしながら、以下では、便宜上、デッドタイムの存在を省略して説明する。すなわち、第１の制御信号Ｃ１と第２の制御信号Ｃ２とは反転状態にあるとして説明する。

第１の制御信号Ｃ１が「１」のレベル（即ち、第２の制御信号Ｃ２は「０」のレベル）の場合、高電位側半導体スイッチング素子１２はオン状態になり、低電位側半導体スイッチング素子１３はオフ状態になる。その結果、交流電力ＡＣの出力端子１９の電位は、高電位側の直流母線１１ａの電位に等しくなる。

一方、第１の制御信号Ｃ１のレベルが「０」（即ち、第２の制御信号のレベルが「１」）の場合、高電位側半導体スイッチング素子１２はオフ状態になり、低電位側半導体スイッチング素子１３はオン状態になるとする。その結果、交流電力ＡＣの出力端子１９の電位は、低電位側の直流母線１１ｂの電位に等しくなる。

第１の制御信号Ｃ１の「１」のレベルと「０」のレベルの時間比率を徐々に変化させることで、図３に示すように、交流電力ＡＣの出力端子１９の電位を櫛歯状に変化させることができる。これによって、三相交流モータ３のような誘導性負荷においては、交流電力ＡＣの出力端子１９を流れる電流は、図３に示すように正弦波状に制御することができる。

図４（ａ）は、図３の交流電力ＡＣの出力端子１９の電位波形の一部を拡大した図である。

図４（ａ）は、交流電力ＡＣの出力端子１９の電位が、第１の直流電力ＤＣ１の高電位側の直流母線１１ａの電位から低電位側の直流母線１１ｂの電位へ変化した（すなわち、高電位側半導体スイッチング素子がオン状態からオフ状態に変化する）時刻ＴＳから、交流電力ＡＣの出力端子１９の電位が、第１の直流電力ＤＣ１の低電位側の直流母線１１ｂの電位から高電位側の直流母線１１ａの電位へ復帰した（すなわち、高電位側半導体スイッチング素子１２がオフ状態からオン状態に変化する）時刻Ｔ０までを表わす。

図４（ｂ）は、第３の制御信号Ｃ３の波形を表わす図である。第３の制御信号Ｃ３が「１」のレベルの場合には、電流制限部２２がオン状態になり、第３の制御信号が「０」レベルの場合には電流制限部２２がオフ状態になる。

図４（ｃ）は、充電用ダイオード２１に流れる電流量の波形を表わす図である。
第３の制御信号Ｃ３は、時刻ＴＳよりも後であり、かつ時刻Ｔ０よりも前である時刻Ｔ１で、「１」から「０」に変化するように制御される。これにより、時刻Ｔ１以降において、電流制限部２２は、オフとなり、電力入力端子ＩＰとコンデンサ２３の第１の端子Ｐ２１の間の電流経路を遮断する。時刻Ｔ１以降においては、充電用ダイオード２１に順方向電流が流れないので、充電用ダイオード２１に逆方向電圧が印加されても逆回復電流は流れない。

以上のように、実施の形態１では、ブートストラップ回路において逆回復電流によるノイズの発生を抑制することができる。

また、逆方向電圧がダイオードに印加される時刻直前で順方向電流が流れていないので、高速リカバリ電流仕様の高価なダイオードを充電用ダイオード２１に使用する必要がなくなり、電力変換装置を安価に構成することが可能になる。

なお、上記の実施形態では、ブートストラップ回路２の電力入力端子ＩＰからコンデンサ２３の第１の端子Ｐ２１までの間に、充電用ダイオード２１と電流制限部２２とをこの順序で配置される例について説明したが、これに限定するものではない。充電用ダイオード２１と電流制限部２２の配置順序を逆にしてもよい。

実施の形態２．
図５は、実施の形態２のブートストラップ回路２の構成を表わす図である。

実施の形態２でのブートストラップ回路２は、電力入力端子ＩＰと、抵抗２４と、充電用ダイオード２１と、電流制限部２２と、コンデンサ２３とを備える。

電力入力端子ＩＰと、充電用ダイオード２１と、電流制限部２２と、コンデンサ２３とは、実施の形態１で説明したものと同様である。

電源回路１８の出力である第２の直流電力ＤＣ２は、電力入力端子ＩＰを通じて、抵抗２４の第１の端子Ｐ３１に入力される。

電力入力端子ＩＰと、コンデンサ２３との間に抵抗２４が配置されることによって、電力変換装置１の動作開始時やコンデンサ２３の電荷枯渇時において、コンデンサ２３に突発的な電流量の大きい充電電流（突入電流）が流れるのを抑制することが可能になる。

実施の形態２の電流制限部２２の制御方法は、実施の形態１と同様である。すなわち、第３の制御信号Ｃ３は、時刻Ｔ０より前の時刻Ｔ１で「１」から「０」に変化するように制御される。

実施の形態２では、実施の形態１の効果に加えて、コンデンサ２３に突発的な電流量の大きい充電電流（突入電流）が流れるのを抑制することが可能になる。突入電流の抑制により、充電電流のリンギングを小さく、かつ、時間的に短くすることが可能になるので、電力変換装置１の迅速な立ち上げが可能になる。また、充電電流のリンギングを小さく、かつ、時間的に短くすることが可能になることで、コンデンサ２３の寿命の長期間化も可能となる。

なお、上記の実施形態では、ブートストラップ回路２の電力入力端子ＩＰからコンデンサ２３の第１の端子Ｐ２１までの間に、抵抗２４と充電用ダイオード２１と電流制限部２２とをこの順序で配置される例について説明したが、これに限定するものではなく、これら３つの構成要素の配置順序は、いずれであってもよい。

実施の形態３．
図６は、実施の形態３のブートストラップ回路２の構成を表わす図である。

実施の形態３でのブートストラップ回路２は、抵抗２４と、充電用ダイオード２１と、電流制限部３２と、コンデンサ２３とを備える。電流制限部３２は、ＮチャネルＭＯＳ−ＦＥＴ２５と、ゲート抵抗２６とを含む。

ＮチャネルＭＯＳ−ＦＥＴ２５は、以降、ＮＭＯＳ−ＦＥＴ２５と記載する。
抵抗２４と、充電用ダイオード２１と、コンデンサ２３とは、実施の形態２で説明したものと同様である。

電源回路１８の出力である第２の直流電力ＤＣ２は、電力入力端子ＩＰを通じて、抵抗２４の第１の端子Ｐ３１に入力される。抵抗２４の第２の端子Ｐ３２は、充電用ダイオード２１のアノードに接続される。充電用ダイオード２１のカソードは、ＮＭＯＳ−ＦＥＴ２５のドレイン端子（Ｄ）に接続される。ＮＭＯＳ−ＦＥＴ２５のソース端子（Ｓ）は、コンデンサ２３の第１の端子Ｐ２１に接続される。ＮＭＯＳ−ＦＥＴ２５のゲート端子（Ｇ）は、ゲート抵抗２６の第１の端子Ｐ４１に接続される。

ゲート抵抗２６の第２の端子Ｐ４２は、第３の制御信号Ｃ３を受ける。
ＮＭＯＳ−ＦＥＴ２５の制御方法は、実施の形態２と同様である。すなわち、第３の制御信号Ｃ３が時刻Ｔ０より前の時刻Ｔ１で「１」から「０」に変化するように制御される。

図７（ａ）は、交流電力ＡＣの出力端子１９の電位波形を表わす図である。
図７（ｂ）は、第３の制御信号Ｃ３の波形を表わす図である。

図７（ｃ）は、充電用ダイオード２１に流れる電流量の波形を表わす図である。
ＮＮＯＳ−ＦＥＴ２５のゲート端子（Ｇ）には寄生容量が存在するため、ゲート端子（Ｇ）の寄生容量とゲート抵抗２６とで低域通過型フィルタ（ローパスフィルタ）が構成される。そのため、この低域通過型フィルタの特性によって、図７（ｃ）に示すように、充電用ダイオード２１を流れる電流は、時刻Ｔ１から即座に０になるのではなく、徐々に減少して、最終的に０となる。

実施の形態３では、実施の形態１および２の効果に加えて、ブートストラップ回路におけるノイズの発生量を実施の形態１および２の場合よりも一層抑制することが可能になる。

なお、上記の実施形態では、ブートストラップ回路２の電力入力端子ＩＰからコンデンサ２３の第１の端子Ｐ２１までの間に、抵抗２４と充電用ダイオード２１とＮＮＯＳ−ＦＥＴ２５とをこの順序で配置される例について説明したが、これに限定するものではなく、これら３つの構成要素の配置順序は、いずれであってもよい。

上記の実施形態では、ブートストラップ回路２は、ＮチャネルＭＯＳＦＥＴ２５を備えるものとしたが、これに限定するものではなく、ＰチャネルＭＯＳ−ＦＥＴを備えるものとしてもよい。

また、上記の実施形態では、ブートストラップ回路２は、実施の形態２と同様に、抵抗２４を備えるものとしたが、これに限定するものではなく、実施の形態１と同様に抵抗２４を備えないものとしてもよい。

実施の形態４．
図８は、実施の形態４における交流電力１相分の電力変換装置の構成を表わす図である。

実施の形態４の電力変換装置１は、実施の形態１の高電位側半導体スイッチング素子１２に代えてＩＧＢＴ（Insulated Gate Bipolar Transistor）６０を備え、実施の形態１の低電位側半導体スイッチング素子１３に代えてＩＧＢＴ６１を備える。

ＩＧＢＴ６０のコレクタ端子６０ｃは、第１の直流電力ＤＣ１の高電位側の直流母線１１ａと高電位側還流用ダイオード１４のカソードとに接続される。

ＩＧＢＴ６０のエミッタ端子６０ｅは、高電位側還流用ダイオード１４のアノードと、交流電力ＡＣの出力端子１９と、ＩＢＧＴ６１のコレクタ端子６１ｃと、低電位側還流用ダイオード１５のカソードとに接続される。

ＩＧＢＴ６１のエミッタ端子６１ｅは、第１の直流電力ＤＣ１の低電位側の直流母線１１ｂと低電位側還流用ダイオード１５のアノードとに接続される。

ＩＧＢＴ６０のゲート端子６０ｇは、高電位側駆動回路１６の出力に接続される。ＩＧＢＴ６１のゲート端子６１ｇは、低電位側駆動回路１７の出力に接続される。

なお、上記の実施形態では、高電位側半導体スイッチング素子１２と低電位側半導体スイッチング素子とを、ＩＧＢＴ６０とＩＧＢＴ６１に置換した場合を示したが、高電位側半導体スイッチング素子１２と低電位側半導体スイッチング素子１３のいずれか一方をＩＧＢＴに置換しても構わない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１ａ，１ｂ，１ｃ 電力変換装置（１相分）、２ ブートストラップ回路、３ 三相交流モータ、４ａ，４ｂ 電流検出部、５ 制御信号生成回路、１１ａ 高電位側の直流母線、１１ｂ 低電位側の直流母線、１２ 高電位側半導体スイッチング素子、１３ 低電位側半導体スイッチング素子、１４ 還流用ダイオード、１５ 還流用ダイオード、１６ 高電位側駆動回路、１７ 低電位側駆動回路、１８ 電源回路、１９，１９ａ，１９ｂ，１９ｃ 交流電力の出力端子、２１ 充電用ダイオード、２２，３２ 電流制限部、２３ コンデンサ、２４ 抵抗、２５ ＮＭＯＳ−ＦＥＴ、２６ ゲート抵抗、３１ 回転角検出部、６０，６１ ＩＧＢＴ、６０ｃ，６１ｃ コレクタ端子、６０ｇ，６１ｇ ゲート端子、６０ｅ，６１ｅ エミッタ端子、ＩＰ，Ｐ１１，Ｐ１２，Ｐ１３，Ｐ２１，Ｐ２２，Ｐ６１〜Ｐ６６ 端子。

Claims (8)

1. 外部から供給される第１の直流電力を交流電力に変換して、出力端子から前記交流電力を出力する電力変換装置であって、
   前記第１の直流電力が伝送される高電位側の母線と低電位側の母線との間に直列に接続される高電位側半導体スイッチング素子と低電位側半導体スイッチング素子と、
   前記高電位側半導体スイッチング素子および前記低電位側半導体スイッチング素子のそれぞれに逆並列で接続される２つの還流用ダイオードと、
   外部から入力される第１の制御信号に基づいて、前記高電位側半導体スイッチング素子をオン状態またはオフ状態のいずれかの状態に制御する高電位側駆動回路と、
   外部から入力される第２の制御信号に基づいて、前記低電位側半導体スイッチング素子をオン状態またはオフ状態のいずれかの状態に制御する低電位側駆動回路と、
   前記低電位側駆動回路を動作させるために第２の直流電力を供給する電源回路と、
   ブートストラップ回路とを備え、
   前記ブートストラップ回路は、
   前記第２の直流電力が入力される電力入力端子と、
   第１の端子と、第２の端子とを有し、前記高電位側駆動回路に第３の直流電力を供給するコンデンサとを含み、
   前記ブートストラップ回路は、さらに、
   前記電力入力端子と、前記コンデンサの第１の端子との間に、直列に接続された充電用ダイオードと電流制限部とを含み、
   前記充電用ダイオードの順方向が、前記電力入力端子から前記コンデンサの第１の端子への方向であり、
   前記高電位側半導体スイッチング素子がオフ状態からオン状態に変化する時刻よりも前の時刻において、前記電流制限部は、前記電力入力端子と前記コンデンサの第１の端子の間の電流経路を遮断する、電力変換装置。
2. 前記ブートストラップ回路は、
   前記電力入力端子と、前記コンデンサの第１の端子との間に、直列に接続された前記充電用ダイオードと、前記電流制限部と、抵抗とを含む、請求項１記載の電力変換装置。
3. 前記電流制限部は、ＭＯＳ−ＦＥＴによって構成される、請求項１または２に記載の電力変換装置。
4. 前記電流制限部は、外部から入力される第３の制御信号に基づいて、前記電流経路を遮断または接続する、請求項１または２に記載の電力変換装置。
5. 前記電流制限部は、
   ＭＯＳ−ＦＥＴと、
   前記ＭＯＳ−ＦＥＴのゲート端子と接続する端子と、前記第３の制御信号を受ける端子とを有するゲート抵抗を備える、請求項４記載の電力変換装置。
6. 前記高電位側半導体スイッチング素子および低電位側半導体スイッチング素子のうちの少なくとも１つは、ＩＧＢＴによって構成される、請求項１〜５のいずれか１項に記載の電力変換装置。
7. 前記高電位側駆動回路の高電位側の電圧入力端子は、前記コンデンサの第１の端子と接続し、
   前記高電位側駆動回路の低電位側の電圧入力端子、および前記コンデンサの第２の端子は、前記交流電力の出力端子と接続する、請求項１記載の電力変換装置。
8. 前記低電位側駆動回路の高電位側の電圧入力端子は、前記電源回路の出力端子と接続し、前記低電位側駆動回路の低電位側の電圧入力端子は、前記低電位側の母線と接続する、請求項１記載の電力変換装置。
   

Images