JP2016517247A - スイッチング増幅器及びその制御方法 - Google Patents

スイッチング増幅器及びその制御方法 Download PDF

Info

Publication number
JP2016517247A
JP2016517247A JP2016510623A JP2016510623A JP2016517247A JP 2016517247 A JP2016517247 A JP 2016517247A JP 2016510623 A JP2016510623 A JP 2016510623A JP 2016510623 A JP2016510623 A JP 2016510623A JP 2016517247 A JP2016517247 A JP 2016517247A
Authority
JP
Japan
Prior art keywords
inverters
inverter
switching
signal
pwm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016510623A
Other languages
English (en)
Other versions
JP6105154B2 (ja
Inventor
スン、ファン−ホ
Original Assignee
ピーエステック カンパニー リミテッド
ピーエステック カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ピーエステック カンパニー リミテッド, ピーエステック カンパニー リミテッド filed Critical ピーエステック カンパニー リミテッド
Publication of JP2016517247A publication Critical patent/JP2016517247A/ja
Application granted granted Critical
Publication of JP6105154B2 publication Critical patent/JP6105154B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/526—Circuit arrangements for protecting such amplifiers protecting by using redundant amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

本発明の実施例は、それぞれ複数のスイッチング素子を有するＮ個のインバーター（Ｎは自然数）を含み、複数のスイッチング素子に入力されるＰＷＭ信号により複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、スイッチングにより出力信号を生成するインバーター部と、Ｎ個のインバーターの出力端にそれぞれ接続され、Ｎ個のインバーターの正常動作可否により短絡または開放されるＮ個のスイッチを含むスイッチ部と、を備え、Ｎ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、無停止型スイッチング増幅器を提供する。

Description

本発明は、スイッチング増幅器及びその制御方法に関する。
この部分に記述した内容は単に本実施例に係る背景情報を提供するのみで、従来技術を構成するのではない。
増幅器とは、小さい信号を受信して大きい信号に増幅する装置をいう。一般的な増幅器の例としてオーティオアンプと呼ばれる音響増幅器を挙げられる。多くの増幅器は線形増幅器として構成される。線形増幅器は、トランジスターをオンまたはオフすることで、入力信号を増幅した増幅信号を生成する。線形増幅器は、出力の帯域幅が広くて雑音が少ないとの長所を持っているが、出力電圧が入力電圧に比べて低い場合は半導体素子の損失により効率が大幅に低下する短所がある。
線形増幅器の短所を改善するための方法の一つにスイッチング増幅器がある。スイッチング増幅器は、線形増幅器と異なり、トランジスターなどの半導体素子をオンまたはオフの二つの状態のうち一つの状態のみで動作させ、半導体素子のオンまたはオフにより入力電圧の最大値と最小値を有する矩形波を生成する。スイッチング増幅器は、低域通過フィルターを用いて高周波成分を抑制して矩形波を出力する。スイッチング増幅器は、半導体素子がオン状態で動作して電流が流れるときに半導体素子に入力電圧に比べて低い電圧がかかるので、線形増幅器に比べて効率が大幅に改善される長所を持っている。しかし、スイッチング増幅器は、出力の帯域幅より十分高い周波数でスイッチングを行う必要があるために、十分な帯域幅を得るのに制限があり、スイッチングによりスイッチング素子に流れる電圧と電流が矩形波になるので、雑音が大きいという短所がある。
線形増幅器及びスイッチング増幅器は、増幅器が故障した場合、増幅器の故障が復旧するまでは入力信号を増幅することができないので、増幅器の信頼性が低下するという問題がある。
そこで、本発明はこれらの点に鑑みてなされたものであり、絶縁した電源で駆動する複数のインバーターが直列接続された方式で構成され、各インバーターの出力端にインバーターの正常動作可否により短絡または開放するスイッチが追加で接続された無停止型スイッチング増幅器を用い、一つまたはそれ以上のインバーターが故障しても、残りのインバーターで正常に動作するように制御することで、スイッチング増幅器の信頼性を高めることを一つの目的とする。
さらに、高耐圧低速スイッチング素子で構成したインバーター及び低耐圧高速スイッチング素子で構成したインバーターを組み合わせた混合型スイッチング増幅器を用いることで、高効率・低雑音で増幅信号を実現しながらスイッチング素子の動作に伴う導通損失及びスイッチング損失を最小化し、高効率で信号を増幅することをもう一つの目的とする。
本発明の実施例においては、それぞれ複数のスイッチング素子を有するＮ個のインバーター（Ｎは自然数）を含み、該複数のスイッチング素子に入力されるＰＷＭ信号により該複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、Ｎ個のインバーターの出力端にそれぞれ並列に接続され、Ｎ個のインバーターの正常動作可否により短絡または開放されるＮ個のスイッチを含むスイッチ部と、を備え、Ｎ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、無停止型スイッチング増幅器を提供する。
本発明の実施例においては、それぞれ複数のスイッチング素子を有するＮ−１個のインバーター（Ｎは自然数）と、それぞれ該Ｎ−１個のインバーターに含まれる複数のスイッチング素子とは異なる電気的特性を有する複数のスイッチング素子を有するＭ個のインバーター（Ｍは自然数）を含み、該Ｎ−１個のインバーター及び該Ｍ個のインバーターは、それぞれの複数のスイッチング素子に入力されるＰＷＭ信号により該それぞれの複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、Ｎ−１個のインバーター及びＭ個のインバーターの出力端にそれぞれ並列に接続され、Ｎ−１個のインバーター及びＭ個のインバーターの正常動作可否により短絡または開放されるＮ−１個のスイッチ及びＭ個のスイッチを含むスイッチ部と、を備え、Ｎ−１個のインバーター及びＭ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、混合型スイッチング増幅器を提供する。
本発明の実施例においては、無停止型スイッチング増幅器がＮ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点で追加でオンまたはオフするインバーターの個数を算出する工程と、算出する工程を介してインバーターを追加でオンする場合は、前もって設定した順番でインバーターを追加でオンにするようにＰＷＭ信号を生成する工程と、算出する工程を介してオン状態のインバーターをオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターをオフにするようにＰＷＭ信号を生成する工程と、算出する工程を介してオン状態のインバーターをデューティー比をもってオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターをデューティー比でオフにするようにＰＷＭ信号を生成する工程と、を備える、ＰＷＭ信号を生成する方法を提供する。
本発明の実施例においては、混合型スイッチング増幅器がＮ−１個のインバーター及びＭ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点で追加でオンまたはオフするＮ−１個のインバーター及びＭ個のインバーターの個数をそれぞれ算出する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち追加でオンするインバーターが少なくとも一つ以上存在する場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターを追加でオンにするようにＰＷＭ信号を生成する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをオフする場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターをオフにするようにＰＷＭ信号を生成する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをデューティー比をもってオフする場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターをデューティー比でオフにするようにＰＷＭ信号を生成する工程と、を備える、ＰＷＭ信号を生成する方法を提供する。
本発明によれば、絶縁した電源で駆動される複数のインバーターが直列で接続された方式で構成され、かつ各インバーターの出力端にインバーターの正常動作可否により短絡または開放されるスイッチがさらに接続された無停止型スイッチング増幅器を用いて、一つまたは複数のインバーターが故障しても、残りのインバーターで正常動作ができるように制御することでスイッチング増幅器の信頼性を高めることができるという効果を奏する。
さらに、高耐圧低速スイッチング素子で構成したインバーター及び低耐圧高速スイッチング素子で構成したインバーターを組み合わせた混合型スイッチング増幅器を用いることで、高効率・低雑音で増幅信号を実現しながら、スイッチング素子の動作に伴う導通損失及びスイッチング損失を最小化し、信号増幅の効率を高めることができるという効果を奏する。
本発明の実施例に係る無停止型スイッチング増幅器を概略的に示すブロック図である。
本発明の実施例に係る混合型スイッチング増幅器を概略的に示すブロック図である。
本発明の実施例に係る無停止型スイッチング増幅器がＰＷＭ信号によりＮ個のインバーターの動作を制御する過程を示す概略図である。
本発明の実施例に係る無停止型スイッチング増幅器がＰＷＭ信号によりＮ−１個のインバーター及びＭ個のインバーターの動作を制御する過程を示す概略図である。
本発明の実施例に係る無停止型スイッチング増幅器がＮ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法を説明するフローチャートである。
本発明の実施例に係る混合型スイッチング増幅器がＮ−１個のインバーター及びＭ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法を説明するフローチャートである。
以下、添付図面を参照し、本明細書に開示された実施例を詳しく説明する。
図面符合に関係なく同一または類似する構成要素は同一な参照番号を付与し、これに対する重複される説明は省略するものとする。後述の説明に使用される構成要素に対する接尾語"部"は明細書作成の容易さのみ考慮され付与されたり、混用されたりするものとし、それ自体で区別される意味または役割を持つものではない。さらに本明細書で開示された実施例を説明するにあたって、関連する公知技術に対する具体的な説明が本明細書で開示された実施例の要旨を濁すだろうと判断された時、その詳細な説明を省略する。さらに、添付された図面は本明細書に開示された実施例を容易に理解できるためのものであり、添付された図面により本明細書に開示された技術的思想が制限されないうえ、本発明の思想及び技術範囲に含まれるすべての変更均等物乃至代替物を含むものと理解するものとする。
さらに、本発明の構成要素の説明において、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）、などの用語を用いることがある。このような用語は、該当する構成要素を他の構成要素と区別するためであり、その用語によって該当する構成要素の本質や順番または順序などが限定することはない。ある構成要素が他の構成要素に「連結」、「結合」、または「接続」されると記載されている場合、当該構成要素は、他の構成要素にダイレクトに連結または接続される場合もあるが、当該構成要素の間にもう一つの構成要素が「連結」、「結合」、または「接続」される場合もあると理解すべきである。
スイッチング増幅器は、複数のスイッチング素子を含むインバーターで構成される。スイッチング増幅器は、複数のスイッチング素子に入力されるＰＷＭ信号により複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御し、印加された直流電圧をスイッチングすることで、入力信号を増幅した増幅信号を生成する。本発明の実施例に係る無停止型スイッチング増幅器（１００）は、スイッチング増幅器を構成する一つまたは複数のインバーターが故障しても、残りのインバーターで正常動作が可能になるように動作することで、スイッチング増幅器の信頼性を高めることができる。さらに、本発明の実施例に係る混合型スイッチング増幅器（２００）は、高効率、低雑音で増幅信号を生成しながら、スイッチング素子の動作に伴う導通損失及びスイッチング損失を最小化し、信号増幅の効率を高めることができる。
図１は、本発明の実施例に係る無停止型スイッチング増幅器（１００）を概略的に示すブロック図である。
図１に示すように、本発明の実施例に係る無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（第１インバーター（１１２）〜第Ｎインバーター（１１８））を含むインバーター部（１１０）、Ｎ個のスイッチ（第１スイッチ（１２２）〜第Ｎスイッチ（１２４））を含むスイッチ部（１２０）、低域通過フィルター（１３０）、及び負荷（１４０）を備える。
本発明の実施例に係る無停止型スイッチング増幅器（１００）は、低い耐圧と速いスイッチング速度を有するスイッチング素子で構成したＮ個のインバーター（１１２〜１１８）を備え、入力信号を増幅する過程でスイッチング素子の動作に伴うスイッチング損失を最小化することができる。さらに、無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）を直列に接続することで、スイッチング素子の耐圧及びスイッチング電圧を低減することができ、これによって増幅信号の雑音を低減することができる。無停止型スイッチング増幅器（１００）は、直列接続したそれぞれのインバーターの出力端にインバーターの正常動作可否により短絡または開放されるＮ個のスイッチ（１２２〜１２４）をさらに備える。このような構成で、無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうち一つまたは複数のインバーターが故障しても、残りのインバーターで正常動作が可能になるように制御を行う。
本発明の実施例に係る無停止型スイッチング増幅器（１００）は、ＰＷＭ制御部（１０５）をさらに備える。ＰＷＭ制御部（１０５）は、外部から入力信号を受け、入力信号のフィードバック制御の結果によってデューティー比を決定するＰＷＭ信号を生成する。即ち、ＰＷＭ制御部（１０５）は、入力されて入力信号に基づいて、入力信号を前もって設定した増幅レベルに増幅するために必要な出力電圧を周期毎に把握し、各周期にＮ個のインバーター（１１２〜１１８）に必要な出力電圧を生成するようにデューティー比を決定するＰＷＭ信号を生成する。
本発明の実施例に係るＰＷＭ制御部（１０５）は、入力信号及びその増幅信号をフィードバック制御した結果に基づいて毎スイッチング周期の開始点でＮ個のインバーター（１１２〜１１８）から出力される全体出力電圧を把握する。ＰＷＭ制御部（１０５）は、把握した出力電圧によってＮ個のインバーター（１１２〜１１８）のうち追加でオンまたはオフするインバーターの個数を算出する。Ｎ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを追加でオンまたはオフする場合、ＰＷＭ制御部（１０５）は、前もって設定したインバーターの動作順番によりＮ個のインバーター（１１２〜１１８）をオンまたはオフするＰＷＭ信号を生成する。
即ち、ＰＷＭ制御部（１０５）は、入力信号に基づいてＮ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを追加でオンする場合、前もって設定した動作順番のインバーターをオンするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、入力信号に基づいてオン状態のインバーターをオフする場合は、オン状態のインバーターのうち前もって設定した順番のインバーターをオフするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、入力信号に基づいてオン状態のインバーターを所定のデューティー比をもってオフする場合はオン状態のインバーターのうち前もって設定した順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
例えば、ＰＷＭ制御部（１０５）は、入力信号に基づいてＮ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを追加でオンする場合は、前もって設定した動作順番のうち高い順番のインバーターから追加でオンするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、入力信号に基づいてオン状態のインバーターをオフする場合は、オン状態のインバーターのうち低い順番のインバーターからオフするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、入力信号に基づいてオン状態のインバーターを所定のデューティー比をもってオフする場合は、オン状態のインバーターのうち低い順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
本発明の実施例に係る無停止型スイッチング増幅器（１００）に備えられたＮ個のインバーター（１１２〜１１８）のそれぞれに適用するスイッチング周波数は、スイッチング増幅器を一つのインバーターで構成した場合に一つのインバーターに適用するスイッチング周波数より一定の大きさだけ減少する効果を得ることができる。
毎スイッチング周期で必要な出力電圧の変化の幅が大きくなければ、ＰＷＭ制御部（１０５）は、オフ状態のインバーターのうち一つのインバーターをオンし、オン状態のインバーターのうち一つのインバーターをオフするようにＰＷＭ信号をスイッチング周期毎に生成する。個の場合、Ｎ個のインバーター（１１２〜１１８）のそれぞれに適用するスイッチング周波数が、スイッチング増幅器を一つのインバーターで構成した場合に一つのインバーターに適用するスイッチング周波数より最大１／Ｎに減少する効果を得ることができる。即ち、本発明の実施例に係る無停止型スイッチング増幅器（１００）は、低い耐圧と速いスイッチング速度を有する複数のスイッチング素子を含むＮ個のインバーター（１１２〜１１８）でスイッチング増幅器を構成し、それぞれのインバーターの等価的なスイッチング周波数が低くなるように制御することで、入力信号を増幅する過程でスイッチング素子の動作に伴うスイッチング損失を最小化する。
本発明の実施例に係るＮ個のインバーター（１１２〜１１８）に前もって設定した動作順番は、特定の方式に限定されずに、様々な方式で動作順番を設定することができる。
インバーター部（１１０）は、Ｎ個のインバーター（１１２〜１１８）（Ｎは自然数）を備える。Ｎ個のインバーター（１１２〜１１８）は、それぞれ複数のスイッチング素子（１１６）を含む。インバーター部（１１０）は、複数のスイッチング素子（１１６）に入力されるＰＷＭ信号により複数のスイッチング素子（１１６）をオンまたはオフ制御し、印加された直流電圧をスイッチングすることで、出力信号を生成する。Ｎ個のインバーター（１１２〜１１８）のそれぞれは、直流を提供する直流電源部（１１４）を含む。それぞれの直流電源部（１１４）にＶｓ（前もって設定した最大増幅レベルに必要な出力電圧）をインバーターの個数で割ったＶｓ／Ｎの直流電圧が印加されるようにすれば、インバーター部（１１０）は、インバーターを最も簡単に制御することができる。異なる電圧が印加されると、もっと複雑な計算が必要になる。
図１に示す無停止型スイッチング増幅器（１００）のインバーター部（１１０）は、ＭＯＳＦＥＴ形態のＮ個のインバーター（１１２〜１１８）を含む。本実施例で、Ｎ個のインバーター（１１２〜１１８）のそれぞれに含まれた複数のスイッチング素子（１１６）には、複数のスイッチング素子（１１６）の動作に伴う導通損失及びスイッチング損失のうち、導通損失よりスイッチング損失を減少させるため、低い耐圧で相対的に速いスイッチング速度を有するスイッチング素子を用いる。
スイッチング増幅器で発生する損失は、導通状態（オン状態）で電流が流れることによって発生する導通損失と、スイッチングをするたびに発生するスイッチング損失に分けられる。導通損失は、流れる電流が多いほど増加し、スイッチング素子の導通時に電圧降下が大きいほど増加する。スイッチング損失は、スイッチング素子が一回スイッチングする際に発生するスイッチングエネルギーが大きいほど増加し、スイッチング周波数が高いほど増加する。ＭＯＳＦＥＴの場合、導通状態になると抵抗のような特性を有する。即ち、ＭＯＳＦＥＴを構成する複数のスイッチング素子を並列に接続して抵抗を低くすると、導通損失を必要とするだけ減少させることができる。本発明の実施例に係る無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）ＭＯＳＦＥＴの形態にし、導通損失を減少させる一方、Ｎ個のインバーター（１１２〜１１８）に含まれた複数のスイッチング素子を導通損失及びスイッチング損失のうち導通損失よりスイッチング素子を減少させるため、低い耐圧と速いスイッチング速度を有するスイッチング素子を選択することで、スイッチング損失を最小化できる。
本発明の実施例に係るインバーター部（１１０）は、前もって設定した最大増幅レベルに必要な出力電圧を提供することができるインバーターの個数より少なくとも一つ以上多いインバーターを備える。これによって、Ｎ個のインバーター（１１２〜１１８）のうち一つでも故障した場合、故障したインバーターの出力端に接続されたスイッチを短絡し、故障したインバーターを除いた残りのインバーターを介して必要な出力電力を提供できるように制御することができる。
本発明の実施例に係るＮ個のインバーター（１１２〜１１８）は、Ｎ個のインバーター（１１２〜１１８）のうち一つのインバーターが故障しても、故障したインバーターを除いた残りのインバーターは持続的に動作するように構成される。さらに、故障したインバーターは、残りのインバーターが動作する間に修理または交替することが可能であり、交替後に当該インバーターがまた動作を始めるように構成されている。本発明の実施例に係る無停止型スイッチング増幅器（１００）は、インバーターの故障に影響されずに持続的に動作することができ、これによってスイッチング増幅器の信頼性を高める効果を奏する。
図１ではインバーター部（１１０）がＭＯＳＦＥＴで構成したＮ個のインバーター（１１２〜１１８）を含み、Ｎ個のインバーター（１１２〜１１８）に含まれた複数のスイッチング素子（１１６）が複数のスイッチング素子（１１６）の動作に伴う導通損失及びスイッチング損失のうち導通損失よりはスイッチング損失を低減するために低い耐圧で相対的に速いスイッチング速度を有するスイッチング素子を用いると記載されているが、本発明はこれに限定されず、様々な形態のインバーター及び様々な電気的特性を有するスイッチング素子を用いることができる。
スイッチ部（１２０）は、Ｎ個のインバーター（１１２〜１１８）の出力端にそれぞれ並列に接続され、Ｎ個のインバーター（１１２〜１１８）の正常動作可否により短絡または開放されるＮ個のスイッチ（１２２〜１２４）を備える。Ｎ個のスイッチ（１２２〜１２４）は、それぞれのスイッチに接続されたインバーターが正常に動作していると判断する場合は開放し、それぞれのスイッチに接続されたインバーターが正常に動作してないと判断する場合は短絡することで、正常動作してないインバーターによって残りのインバーターの動作に障害が及ばないように制御する。本発明の実施例に係る無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）の正常動作可否を判断し、判断の結果によってＮ個のスイッチ（１２２〜１２４）を短絡または開放するための制御命令を生成するスイッチング動作制御部（不図示）をさらに備えることができる。
Ｎ個のインバーター（１１２〜１１８）の出力端は、互いに直列接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する。Ｎ個のインバーター（１１２〜１１８）の出力端から生成された増幅信号は、低域通過フィルター（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ、１３０）を経て高周波成分を遮断し、最終的に必要な周波数成分の信号のみ負荷（１４０）に提供される。
図２は、本発明の実施例に係る混合型スイッチング増幅器（２００）を概略的に示すブロック図である。
図２に示すように、本発明の実施例に係る混合型スイッチング増幅器（２００）は、第１インバーターグループ（２２０）及び第２インバーターグループ（２３０）を含むインバーター部（２１０）、Ｎ−１個のスイッチ（第１スイッチ（２４２）〜第Ｎ−１スイッチｎ（２４４））及びＭ個のスイッチ（第１スイッチ（２４６）〜第Ｍスイッチ（２４８））を含むスイッチ部（２４０）低域通過フィルター（２５０）、及び負荷（２６０）を備える。ここで、第１インバーターグループ（２２０）はＮ−１個のインバーター（第１インバーター（２２２）〜第Ｎ−１インバーター（２２８））（Ｎは１より大きい自然数）を含み、第２インバーターグループ（２３０）はＭ個のインバーター（第１インバーター（２３２）〜第Ｍインバーター（２３８））（Ｎは１より大きい自然数）を含む。
本発明の実施例に係る混合型スイッチング増幅器（２００）は、耐圧が高くてスイッチング損失が相対的に大きいスイッチング素子（２２６）で構成したＮ−１個のインバーター（２２２〜２２８）及びＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）に対して耐圧が低くてスイッチング損失が相対的に少ない複数のスイッチング素子（２３６）で構成したＭ個のインバーター（２３２〜２３８）を混合して構成することで、低い導通損失を有し、高いスイッチング周波数でも低いスイッチング損失で動作する。
本発明の実施例に係る混合型スイッチング増幅器（２００）は、ＰＷＭ制御部（２０５）をさらに備える。ＰＷＭ制御部（２０５）は、外部から入力信号を受け、入力信号に対するフィードバック制御の結果に基づいてデューティー比を決定するＰＷＭ信号を生成する。ＰＷＭ制御部（２０５）は、入力された入力信号に基づいて、入力信号を前もって設定した増幅レベルに増幅するために必要な出力電圧を周期毎に把握し、これによって各周期にＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）に必要な出力電圧を生成するようにデューティー比を設定したＰＷＭ信号を生成する。
本発明の実施例に係るＰＷＭ制御部（２０５）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて、Ｎ−１個のインバーター（２２２〜２２８）のスイッチング頻度がＭ個のインバーター（２３２〜２３８）のスイッチング頻度より低く動作するようにＰＷＭ信号を生成する。即ち、ＰＷＭ制御部（２０５）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のスイッチング頻度を制御することで、Ｎ−１個のインバーター（２２２〜２２８）が低いスイッチング周波数でスイッチングを行いながら入力信号を増幅するために必要な出力電圧の大部分を供給するように動作させる。さらに、ＰＷＭ制御部（２０５）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のスイッチング頻度を制御することで、Ｍ個のインバーター（２３２〜２３８）が高いスイッチング周波数でスイッチングを行いながら残りの出力電圧を提供するように動作させる。
Ｎ−１個のインバーター（２２２〜２２８）が入力信号を増幅するために必要な出力電圧の大部分を供給し、Ｍ個のインバーター（２３２〜２３８）が残りの出力電圧を提供するようにするためのＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のインバーター構成は、インバーター部（２１０）を説明する過程で追加で説明する。
ＰＷＭ制御部（２０５）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて、毎スイッチング周期の開始点でＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）から出力する出力電圧をそれぞれ把握する。ＰＷＭ制御部（２０５）は、把握した出力電圧によってＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち追加でオンまたはオフするインバーターの個数をそれぞれ算出する。その後、ＰＷＭ制御部（２０５）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターを追加でオンまたはオフする場合、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した動作順番によってＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）をオンまたはオフするようにＰＷＭ信号を生成する。
ＰＷＭ制御部（２０５）は、入力信号に基づいてＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターを追加でオンする場合は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した順番でインバーターを追加でオンするようにＰＷＭ信号を生成する。ＰＷＭ制御部（２０５）は、入力信号に基づいてオン状態のインバーターをオフする場合は、オン状態のインバーターのうち前もって設定した順番のインバーターからオフするようにＰＷＭ信号を生成する。ＰＷＭ制御部（２０５）は、入力信号に基づいてオン状態のインバーターを所定のデューティー比をもってオフする場合は、オン状態のインバーターのうち前もって設定した順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
例えば、ＰＷＭ制御部（２０５）は、入力信号に基づいてＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターを追加でオンする場合は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した動作順番のうち高い順番のインバーターから追加でオンするようにＰＷＭ信号を生成する。ＰＷＭ制御部（２０５）は、入力信号に基づいてオン状態のインバーターをオフする場合は、オン状態のインバーターのうち低い順番のインバーターからoffするようにＰＷＭ信号を生成する。ＰＷＭ制御部（２０５）は、入力信号に基づいてオン状態のインバーターを所定のデューティー比をもってオフする場合は、オン状態のインバーターのうち低い順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
このように、本発明の実施例に係る混合型スイッチング増幅器（２００）は、前述した無停止型スイッチング増幅器（１００）と同じように、混合型スイッチング増幅器（２００）に備えられたＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のそれぞれのスイッチング周波数を低減することができる。さらに、混合型スイッチング増幅器（２００）は、スイッチング周期ごとに必要な出力電圧の変化の幅が大きくなければ、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のスイッチング周波数を最大に低減することができるので、相対的に高効率で少ない雑音で増幅信号を生成するという効果を得ることができる。
本発明の実施例に係るＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定したインバーターの動作順番は、特定の方式に限定されず、様々な方式での動作順番を決定することができる。
インバーター部（２１０）は、それぞれ複数のスイッチング素子（２２６）を含むＮ−１個のインバーター（２２２〜２２８）及びＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）とは異なる電気的特性を有する複数のスイッチング素子（２３６）を含むＭ個のインバーター（２３２〜２３８）を備える。Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）は、それぞれの複数のスイッチング素子に入力されるＰＷＭ信号によりそれぞれの複数のスイッチング素子をオンまたはオフ制御し、印加された直流をスイッチングして出力信号を生成する。一方、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）は、それぞれ直流を提供する直流電源部（２２４、２３４）をさらに含む。
本発明の実施例に係る混合型スイッチング増幅器（２００）のインバーター部（２１０）は、Ｖｓ（前もって設定した最大増幅レベルに必要な出力電圧）をＮ（全体インバーターの数）で等分した場合、それぞれのインバーターがＶｓ／Ｎの出力信号を生成できるＮ−１個のインバーター（２２２〜２２８）の全体の出力電圧がＶｓ（Ｎ−１）／Ｎの出力電圧を生成できるようにする。さらに、インバーター部（２１０）は、それぞれのインバーターがＶｓ／（Ｎ×Ｍ）の出力電圧を生成できるＭ個のインバーター（２３２〜２３８）の全体の出力電圧がＶｓ／Ｎだけの出力電圧を生成できるようにする。結果的に、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）は、最大Ｖｓの出力電圧を生成することができる。これによって、ＰＷＭ制御部（２０５）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のスイッチング頻度を制御することで、Ｎ−１個のインバーター（２２２〜２２８）が低いスイッチング周波数でスイッチングしながら入力信号を増幅するために必要な出力電圧の大部分を供給し、Ｍ個のインバーター（２３２〜２３８）が高いスイッチング周波数でスイッチングしながら残りの出力電圧を提供するようにＰＷＭ信号を生成する。
図２に示す混合型スイッチング増幅器（２００）のインバーター部（２１０）は、ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）及びＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）を含んでいる。図１の無停止型スイッチング増幅器（１００）に対して記載したように、ＭＯＳＦＥＴの形態で構成したインバーターの場合、ＭＯＳＦＥＴを構成する複数のスイッチング素子を並列に接続して抵抗を低減することができ、導通損失を必要なだけ低減することができる。ＩＧＢＴの形態で構成したインバーターの場合、高い電圧に効率的で、スイッチング素子の導通時の電圧降下がＭＯＳＦＥＴより相対的に小さいので、導通損失を低減することができる（同一耐圧の場合、半導体素子の単位面積当たりの電流がもっと大きい）。即ち、本発明の実施例に係る混合型スイッチング増幅器（２００）は、ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）及びＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）を用いて、導通損失を低減するように動作する。
図２にでは混合型スイッチング増幅器（２００）が、Ｎ−１個のインバーター（２２２〜２２８）をＩＧＢＴの形態で構成し、Ｍ個のインバーター（２３２〜２３８）をＭＯＳＦＥＴの形態で構成すると記載しているが、本発明はこれに限定されず、互いに異なる特性を有する複数の素子で構成するのであればどのような形態で構成しても良い。例えば、同じ耐圧のＭＯＳＦＥＴでＩＧＢＴを代替することができる。
ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）には、ＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）に含まれた複数のスイッチング素子（２３６）に対し、耐圧が高くてスイッチング損失が相対的に大きいスイッチング素子を用いている。さらに、ＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）に含まれた複数のスイッチング素子（２３６）には、ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）に対し、耐圧が低くてスイッチング損失が相対的に小さいスイッチング素子を用いている。即ち、混合型スイッチング増幅器（２００）は、互いに異なる電気的特性を有するスイッチング素子で構成したインバーターを混合して構成することで、低い導通損失を有し、高いスイッチング周波数でも少ないスイッチング損失を得る効果を奏する。
ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）は、ＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）に含まれた複数のスイッチング素子（２３６）に対し、耐圧が高く、スイッチング損失が相対的に小さいスイッチング素子を用いると記載しているが、本発明はこれに限定されず、多数のスイッチング素子に対し、耐圧が高くてスイッチング損失が相対的に大きいスイッチング素子を用いることもできる。
同様に、ＭＯＳＦＥＴの形態で構成したＭ個のインバーター（２３２〜２３８）に含まれた複数のスイッチング素子（２３６）は、ＩＧＢＴの形態で構成したＮ−１個のインバーター（２２２〜２２８）に含まれた複数のスイッチング素子（２２６）に対し、耐圧が低く、スイッチング損失が相対的に小さいスイッチング素子を用いると記載しているが、本発明はこれに限定されず、多数のスイッチング素子に対し、耐圧が低くてスイッチング損失が相対的に小さいスイッチング素子を用いることもできる。
本発明の実施例に係るインバーター部（２１０）は、前もって設定した最大増幅レベルに必要な出力電圧を提供できるインバーターの個数より少なくとも一つ以上多い数のインバーターをＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）に含むことができる。これによって、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターが故障した場合、故障したインバーターの出力端に接続されているスイッチを短絡させ、故障したインバーターを除いた残りのインバーターを用いて必要な出力電圧を提供するように制御する。
スイッチ部（２４０）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の出力端にそれぞれ並列に接続され、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の正常動作可否により短絡または開放されるＮ−１個のスイッチ（第１スイッチ（２４２）〜第Ｎ−１スイッチ（２４４））及びＭ個のスイッチ（第１スイッチ（２４６）〜第Ｍスイッチ（２４８））を含む。Ｎ−１個のスイッチ（２４２〜２４４）及びM個のスイッチ（２４６〜２４８）は、それぞれのスイッチに接続されたインバーターが正常動作していると判断した場合は開放し、それぞれのスイッチに接続されたインバーターが正常動作してないと判断した場合は短絡することで、正常動作してないインバーターによる残りのインバーターへの影響がないように制御する。一方、本発明の実施例に係る混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の正常動作可否を判断し、判断の結果に基づいてＮ−１個のスイッチ（２４２〜２４４）及びＭ個のスイッチ（２４６〜２４８）を短絡または開放するための制御命令を生成するスイッチ動作制御部（不図示）をさらに備えることができる。
Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の出力端は、互いに直列接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する。その後、生成された増幅信号は、低域通過フィルター（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ、２５０）を経て高周波成分を遮断し、最終的に必要な周波数成分の信号のみ負荷（２６０）に提供される。
図３は、本発明の実施例に係る無停止型スイッチング増幅器（１００）がＰＷＭ信号によりＮ個のインバーター（１１２〜１１８）の動作を制御する過程を示す概略図である。図３では、無停止型スイッチング増幅器（１００）が計１２個のインバーター（１１２〜１１８）で構成され、それぞれ順に１から１２までの順番が割り当てられていると仮定している。
図３では図１に例示した動作順番にＮ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを追加でオンまたはオフする過程を例示しているが、本発明はこれに限定されず、様々な動作順番を介してＮ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターの追加でオンまたはオフすることができる。
１２個のインバーターがそれぞれ生成できる最大出力電圧がＶｓ／１２で、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて最初の周期で５．５０×Ｖｓ／１２の全出力電圧を生成すると仮定すると、無停止型スイッチング増幅器（１００）は、一周期のスイッチングの間に５個のインバーターが１００％でオンになり、一つのインバーターが５０％のデューティー比でオンになるように動作すればよい。即ち、無停止型スイッチング増幅器（１００）は、ＰＷＭ信号により、最初の周期で１２個のインバーター（１１２〜１１８）のうち第３〜第８インバーターをオン状態にし、このうち最も順番が低い第３インバーターが５０％のデューティー比でオフになるように動作させることで、一周期の間に全出力電圧で５．５０×Ｖｓ／１２を生成する。一方、図３では最初に動作するインバーターを第３インバーターとしているが、これは無停止型スイッチング増幅器（１００）がＰＷＭ信号により１２個のインバーター（１１２〜１１８）の動作を制御する過程を説明するための一つの例に過ぎず、本発明はこれに限定されることではない。
その後、無停止型スイッチング増幅器（１００）が入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて二番目の周期で７．７５×Ｖｓ／１２の全出力電圧を生成すると仮定する。このとき、直前の周期の最後に５個のインバーターがオンになっており、次の周期の開始では８個のインバーターがオンになるので、無停止型スイッチング増幅器（１００）は、ＰＷＭ信号により追加で次の順番の３個のインバーターをオンし、オン状態のインバーターのうち最も低い順番のインバーターを７５％のデューティー比でオフになるように動作させる。即ち、無停止型スイッチング増幅器（１００）は、以前の周期で第４〜第８インバーターがオン状態だったので、次の順番の第９〜第１１インバーターがオン状態になり、オン状態で動作する第４〜第１１インバーターのうち最も低い順番の第４インバーターが７５％のデューティー比でオフになるように動作する。
その後、無停止型スイッチング増幅器（１００）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて三番目の周期で４．５０×Ｖｓ／１２の全出力電圧を生成すると仮定すると、次の周期の開始では計５個のインバーターがオン状態になれば良い。一方、無停止型スイッチング増幅器（１００）は、以前の周期の最後で第５〜第１１インバーターの７個のインバーターがオン状態で動作したので、オン状態のインバーターのうち低い順番の２個のインバーターをオフし、残りのオン状態のインバーターのうち最も低い順番のインバーターを５０％のデューティー比でオフになるように動作させる。即ち、第５〜第６インバーターがオフになるように動作し、残りのオン状態のインバーターである第７〜第１１インバーターのうち最も低い順番の第７インバーターが５０％のデューティー比でオフになるように動作する。
その後、無停止型スイッチング増幅器（１００）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて四番目の周期で１１．２５×Ｖｓ／１２の全出力電圧を生成すると仮定すると、無停止型スイッチング増幅器（１００）は、スイッチング周期の開始で１２個のインバーターがオンになっていることになる。一方、無停止型スイッチング増幅器（１００）は、以前の周期で第８〜第１１インバーターがオン状態で動作したので、追加で次の順番の８個のインバーターをオンし、オン状態のインバーターのうち最も低い順番のインバーターを２５％のデューティー比でオフになるように動作する。
本発明の実施例に係る無停止型スイッチング増幅器（１００）は、ＰＷＭ制御部（１０５）からＰＷＭ信号を受信し、Ｎ個のインバーターの動作を制御する。このとき、ＰＷＭ制御部（１０５）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいて毎スイッチング周期の開始点でＮ個のインバーター（１１２〜１１８）から出力すべき全出力電圧を把握する。ＰＷＭ制御部（１０５）は、把握した出力電圧により第１乃至第Ｎインバーター（１１２〜１１８）のうち追加でオンまたはオフするインバーターの個数を算出する。その後、ＰＷＭ制御部（１０５）は、Ｎ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを追加でオンする場合は、前もって設定したインバーターの動作順番により順番が高いインバーターからオンするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、Ｎ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターをオフする場合は、順番が低いインバーターからオフするようにＰＷＭ信号を生成する。ＰＷＭ制御部（１０５）は、Ｎ個のインバーター（１１２〜１１８）のうち少なくとも一つのインバーターを所定のデューティー比をもってオフする場合は、順番が低いインバーターからオフするようにＰＷＭ信号を生成する。これによって、無停止型スイッチング増幅器（１００）の第１乃至第Ｎインバーター（１１２〜１１８）のそれぞれに適用するスイッチング周波数は、スイッチング増幅器を一つのインバーターで構成した場合、一つのインバーターに適用するスイッチング周波数より最大１／Ｎにすることができ、スイッチングする電圧が１／Ｎに低減されるのでスイッチング損失も１／Ｎまたはこれよりもっと少なくなる効果がある。
図４は、本発明の実施例に係る混合型スイッチング増幅器（２００）がＰＷＭ信号によりＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の動作を制御する過程を示す概略図である。本発明の実施例に係る混合型スイッチング増幅器（２００）は、２５００Ｖｓの最大出力電圧を生成でき、Ｎ−１個のインバーター（２２２〜２２８）がそれぞれ生成できる最大出力電圧が５００Ｖｓ、Ｍ個のインバーター（２３２〜２３８）がそれぞれ生成できる最大出力電圧が１００Ｖｓだと仮定すると、Ｎ−１個のインバーター（２２２〜２２８）は計４個のインバーターで構成され、Ｍ個のインバーター（２３２〜２３８）は計５個のインバーターで構成される。このとき、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にはそれぞれ１から４、１から５までの順番がそれぞれ順に割り当てられている。
図４では図２に例示した動作順番を介してＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターを追加でオンまたはオフする過程を示しているが、本発明はこれに限定されず、様々な動作順番を介してＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つのインバーターを追加でオンまたはオフすることができる。
図４では説明を簡単にするために出力電圧が最小電圧から最大電圧まで線形的に増加して減少すると仮定した。入力信号及び入力信号による増幅信号のフィードバックの結果に基づいて混合型スイッチング増幅器（２００）が周期ごとに生成する全出力電圧が５００Ｖｓ以下の値である場合は、Ｍ個のインバーター（２３２〜２３８）が順次オンになるように動作して出力電圧を生成する。その後、５００Ｖｓ以上の出力電圧を生成する場合は、Ｎ−１個のインバーター（２２２〜２２８）のうち一つのインバーターがオン状態になり、Ｍ個のインバーター（２３２〜２３８）がオンまたはオフ状態になって必要な出力電圧を提供するように動作する。即ち、６５０Ｖｓの出力電圧を生成する場合、Ｎ−１個のインバーター（２２２〜２２８）のうち最も順番の低い第１インバーターがオン状態になり、残りの１５０Ｖｓの出力電圧を提供するために、Ｍ個のインバーター（２３２〜２３８）のうち順番が低い第１と第２インバーターがオン状態になる。その後、オン状態のＭ個のインバーター（２３２〜２３８）のうち順番が低い第１インバーターが５０％のデューティー比でオフになるように動作することで、６５０Ｖｓの出力電圧を生成する。
即ち、本発明の実施例に係る混合型スイッチング増幅器（２００）は、ＰＷＭ制御部（２０５）を用いてＮ−１個のインバーター（２２２〜２２８）が低いスイッチング周波数でスイッチングしながら入力信号を増幅するために必要な出力電圧の大部分を供給するようにする。これに加え、混合型スイッチング増幅器（２００）は、ＰＷＭ制御部（２０５）を用いて、Ｍ個のインバーター（２３２〜２３８）が高いスイッチング周波数でスイッチングしながら残りの出力電圧を提供するようにＰＷＭ信号を生成することで、導通損失を低減し、高いスイッチング周波数でも低いスイッチング損失が得られるように動作する。
図５は、本発明の実施例に係る無停止型スイッチング増幅器（１００）がＮ個のインバーター（１１２〜１１８）の動作を制御するためのＰＷＭ信号を生成する方法を説明するフローチャートである。
図５に示すように、本発明の実施例に係る無停止型スイッチング増幅器（１００）がＮ個のインバーター（１１２〜１１８）の動作を制御するためのＰＷＭ信号を生成する方法は、まず無停止型スイッチング増幅器（１００）が毎スイッチング周期の開始点で追加でオンまたはオフするインバーターの個数を算出する工程から始まる（ステップＳ５１０）。即ち、無停止型スイッチング増幅器（１００）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいてスイッチング周期ごとの開始点でＮ個のインバーター（１１２〜１１８）から出力すべき全出力電圧を把握し、把握した出力電圧によりＮ個のインバーター（１１２〜１１８）のうち追加でオンまたはオフするインバーターの個数を算出する。
無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうち追加でオンするインバーターが存在する場合（ステップＳ５２０），前もって設定した順番にインバーターをオンするようにＰＷＭ信号を生成する（ステップＳ５３０）。例えば、無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうち追加でオンするインバーターが存在する場合、前もって設定したインバーターの動作順番のうち高い順番のインバーターから追加でオンするようにＰＷＭ信号を生成する。
無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうちオフするインバーターが存在する場合（ステップＳ５４０），オン状態のインバーターのうち前もって設定した順番にインバーターをオフするようにＰＷＭ信号を生成する（ステップＳ５５０）。例えば、無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうちオフするインバーターが存在する場合、オン状態のインバーターのうち低い順番のインバーターからオフするようにＰＷＭ信号を生成する。
無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうちオン状態のインバーターを所定のデューティー比をもってオフする場合（ステップＳ５６０），オン状態のインバーターのうち前もって設定した順番にインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する（ステップＳ５７０）。例えば、無停止型スイッチング増幅器（１００）は、Ｎ個のインバーター（１１２〜１１８）のうちオン状態のインバーターを所定のデューティー比をもってオフする場合、オン状態のインバーターのうち最も低い順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
図６は、本発明の実施例に係る混合型スイッチング増幅器（２００）がＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の動作を制御するためのＰＷＭ信号を生成する方法を説明するフローチャートである。
図６に示すように、本発明の実施例に係る混合型スイッチング増幅器（２００）がＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の動作を制御するためのＰＷＭ信号を生成する方法は、まず混合型スイッチング増幅器（２００）がスイッチング周期ごとの開始点で追加でオンまたはオフするＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）の個数を算出する工程から始まる（ステップＳ６１０）。即ち、混合型スイッチング増幅器（２００）は、入力信号及び入力信号による増幅信号のフィードバック制御の結果に基づいてスイッチング周期ごとの開始点でＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）から出力すべき全出力電圧を把握する。混合型スイッチング増幅器（２００）は、把握した出力電圧によりＮ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち追加でオンまたはオフするインバーターの個数を算出する。
混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のインバーターを所定の追加でオンする場合（ステップＳ６２０）、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した順番にインバーターをオンするようにＰＷＭ信号を生成する（ステップＳ６３０）。例えば、混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のインバーターを追加でオンする場合、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定したインバーターの動作順番のうち高い順番のインバーターから追加でオンするようにＰＷＭ信号を生成する。
混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターをオフする場合（ステップＳ６４０）、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した順番にインバーターをオフするようにＰＷＭ信号を生成する（ステップＳ６５０）。例えば、混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターをオフする場合、オン状態のインバーターのうち低い順番のインバーターからオフするようにＰＷＭ信号を生成する。
混合型スイッチング増幅器（２００）は、第１乃至第Ｍインバーター（２２２〜２２８）及び第Ｍ＋１乃至第Ｎインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターを所定のデューティー比をもってオフする場合（ステップＳ６６０）、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した順番にインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する（ステップＳ６７０）。例えば、混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターを所定のデューティー比をもってオフする場合、オン状態のインバーターのうち最も低い順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。
図５及び図６ではステップＳ５１０乃至ステップＳ５７０及びステップＳ６１０乃至ステップＳ６７０を順次に実行するように記載しているが、これは本発明の実施例のお技術的思想を例示的に説明したのに過ぎず、本発明の実施例が属する技術分野で通常の知識を有する当業者であれば、本発明の実施例の本質的な特性から外れない範囲で図５及び図６に示す順番を変更して実行するか、ステップＳ５１０乃至ステップＳ５７０及びステップＳ６１０乃至ステップＳ６７０のうち一つ以上の工程を並列的に実行することで様々な形に修正及び変形して適用することができるので、図５及び図６に示す例は、時系列的な順番に限定されるものではない。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。本明細書が前記構成の精神及び必須的特徴を外れない範囲で他の特定の形態で具体化されることは当業者に自明である。前記詳細な説明はすべての面で制限的に解釈してはならず、例示的であることを考慮しなくてはならない。本明細書の範囲は添付された請求項の合理的解釈により決定されなくてはならないうえ、本明細書の等価的範囲内でのすべての変更は本発明の範囲に含むものとする。
本発明の実施例においては、それぞれ複数のスイッチング素子を有するＮ個のインバーター（Ｎは自然数）を含み、該複数のスイッチング素子に入力されるＰＷＭ信号により該複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、Ｎ個のインバーターの出力端にそれぞれ並列に接続されたＮ個のスイッチであって、対応するインバーターが正常に動作している場合に開放され、対応するインバーターが正常に動作していない場合に短絡されるＮ個のスイッチを含むスイッチ部と、を備え、Ｎ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、無停止型スイッチング増幅器を提供する。
本発明の実施例においては、それぞれ複数のスイッチング素子を有するＮ−１個のインバーター（Ｎは自然数）と、それぞれ該Ｎ−１個のインバーターに含まれる複数のスイッチング素子とは異なる電気的特性を有する複数のスイッチング素子を有するＭ個のインバーター（Ｍは自然数）を含み、該Ｎ−１個のインバーター及び該Ｍ個のインバーターは、それぞれの複数のスイッチング素子に入力されるＰＷＭ信号により該それぞれの複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、Ｎ−１個のインバーター及びＭ個のインバーターの出力端にそれぞれ並列に接続されたＮ−１個のスイッチ及びＭ個のスイッチであって、対応するインバーターが正常に動作している場合に開放され、対応するインバーターが正常に動作していない場合に短絡されるＮ−１個のスイッチ及びＭ個のスイッチを含むスイッチ部と、を備え、Ｎ−１個のインバーター及びＭ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、混合型スイッチング増幅器を提供する。
本発明の実施例においては、無停止型スイッチング増幅器がＮ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点で前記Ｎ個のインバーターのうち動作状態を変更するインバーターの個数を算出する工程と、算出する工程を介してオフ状態のインバーターをオンする場合は、前もって設定した順番でインバーターをオンにするようにＰＷＭ信号を生成する工程と、算出する工程を介してオン状態のインバーターをオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターをオフにするようにＰＷＭ信号を生成する工程と、算出する工程を介してオン状態のインバーターをデューティー比をもってオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターをデューティー比でオフにするようにＰＷＭ信号を生成する工程と、を備える、ＰＷＭ信号を生成する方法を提供する。
本発明の実施例においては、混合型スイッチング増幅器がＮ−１個のインバーター及びＭ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点でＮ−１個のインバーター及びＭ個のインバーターのうち動作状態を変更するインバーターの個数をそれぞれ算出する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち少なくとも一つ以上のオフ状態のインバーターをオンする場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターをオンにするようにＰＷＭ信号を生成する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをオフする場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターをオフにするようにＰＷＭ信号を生成する工程と、算出する工程を介してＮ−１個のインバーター及びＭ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをデューティー比をもってオフする場合は、Ｎ−１個のインバーター及びＭ個のインバーターにそれぞれ前もって設定した順番でインバーターをデューティー比でオフにするようにＰＷＭ信号を生成する工程と、を備える、ＰＷＭ信号を生成する方法を提供する。
混合型スイッチング増幅器（２００）は、第１乃至第Ｎ−１インバーター（２２２〜２２８）及び第１乃至第Ｍインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターを所定のデューティー比をもってオフする場合（ステップＳ６６０）、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）にそれぞれ前もって設定した順番にインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する（ステップＳ６７０）。例えば、混合型スイッチング増幅器（２００）は、Ｎ−１個のインバーター（２２２〜２２８）及びＭ個のインバーター（２３２〜２３８）のうち少なくとも一つ以上のオン状態のインバーターを所定のデューティー比をもってオフする場合、オン状態のインバーターのうち最も低い順番のインバーターを所定のデューティー比でオフするようにＰＷＭ信号を生成する。

Claims (16)

  1. それぞれ複数のスイッチング素子を有するＮ個のインバーター（Ｎは自然数）を含み、該複数のスイッチング素子に入力されるＰＷＭ信号により該複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、
    前記Ｎ個のインバーターの出力端にそれぞれ並列に接続され、前記Ｎ個のインバーターの正常動作可否により短絡または開放されるＮ個のスイッチを含むスイッチ部と、
    を備え、
    前記Ｎ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、
    無停止型スイッチング増幅器。
  2. 入力信号を受け、該入力信号により、デューティー比を決定するＰＷＭ信号を生成するＰＷＭ制御部をさらに備える、
    請求項１に記載の無停止型スイッチング増幅器。
  3. 前記ＰＷＭ制御部は、前記入力信号に基づいて毎スイッチング周期の開始点で追加でオンまたはオフするインバーターの個数を算出し、前もって設定したインバーターの動作順番により前記Ｎ個のインバーターをオンまたはオフにするように前記ＰＷＭ信号を生成する、
    請求項２に記載の無停止型スイッチング増幅器。
  4. 前記ＰＷＭ制御部は、
    前記入力信号に基づいてインバーターを追加でオンする場合は、前記前もって設定したインバーターの動作順番のうち順番が早いインバーターから追加でオンにし、
    オン状態のインバーターをオフする場合は、オン状態のインバーターのうち順番が遅いインバーターからオフにし、
    オン状態のインバーターをデューティー比をもってオフする場合は、オン状態のインバーターのうち順番が遅いインバーターを前記デューティー比でオフにするように、
    前記ＰＷＭ信号を生成する、
    請求項３に記載の無停止型スイッチング増幅器。
  5. 前記インバーター部は、前もって設定した最大増幅レベルに必要なインバーターの個数より少なくとも一つ以上多い数のインバーターを含む、
    請求項１に記載の無停止型スイッチング増幅器。
  6. 前記スイッチ部は、前記Ｎ個のインバーターのうち正常動作しないインバーターが存在する場合、該インバーターに対応するスイッチを短絡する、
    請求項５に記載の無停止型スイッチング増幅器。
  7. それぞれ複数のスイッチング素子を有するＮ−１個のインバーター（Ｎは自然数）と、それぞれ該Ｎ−１個のインバーターに含まれる複数のスイッチング素子とは異なる電気的特性を有する複数のスイッチング素子を有するＭ個のインバーター（Ｍは自然数）を含み、該Ｎ−１個のインバーター及び該Ｍ個のインバーターは、それぞれの複数のスイッチング素子に入力されるＰＷＭ信号により該それぞれの複数のスイッチング素子をオン（ＯＮ）またはオフ（ＯＦＦ）制御することで、印加された直流電圧をスイッチングし、該スイッチングにより出力信号を生成するインバーター部と、
    前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターの出力端にそれぞれ並列に接続され、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターの正常動作可否により短絡または開放されるＮ−１個のスイッチ及びＭ個のスイッチを含むスイッチ部と、
    を備え、
    前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターの出力端は、互いに直列に接続され、それぞれのインバーターから出力された出力信号を併合した増幅信号を生成する、
    混合型スイッチング増幅器。
  8. 前記Ｎ−１個のインバーターに含まれた複数のスイッチング素子のそれぞれは、前記Ｍ個のインバーターに含まれた複数のスイッチング素子に対し、高い耐圧と大きいスイッチング損失を有し、
    前記Ｍ個のインバーターに含まれた複数のスイッチング素子のそれぞれは、前記Ｎ−１個のインバーターに含まれた複数のスイッチング素子に対し、低い耐圧と少ないスイッチング損失を有する、
    請求項７に記載の混合型スイッチング増幅器。
  9. 入力信号を受け、該入力信号により、デューティー比を決定するＰＷＭ信号を生成するＰＷＭ制御部をさらに備える、
    請求項７に記載の混合型スイッチング増幅器。
  10. 前記ＰＷＭ制御部は、前記入力信号に基づいて前記Ｎ−１個のインバーターのスイッチング頻度が前記Ｍ個のインバーターのスイッチング頻度より低くなるように、前記ＰＷＭ信号を生成する、
    請求項９に記載の混合型スイッチング増幅器。
  11. 前記ＰＷＭ制御部は、前記入力信号に基づいて毎スイッチング周期の開始点で追加でオンまたはオフする前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターの個数をそれぞれ算出し、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターにそれぞれ前もって設定したインバーターの動作順番により、前記算出された個数だけ前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターをオンまたはオフにするように前記ＰＷＭ信号を生成する、
    請求項１０に記載の混合型スイッチング増幅器。
  12. 前記ＰＷＭ制御部は、
    前記入力信号に基づいて前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのうち少なくとも一つ以上のインバーターを追加でオンする場合は、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのそれぞれに前もって設定したインバーターの動作順番のうち順番が早いインバーターから追加でオンにし、
    オン状態のインバーターをオフする場合は、オン状態のインバーターのうち順番が遅いインバーターからオフにし、
    オン状態のインバーターをデューティー比をもってオフする場合は、オン状態のインバーターのうち順番が遅いインバーターを前記デューティー比でオフにするように、
    前記ＰＷＭ信号を生成する、
    請求項１１に記載の混合型スイッチング増幅器。
  13. 前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターは、それぞれ前もって設定した最大増幅レベルに必要なインバーターの個数より少なくとも一つ以上多い数のインバーターを含む、
    請求項７に記載の混合型スイッチング増幅器。
  14. 前記スイッチ部は、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのうち正常動作しないインバーターが存在する場合、該インバーターに対応するスイッチを短絡する、
    請求項１３に記載の混合型スイッチング増幅器。
  15. 無停止型スイッチング増幅器がＮ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、
    入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点で追加でオンまたはオフするインバーターの個数を算出する工程と、
    前記算出する工程を介してインバーターを追加でオンする場合は、前もって設定した順番でインバーターを追加でオンにするように前記ＰＷＭ信号を生成する工程と、
    前記算出する工程を介してオン状態のインバーターをオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターをオフにするように前記ＰＷＭ信号を生成する工程と、
    前記算出する工程を介してオン状態のインバーターをデューティー比をもってオフする場合は、オン状態のインバーターのうち前もって設定した順番でインバーターを前記デューティー比でオフにするように前記ＰＷＭ信号を生成する工程と、
    を備える、
    ＰＷＭ信号を生成する方法。
  16. 混合型スイッチング増幅器がＮ−１個のインバーター及びＭ個のインバーターの動作を制御するためのＰＷＭ信号を生成する方法において、
    入力信号及び該入力信号による増幅信号のフィードバック制御結果に基づいて毎スイッチング周期の開始点で追加でオンまたはオフする前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターの個数をそれぞれ算出する工程と、
    前記算出する工程を介して前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのうち追加でオンするインバーターが少なくとも一つ以上存在する場合は、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターにそれぞれ前もって設定した順番でインバーターを追加でオンにするように前記ＰＷＭ信号を生成する工程と、
    前記算出する工程を介して前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをオフする場合は、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターにそれぞれ前もって設定した順番でインバーターをオフにするように前記ＰＷＭ信号を生成する工程と、
    前記算出する工程を介して前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターのうち少なくとも一つ以上のオン状態のインバーターをデューティー比をもってオフする場合は、前記Ｎ−１個のインバーター及び前記Ｍ個のインバーターにそれぞれ前もって設定した順番でインバーターを前記デューティー比でオフにするように前記ＰＷＭ信号を生成する工程と、
    を備える、
    ＰＷＭ信号を生成する方法。
JP2016510623A 2013-04-25 2014-04-25 スイッチング増幅器及びその制御方法 Expired - Fee Related JP6105154B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20130046340A KR101491658B1 (ko) 2013-04-25 2013-04-25 스위칭 증폭기 장치 및 그 제어 방법
KR10-2013-0046340 2013-04-25
PCT/KR2014/003646 WO2014175695A1 (ko) 2013-04-25 2014-04-25 스위칭 증폭기 및 그 제어 방법

Publications (2)

Publication Number Publication Date
JP2016517247A true JP2016517247A (ja) 2016-06-09
JP6105154B2 JP6105154B2 (ja) 2017-03-29

Family

ID=51792157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016510623A Expired - Fee Related JP6105154B2 (ja) 2013-04-25 2014-04-25 スイッチング増幅器及びその制御方法

Country Status (6)

Country Link
US (1) US20160099693A1 (ja)
EP (1) EP2991222A4 (ja)
JP (1) JP6105154B2 (ja)
KR (1) KR101491658B1 (ja)
CN (1) CN105210290A (ja)
WO (1) WO2014175695A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9807863B1 (en) 2016-06-09 2017-10-31 Advanced Energy Industries, Inc. Switching amplifier
CN106357225B (zh) * 2016-11-24 2019-02-19 中国航空工业集团公司金城南京机电液压工程研究中心 一种功率开关放大器共模噪声抑制方法
EP3506498B1 (en) * 2017-12-29 2021-03-17 Honeywell International Inc. Increased audio power output amplifier configuration including fault tolerance suitable for use in alarm system

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208913A (ja) * 1983-05-10 1984-11-27 ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ デイジタル電力増幅用スイツチング増幅器
JPS62210867A (ja) * 1986-03-10 1987-09-16 Isao Takahashi 電圧形多重ｐｗｍインバ−タ
JPH10309083A (ja) * 1997-03-10 1998-11-17 Siemens Ag 複数のスイッチング出力段を制御するための方法、制御装置及び電力増幅器
JP2000216642A (ja) * 1998-12-14 2000-08-04 Siemens Ag 電力増幅器
JP2001352259A (ja) * 2000-04-07 2001-12-21 Harris Corp トランスミッタが作動中にトランスミッタに設けた複数のパワーアンプを切り離すおよび／または差し替える装置および方法
JP2002058257A (ja) * 2000-08-08 2002-02-22 Fuji Electric Co Ltd 多重電力変換器の制御装置
JP2003092515A (ja) * 2001-09-17 2003-03-28 Denon Ltd 増幅器
JP2004088577A (ja) * 2002-08-28 2004-03-18 Flying Mole Corp スイッチング回路及びディジタル電力増幅器
JP2006000645A (ja) * 2004-06-15 2006-01-05 General Electric Co <Ge> 高忠実度で高出力の切り替え式増幅器
JP2009131107A (ja) * 2007-11-27 2009-06-11 Tokyo Electric Power Co Inc:The 交直変換器
JP2012010542A (ja) * 2010-06-28 2012-01-12 Hitachi Ltd 直列多重インバータ装置とその制御方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008079A1 (en) * 1993-06-10 1996-03-14 Crown International, Inc. Power supply modulator circuit for transmitter
US5381109A (en) * 1994-04-12 1995-01-10 Harris Corporation Pulse step modulator having faulted module detection and compensation
DE19736612A1 (de) * 1997-08-22 1999-02-25 Asea Brown Boveri Wechselrichter
US5930128A (en) * 1998-04-02 1999-07-27 Ericsson Inc. Power waveform synthesis using bilateral devices
JP2002367763A (ja) 2001-06-12 2002-12-20 Mitsui Eng & Shipbuild Co Ltd 誘導加熱装置およびこれを用いた加熱方法
ITBO20050260A1 (it) * 2005-04-20 2006-10-21 Ocem Spa Metodo per la modulazione di una tensione
KR100723729B1 (ko) 2005-12-01 2007-05-30 주식회사 피에스텍 통합형 유도가열 열처리 장치
WO2007100334A1 (en) * 2006-03-03 2007-09-07 Semiconductor Components Industries, L.L.C. Class-d amplifier and method therefor
KR101341761B1 (ko) * 2006-05-21 2013-12-13 트라이젠스 세미컨덕터 가부시키가이샤 디지털 아날로그 변환장치
KR100701886B1 (ko) * 2006-07-13 2007-04-02 (주)서울전원시스템 다중병렬운전방식에 의한 무정전 전원장치 시스템
KR101052275B1 (ko) * 2009-02-28 2011-07-27 울산대학교 산학협력단 Ｆｐｇａ를 사용한 멀티-레벨 인버터 ｐｗｍ 발생장치
WO2011158170A1 (en) * 2010-06-17 2011-12-22 Koninklijke Philips Electronics N.V. Gradient coil power supply and a magnetic resonance imaging system
US9263971B2 (en) * 2011-12-16 2016-02-16 Empower Micro Systems Inc. Distributed voltage source inverters

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208913A (ja) * 1983-05-10 1984-11-27 ベ−・ベ−・ツエ−・アクチエンゲゼルシヤフト・ブラウン・ボヴエリ・ウント・コンパニイ デイジタル電力増幅用スイツチング増幅器
JPS62210867A (ja) * 1986-03-10 1987-09-16 Isao Takahashi 電圧形多重ｐｗｍインバ−タ
JPH10309083A (ja) * 1997-03-10 1998-11-17 Siemens Ag 複数のスイッチング出力段を制御するための方法、制御装置及び電力増幅器
JP2000216642A (ja) * 1998-12-14 2000-08-04 Siemens Ag 電力増幅器
JP2001352259A (ja) * 2000-04-07 2001-12-21 Harris Corp トランスミッタが作動中にトランスミッタに設けた複数のパワーアンプを切り離すおよび／または差し替える装置および方法
JP2002058257A (ja) * 2000-08-08 2002-02-22 Fuji Electric Co Ltd 多重電力変換器の制御装置
JP2003092515A (ja) * 2001-09-17 2003-03-28 Denon Ltd 増幅器
JP2004088577A (ja) * 2002-08-28 2004-03-18 Flying Mole Corp スイッチング回路及びディジタル電力増幅器
JP2006000645A (ja) * 2004-06-15 2006-01-05 General Electric Co <Ge> 高忠実度で高出力の切り替え式増幅器
JP2009131107A (ja) * 2007-11-27 2009-06-11 Tokyo Electric Power Co Inc:The 交直変換器
JP2012010542A (ja) * 2010-06-28 2012-01-12 Hitachi Ltd 直列多重インバータ装置とその制御方法

Also Published As

Publication number Publication date
EP2991222A4 (en) 2017-06-07
KR20140127677A (ko) 2014-11-04
CN105210290A (zh) 2015-12-30
US20160099693A1 (en) 2016-04-07
KR101491658B1 (ko) 2015-02-09
JP6105154B2 (ja) 2017-03-29
WO2014175695A1 (ko) 2014-10-30
EP2991222A1 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
US9166469B2 (en) System for optimizing switching dead-time and method of making same
US9391503B2 (en) Converter circuit
US8390241B2 (en) Motor drive based on III-nitride devices
WO2014156003A1 (ja) インバータ装置
WO2014181450A1 (ja) 絶縁ゲート型半導体素子の制御装置およびそれを用いた電力変換装置
JP6747569B1 (ja) 電力変換装置、制御方法、および制御プログラム
US10020731B2 (en) Power switch circuit
CN109104098B (zh) 变流器及其驱动方法
JP6105154B2 (ja) スイッチング増幅器及びその制御方法
JP2018007403A (ja) 電力変換装置
JP6314532B2 (ja) 電力変換システム
US8432212B2 (en) Switching element having an electromechanical switch and methods for making and using same
JP5814759B2 (ja) 電力変換装置
JP2016034178A (ja) 電力変換装置及びその制御方法
JP2006081232A (ja) ゲート駆動装置への電力供給方式
JP2012039790A (ja) 電力変換装置
JP2014107931A (ja) インバータ装置の運転方法およびインバータ装置
CN113508516A (zh) 用于关断桥式电路的功率半导体开关的方法、桥式电路和包括桥式电路的逆变器
US10069298B2 (en) Inverter and control method thereof
JP2016507907A (ja) 半導体スイッチ素子を有した負荷時タップ切換装置及び負荷時タップ切換装置を動作させる方法
JP2010093885A (ja) パワースイッチング素子の駆動回路
JP2011223789A (ja) 電力増幅装置
CN110495088B (zh) 逆变器电源装置
EP2849329B1 (en) Electric power conversion device
JP2013252042A (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170301

R150 Certificate of patent or registration of utility model

Ref document number: 6105154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees