KR101341761B1 - 디지털 아날로그 변환장치 - Google Patents

디지털 아날로그 변환장치 Download PDF

Info

Publication number
KR101341761B1
KR101341761B1 KR1020127012171A KR20127012171A KR101341761B1 KR 101341761 B1 KR101341761 B1 KR 101341761B1 KR 1020127012171 A KR1020127012171 A KR 1020127012171A KR 20127012171 A KR20127012171 A KR 20127012171A KR 101341761 B1 KR101341761 B1 KR 101341761B1
Authority
KR
South Korea
Prior art keywords
signal
digital
modulator
channel
output
Prior art date
Application number
KR1020127012171A
Other languages
English (en)
Other versions
KR20120068970A (ko
Inventor
아키라 야스다
주니치 오카무라
Original Assignee
트라이젠스 세미컨덕터 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트라이젠스 세미컨덕터 가부시키가이샤 filed Critical 트라이젠스 세미컨덕터 가부시키가이샤
Publication of KR20120068970A publication Critical patent/KR20120068970A/ko
Application granted granted Critical
Publication of KR101341761B1 publication Critical patent/KR101341761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/04—Circuits for transducers, loudspeakers or microphones for correcting frequency response
    • H04R3/08—Circuits for transducers, loudspeakers or microphones for correcting frequency response of electromagnetic transducers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H15/00—Transversal filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/02—Delta modulation, i.e. one-bit differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00—Piezoelectric transducers; Electrostrictive transducers
    • H04R17/005—Piezoelectric transducers; Electrostrictive transducers using a piezoelectric polymer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
    • H03M3/504—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a finite impulse response [FIR] filter, i.e. FIRDAC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3022—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/005—Details of transducers, loudspeakers or microphones using digitally weighted transducing elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones

Abstract

디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환장치를 구성하는 소자가 불균일한 경우에 있어서도, 높은 품질의 아날로그 신호를 생성할 수 있고, 고분해능을 갖고, 또한, 회로규모가 작은 디지털 아날로그 변환장치를 실현하기 위함. 입력신호의 비트수를 감소시키는 제 1 데이터 변환기와, 제 1 출력신호의 포맷을 변환하는 제 2 데이터 변환기와, 제 2 데이터 변환기 출력의 이력에 따른 부호로 변환하는 제 3 데이터 변환기를 갖는, 데이터 변환 장치를 제공한다.

Description

디지털 아날로그 변환장치{DIGITAL/ANALOGUE CONVERSION APPARATUS}
본 발명은, 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환장치 및 그 어플리케이션에 관한 것이다.
디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환 장치 및 그 어플리케이션으로서 음성신호를 복수의 디지털 신호로 변환하고 복수의 스피커 구동 장치를 사용하여 음성신호를 재생하는 디지털 아날로그 변환 장치의 종례예로서 USP5,862,237과 USP5,909,496이 제안되어 있다.
USP5,862,237의 Fig.1에서는, 디지털 시리얼 음성 신호를 한차례 시리얼·패럴렐 변환기와 디코더 회로에 의해 복수의 디지털 신호로 변환한다. 여기에서 복수의 디지털 신호를, 음성신호의 진폭으로 가중하도록 변환하는 것이 본 종래예의 특징이다. 이것에 의해, 복수의 스피커를 구동할 때에, 이 가중에 따라서 복수의 구동장치의 전류원의 전류량을 제어하는 것으로, 복수의 스피커 장치를 구동함으로써, 음성 신호의 진폭에 따른 음성을 재생하는 시스템을 제안하고 있다.
USP5,909,496의 Fig.4에서는, USP5,862,237과 마찬가지로 디지털 시리얼 음성 신호를 한차례 시리얼·패럴렐 변환기와 디코더 회로에 의해 복수의 디지털 신호로 변환한다. 여기에서 복수의 디지털 신호를, 음성신호의 진폭으로 가중하도록 변환하고, 또한, 복수의 스피커를 구동하는 구동 회로의 전류 방향을 복수의 디지털 신호 내의 특정한 1비트(공지예에서는 MSB)를 사용하여 제어하는 것이 본 종래예의 특징이다. 이것에 의해, 복수의 스피커를 구동할 때에, 이 가중에 따라 복수의 구동장치의 전류원의 전류량을 제어하는 것으로, 복수의 스피커 장치를 구동함으로써 음성신호의 진폭에 따른 음성을 재생함과 동시에, 구동회로를 보다 간편한 회로로 구성하는 것이 가능해지고 있다.
이들 종래예에서는, 복수의 스피커를 구동하는 신호로서 시리얼·패럴렐 변환한 디지털 신호를 그대로 사용하고 있기 때문에, 첫째로, 가중된 구동회로의 전류원 사이의 제조의 불균일이 비직선성의 잡음의 원인이 된다, 둘째로, 디지털 신호를 재생할 때에 발생하는 양자화 잡음이 가청 주파수대에 잡음성분으로서 중첩되어 버리는 등의 문제가 생기기 때문에 고품위의 음성신호를 재생하는 것이 어렵다고 하는 결점이 있다.
첫 번째 문제를 회피하기 위해서는, 복수의 구동장치 사이의 제조의 불균일을 억제하는 수단이 필요하다.
USP5,872,532의 Fig.33에는, 복수의 스피커 구동장치를 구동하는 전류원 사이의 불균일을 억제하는 수단으로서 선택회로와 선택회로를 제어하기 위한 적분기로 이루어지는 기술이 제안되어 있다. 이 제안에서는, 복수의 스피커를 구동하는 신호를 선택 장치에 입력하고 복수의 스피커 구동 회로의 사용 유무를 일회 이상 적분하는 회로에 의해 제어함으로써, 입력신호에 의하지 않고, 복수의 스피커 구동장치의 각각의 사용 빈도를 적분하고, 그 적분 결과가 일정하게 유지되도록 선택회로를 제어하고 있다. 이것에 의해, 구동장치 사이의 제조 불균일에 의한 잡음을 감소시키는 것이 가능해진다. 복수의 구동장치 사이의 불균일을 억제하는 기술을 미스매치 쉐이핑법이라 부른다.
USP5,592,559의 Fig.1에는, 입력된 디지털 시리얼 음성신호를, 한차례 ΔΣ변조기를 사용한 디지털 변조를 행하고 보이스 코일을 구동하여 음성을 재생하는 수법이 제안되어 있다. 본 종래예는, 디지털 변조를 행한 3가 신호를 사용하여 2개의 보이스 코일을 정부(正負)방향으로 스피커를 구동하는 제안이지만, 2개 이상의 복수의 보이스 코일을 구동하고 복수의 구동장치 사이의 불균일을 억제하는 기술에 관해서는 기술되어 있지 않다.
USP7,058,463의 Fig.3에는, 입력된 디지털 시리얼 음성 신호를 한차례 ΔΣ변조기와 오버샘플링을 사용한 디지털 변조를 행함으로써 가청 주파수보다도 높은 주파수로 출력하는 것이 제안되어 있다. 이렇게 주목하고 있는 주파수 밖으로 양자화 잡음을 출력해버리는 기술을 노이즈 쉐이핑법이라 부른다.
본 종래예에서는, 디지털 신호를 재생할 때에 발생하는 양자화 잡음을, 노이즈 쉐이핑법을 이용하여 가청 주파수 밖의 높은 주파수 대역으로 이동하고 있다. 이것에 의해 두 번째 문제인 양자화 잡음이 가청 주파수대에 잡음성분으로서 중첩되어 버리는 문제를 회피하고 있다.
또한, 본 종래예에서는, 첫 번째 문제인 복수의 구동장치 사이의 제조 불균일을 원인으로 하는 잡음의 문제를 회피하기 위하여, 의사 랜덤 신호를 사용한 DEM(Dynamic Element Matching)법에 의해 제어된 선택회로를 사용한 미스매치 쉐이핑법을 도입하는 것을 제안하고 있다.
그러나, ΔΣ변조기와 오버 샘플링을 사용한 디지털 변조를 행함으로써 가청 주파수보다도 높은 주파수로 출력한 양자화 잡음을 상쇄시키지 않고, 그대로 스피커 구동회로를 구동하고 있기 때문에, 높은 주파수 대역으로 이동한 양자화 잡음이 스피커로부터 방사되는 문제가 있다.
또한, 단순히 랜덤 신호를 사용한 DEM법에 의해 선택회로를 스위칭하는 것만으로는, 이 랜덤 신호를 원인으로 하는 화이트 잡음이 재생된 음성신호에 중첩되어 버리는 결점도 있다. 복수의 구동장치 사이의 제조 불균일을 원인으로 하는 잡음의 문제를 회피하기 위해서는, DEM법에 의한 선택회로의 스위칭 동작을, 스피커 구동회로의 개수의 증가에 따라 고속으로 동작시킬 필요가 있다. 참고문헌"Delta-Sigma Data Converters" IEEE Press 1997 ISBN 0-7803-1045-4의 8.3.3절과 Figure8.5에 DEM법의 동작의 상세가 서술되어 있다. DEM법을 이용한 미스매치 쉐이핑법에서는, 선택회로에 고속 동작이 필요하게 되는 것이, 본 종래예를 실시할 때의 중대한 결점이다. 또한, 이 결점에 관해서는, USP5,872,532 중에서도 문제점으로서 이미 지적되어 있어 공지이다.
이상의 종래예에 있는 바와 같이, ΔΣ변조회로와 오버 샘플링을 사용한 디지털 변조에 의한 노이즈 쉐이핑법을 이용함으로써, 디지털 신호를 재생함으로써 발생하는 양자화 잡음을 가청 주파수 이상의 주파수 대역으로 출력하는 것은, 일반적으로 잘 알려진 기술이다. 참고문헌 "Over sampling Delta-Sigma Data Converters" IEEE Press 1991 ISBN 0-87942-285-8의 pp.7의 (22)식에는 오버 샘플링비와 변조기의 차수에 대하여 노이즈 쉐이핑되는 잡음의 강도 관계가 나타나 있다. 일반적으로 노이즈 쉐이핑법에 의해, 양자화 잡음의 실효강도는, L을 ΔΣ변조기의 차수로 한 경우, 오버 샘플링비를 2배로 할 때마다 3(2L+1)dB 저하된다. 따라서, 양자화 잡음을 줄이기 위해서는 오버 샘플링비를 높이거나, 또는, ΔΣ변조기의 차수를 올려야 한다. 한편, 오버 샘플링비를 올리면 ΔΣ변조기를 고속으로 동작시킬 필요가 생긴다. 또한, ΔΣ변조기의 차수를 올리면 ΔΣ변조기의 동작은 불안정해진다.
상술한 바와 같이, ΔΣ변조회로와 오버 샘플링을 사용한 디지털 변조에 의한 노이즈 쉐이핑법에서는, 디지털 신호를 재생함으로써 발생하는 양자화 잡음을 가청 주파수 이상의 주파수 대역으로 출력해버린다. 따라서, ΔΣ변조회로에서 발생하는 노이즈 쉐이핑된 불필요한 양자화 잡음이나 가청 주파수 대역 외의 성분은, 연속 시간 LPF(Continuous-Time Low Pass Filter)으로 감쇄시킬 필요가 있다.
도 1(a)에 ΔΣ변조 회로를 이용한 일반적 시스템의 예를 나타낸다. ΔΣ변조기(100)에서 발생하는 노이즈 쉐이핑된, 불필요한 양자화 잡음이나 대역외 성분은, 연속 시간 LPF(101)으로 감쇄시키고 있다. 오버 샘플링을 행하고 있기 때문에, LPF는 저차(低次)의 것이 좋으나, 통과 대역이 좁은 경우에는 시정수가 커지고, 반도체 집적 장치에 내장된 경우에 LPF가 차지하는 면적은 무시할 수 없다.
변조기의 후단으로 배치되는, LPF의 특성요구를 완화하는 방법으로서 도 1(b)에 나타낸 바와 같이, ΔΣ변조기를 멀티비트 ΔΣ변조기(110)로 하는 방법이 있다. 이 경우에는, ΔΣ변조기의 비트수를 1비트 증가시킴으로써 양자화 잡음을 6dB 감소시킬 수 있기 때문에, LPF의 차단 주파수 특성을 완화하는 것이 가능해진다. 그러나, 변조기의 멀티비트화에 의해 내부 변조기의 회로 규모는 증대하여 버린다.
LPF의 특성 요구를 완화하는 다른 방법으로서, 도 1(c)에 나타낸 Switched Capacitor Filter(121)를 ΔΣ변조기와 LPF의 사이에 삽입하는 방법도 제안되어 있다. 이 경우, Switched Capacitor Filter를 실현하기 위하여 OP앰프가 필요하게 되고, 추가로 컷오프 주파수를 저하시키기 위해서는 큰 커패시터가 필요해지는 경우도 있으므로, 칩 면적이나 소비전력이 증대하는 결점이 있다.
LPF의 특성 요구를 완화하는 또 하나의 방법으로서, 도 1(d)에 나타낸, 아날로그 FIR필터(131)를 ΔΣ변조기와 LPF의 사이에 삽입하는 방법이 제안되어 있다. 이 방법에서는, FIR필터의 각 탭을 아날로그적으로 가산하여 출력으로 함으로써 아날로그 FIR 필터를 구성한다. 이 경우 탭수를 증가시킴으로써, 대역외 잡음에 대한 감쇄량을 증가시킬 수 있다. 아날로그 FIR필터를 이용하는 방법은, 클록지터(Clock Jitter)에 의한 SNR의 열화를 감소시키는 효과도 있고, 정밀도가 낮은 클록 신호를 이용하는 경우나, 다수의 클록을 동일 칩 상에서 이용하는 경우에는 유효한 방법이다.
그러나, ΔΣ변조기를 멀티비트로 한 경우에는, 아날로그 FIR필터를 구성하고 있는 지연소자를, ΔΣ변조기의 비트를 구성하는 세그먼트형 변조기의 셀수ㅧ 탭수만 필요로 하므로, 회로 규모가 급격히 증대되는 결점이 있다.
ΔΣ변조회로를 사용한 일반적인 노이즈 쉐이핑법을 이용한 시스템에 아날로그 FIR필터를 후치(後置)하는 방법에 있어서, 특히 케스케이드형의 ΔΣ변조기를 이용하는 경우에 관하여 더 상세하게 동작을 설명한다.
우선, 케스케이드형 ΔΣ변조기(200)의 일반적인 구성을 도 2에 나타낸다. 입력된 디지털 신호(210)는, 첫번째 스테이지의 ΔΣ변조기(201)에서 양자화되고, 첫번째 스테이지의 양자화 잡음(211)은 두번째 스테이지의 ΔΣ변조기(202)에서 다시 양자화된다. 두번째 스테이지의 출력 Y2는 디지털 신호 처리 블록(220)에서 변환한 후에 첫번째 스테이지의 출력을 Y1과 가산(230)하여 출력된다.
첫번째 스테이지의 출력을 Y1 및 두번째 스테이지의 출력을 Y2, 첫번째 스테이지 및 두번째 스테이지의 노이즈 전달 함수를 NTF1(z), NTF2(z), 첫번째 스테이지 및 두번째 스테이지의 양자화 잡음을 Q1, Q2, 첫번째 스테이지로부터 두번째 스테이지로의 게인을 A1으로 하고, H3=NTF1(z)/A1로 한 경우, 전체의 출력 Y는,
Y=Y1+Y2H3=Y1+Y2NTF1/A1
=X+NTF1Q1+(-A1Q1+NTF2Q2)NTF1/A1
=X+NTF1Q1-NTF1Q1+NTF1NTF2Q2/A1
=X+NTF1NTF2Q2/A1 ……(수식 1)
가 되어, 첫번째 스테이지의 양자화 잡음을 상쇄할 수 있다.
이 케스케이드형 ΔΣ변조기에 아날로그 FIR필터(301)를 후치한 일반적인 구성(300)을 도 3에 나타낸다.
이 구성은, 도 4에 나타낸 바와 같이 아날로그 FIR필터를 케스케이드형 ΔΣ변조기의 각 단에 각각 후치하는 구성(400)으로 변환하는 것도 가능하다. 도 4와 같이 아날로그 FIR 필터를 케스케이드형 ΔΣ변조기의 각 단에 각각 후치하는 구성으로 한 경우의 두번째 스테이지의 동작에 관하여 이하에 상세하게 설명한다.
Y2로부터의 신호는, 디지털 신호 처리 블록(220)에 의해 H3(z)가 곱해진 후 FIR필터(300)의 전달 함수 HFIR(z)가 곱해진다.
첫번째 스테이지를 1차의 ΔΣ변조기, FIR필터를 이동 평균 필터로 한 경우를 생각하자. H3(z)=NTF1=(1-z-1)로 하여 FIR필터의 전달함수를
HFIR(z)=1+z-1+z-2…+z-(n-1) ……(수식 2)
로 하면,
H3HFIR=(1-z-1)(1+z-1+z-2…+z-(n-1))
=1-z-n ……(수식 3)
가 되어, FIR필터의 탭수에 관계없이 2탭의 후치 필터(Post filter)로 구성할 수 있다. 즉, 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치하는 경우에, 도 4의 구성으로 함으로써, 두번째 스테이지의 후치 필터의 탭수는 항상 2탭이 되고, FIR필터의 탭수를 증가시켜도, 후치 필터의 탭수가 증가하지 않아서 소형화에 적합하다.
마찬가지로, 첫번째 스테이지를 2차의 ΔΣ변조기, FIR필터를 이동 평균 필터로 한 구성을 생각하자. H3=NTF1=(1-z-1)2이므로,
H3HFIR=(1-z-1)2(1+z-1+z-2…+z-(n-1))
=1-z-1-z-n+z-(n+1) ……(수식 4)
가 되고, 두번째 스테이지의 후치 필터의 탭수는 FIR필터의 탭 길이에 상관없이 4탭이 된다.
즉, 케스케이드형 ΔΣ변조기에 아날로그 FIR 필터를 후치하는 경우에, 도 4의 구성으로 함으로써, ΔΣ변조기의 차수에 관계없이, FIR 필터의 탭수를 증가시켜도, 두번째 스테이지의 후치필터의 탭수의 증가를 억제하는 것이 가능해져서 소형화에 적합한 것을 알 수 있다.
또한, 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치한 경우의 YFIR은,
YFIR=(1+z-1+z-2…+z-(n-1))(X+NTF1NTF2Q2/A1) ……(수식 5)
가 된다.
이상 설명한 바와 같이, 케스케이드형 ΔΣ변조기의 각 단의 변조기의 후단에 아날로그 FIR필터를 후치하는 경우의 일반적인 블록도를 도 5에 나타낸다. 여기에서, 설명의 편의상 FIR필터의 탭수를 n, 케스케이드형 ΔΣ변조기의 첫번째 스테이지의 잡음 전달 함수를 NTF1=(1-z-1)2, 첫번째 스테이지를 1비트의 내부 변조기로, 두번째 스테이지를 n비트의 내부 변조기로 구성하고 있다.
여기에서, 디지털 입력 신호(510)는, 케스케이드형 ΔΣ변조기의 첫번째 스테이지의 내부 변조기(201)에 입력되고, 두번째 스테이지의 내부 변조기(202)가 첫번째 스테이지의 내부 변조기(201)에 케스케이드 접속되고, 첫번째 스테이지의 내부 변조기(201)로부터의 출력 신호(520)가 아날로그 FIR필터(301)에 입력되고 있다. 두번째 스테이지의 내부 변조기(202)로부터의 출력 신호(530)는, 포매터 회로(501)에서 이진 코드로부터 온도계 코드로 변환 출력된다. 이 온도계 코드로 변환된 신호(531)는, 후치 필터 회로(502)에 입력된다. 상기 아날로그 FIR필터(301)로부터의 출력 신호(521)와 상기 후치 필터 회로(502)로부터의 출력 신호(532)는 가산 블록(540)에서 아날로그적으로 가산되어 출력된다.
아날로그 FIR필터를 이용한 케스케이드형 ΔΣ변조기에 있어서, 아날로그 FIR필터를 구성하는 탭 계수가 오차를 가진 경우의 영향을 생각하자.
첫번째 스테이지의 내부 변조기를 1비트로 구성한 경우에는, 미스매치는 탭 계수 오차가 되어 아날로그 FIR필터의 주파수 특성에 영향을 준다. 그러나, 디지털 입력으로부터 아날로그 출력으로의 선형성에는 영향을 주지 않기 때문에, 왜곡 특성이나 SNR을 열화시키는 일은 없다.
한편, 첫번째 스테이지의 내부 변조기를 3레벨 이상으로 한 경우에는, 일반적인 ΔΣ변조기와 마찬가지로 아날로그 FIR필터부의 미스매치는 출력에 그대로 영향을 주어, 왜곡이나 SNR특성을 열화시키기 때문에 첫번째 스테이지의 내부 변조기의 레벨수를 올리는 경우에는 별도의 미스매치 쉐이퍼가 필요하다.
두번째 스테이지의 후치 필터를 구성하는 소자의 미스매치도 출력에 영향을 주지만, 두번째 스테이지의 입력 신호는 첫번째 스테이지의 양자화 잡음이므로, SNR을 열화시키지만, 신호 성분이 포함되지 않으면 왜곡 특성이 열화되는 일은 없다.
여기에서, 아날로그 FIR필터와 후치필터의 탭 계수가 출력 YFIR에 주는 영향을 계산하여 보자.
여기에서, 첫번째 스테이지 및 두번째 스테이지의 내부 변조기가 모두 2레벨이고 NTF1=NTF2=(1-z-1)2인 경우에, 아날로그 FIR 필터의 특성을 H1FTR, 후치 필터의 특성을 H2FTR로 하고, 각각 첫번째 스테이지의 탭 계수를 a0, a1,…,an -1, 두번째 스테이지의 탭 계수를 b0, b1,…,bn으로 하면, 출력 YFIR은,
YFIR(z)=H1FTRY1+H2FTRY2
=H1FTR{X+NTF1Q1}+H2FTR{-Q1+NTF2Q2/A1}
=(a0+a1z-1+a2z-2…+an1z-(n-1)){X+(1-z-1)2Q1}-
(b0-b1z-1-bn -1z-n+bnz-(n+1)){Q1+(1-z-1)2Q2/A1} …(수식 6)
로 표시된다.
직류에서의 탭 계수의 영향을 구하면,
YFIR(z)|z=1=(a0+a1+a2…+an1)X-(b0-b0-bn -1+bn)Q1 ……(수식 7)
가 된다. 두번째 스테이지의 후치 필터를 구성하는 소자의 탭 계수에 비례하여 첫번째 스테이지의 양자화 잡음이 나타나는 것을 알 수 있다. 단순화하기 위하여 두번째 스테이지의 후치 필터의 탭 계수를, b0=1+εb0, b1=1+εb1, bn -1=1+εbn -1, bn=1+εbn, 로 하면,
YFIR(z)|z=1=(a0+a1+a2…+an1)X
-(εb0-εb1-εbn -1+εbn)Q1 ……(수식 8)
이 된다. 따라서, 출력에는 탭의 오차 εbi의 곱합(積和)에 비례하여 첫번째 스테이지의 양자화 잡음 Q1이 출력으로 나타나게 된다.
이렇게, 아날로그 FIR필터를 이용한 케스케이드형 ΔΣ변조기를 이용함으로써 대역외 잡음을 감소시키는 것은 가능해졌지만, 후치필터를 구성하는 소자의 미스매치에 기인하는 잡음이 대역 내의 잡음을 증가시키는 문제가 있었다.
본 발명은, 제 1 입력신호를 수신하는 제 1 회로와, 제 2 입력신호를 수신하는 제 2 회로와, 상기 제 2 회로로부터의 출력 신호를 수신하는 제 3 회로와, 상기 제 3 회로로부터의 출력 신호를 수신하는 제 4 회로와, 상기 제 1 회로의 출력 신호와 상기 제 4 회로의 출력 신호를 합성하여 출력하는 가산 회로를 구비하고, 상기 제 1 회로는, 디지털 아날로그 변환 회로와 아날로그 FIR필터를 결합하여 구성되며, 상기 제 2 회로 및 상기 제 3 회로의 한쪽의 전달계수를 (1-z-1)로 하고, 상기 제 2 회로 및 상기 제 3 회로의 다른쪽의 전달계수를 (1-z-n)으로 하고, 상기 제 4 회로의 전달계수를 HFIR(z)=1+z-1+z-2…+z-(n-1)로 하는 경우에, 상기 전달계수 (1-z-1)를 갖는 상기 제 2 회로 및 상기 제 3 회로의 한쪽은 아날로그 회로로 구성되고, 또한, 상기 전달계수 (1-z-n)을 갖는 상기 제 2 회로 및 상기 제 3 회로의 다른쪽은 디지털 회로로 구성된다.
본 발명에 따르면, 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환 장치를 구성하는 소자에 불균일이 있는 경우에 있어서도, 높은 품질의 아날로그 신호를 생성할 수 있고, 고분해능을 가지며, 회로 규모가 작은 디지털 아날로그 변환 장치를 실현할 수 있다.
도 1은 ΔΣ변조회로를 이용한 디지털 아날로그 변환 장치의 예이다.
도 2는 케스케이드형 ΔΣ변조기의 예이다.
도 3은 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치한 구조의 예이다.
도 4는 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치한 구조의 다른 예이다.
도 5는 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치한 구조의 블록도의 예이다.
도 6은 본 발명의 제 1 실시예의 본 디지털 아날로그 변환 장치의 케스케이드형 ΔΣ변조기를 이용한 디지털 아날로그 변환 장치의 예이다.
도 7은 제 1 실시예의 회로 구성도이다.
도 8은 본 발명의 제 1 실시예의 본 디지털 아날로그 변환 장치의 케스케이드형 ΔΣ변조기를 이용한 디지털 아날로그 변환 장치의 효과의 시뮬레이션 결과이다.
도 9는 제 2 실시예의 구성도이다.
도 10은 제 3 실시예의 구성도이다.
도 11은 제 4 실시예의 구성도이다.
도 12는 제 4 실시예의 회로 구성도이다.
도 13a은 제 5 실시예의 구성도이다.
도 13b는 제 6 실시예의 구성도이다.
도 13c는 제 7 실시예의 구성도이다.
도 14는 도 8 실시예의 구성도이다.
도 15는 제 9 실시예의 구성도이다.
도 16은 제 10 실시예의 구성도이다.
도 17은 제 11 실시예의 구성도이다.
도 18은 제 12 실시예의 구성도이다.
도 19는 제 13 실시예의 구성도이다.
도 20은 제 14 실시예의 구성도이다.
도 21은 제 15 실시예의 구성도이다.
도 22는 제 16 실시예의 구성도이다.
도 23은 제 17 실시예의 구성도이다.
도 24는 제 18 실시예의 구성도이다.
도 25는 제 19 실시예의 구성도이다.
도 26은 제 20 실시예의 구성도이다.
도 27은 제 21 실시예의 구성도이다.
도 28은 제 22 실시예의 구성도이다.
도 29는 제 23 실시예의 구성도이다.
도 30은 제 24 실시예의 구성도이다.
본 발명의 케스케이드형 ΔΣ변조기에 아날로그 FIR필터를 후치하는 경우의 두번째 스테이지의 변조기에 후치되는 후치필터를, 이하와 같이 구성하는 것을 특징으로 하고 있다.
케스케이드 ΔΣ 변조기의 내부 변조기의 차수를 1차로 하고 H3=NTF1=(1-z-1)로 하면,
H3HFIR=(1-z-1)(1+z-1+z-2…+z-(n-1))
=(1-z-n)·1 ……(수식 9)
내부 변조기의 차수를 2차로 하고 H3=NTF1=(1-z-1)2=(1-z-1)(1-z-1)로 하면, H3HFIR=(1-z-1)(1+z-1+z-2…+z-(n-1))(1-z-1)
=(1-z-n)·(1-z-1) ……(수식 10)
수식 9와 수식 10 어느쪽의 경우도 H3HFIR에 (1-z-n)이 포함되므로, 이 (1-z-n)항은 후치필터로부터 분리하여 사전에 디지털 처리를 행하는 것을 제 1 특징으로 한다.
한편, (1-z-n)이외의 항은 한번에 포매터에 의해 온도계 코드로 변환한 후에 후치 필터에서 계산 처리를 행하는 것을 제 2 특징으로 한다.
(실시예 1)
본 발명의 디지털 아날로그 변환 장치의 케스케이드형 ΔΣ변조기에 후치되는, 아날로그 FIR필터와 후치 필터를 구성한 제 1 실시예를 도 6에 나타낸다. 본 실시예에 있어서는 케스케이드형 ΔΣ변조기의 첫번째 스테이지를 1비트의 내부 변조기로, 두번째 스테이지를 n비트의 내부 변조기로 구성하고 있는 것으로 한다.
여기에서, 디지털 입력신호(510)는, 케스케이드형 ΔΣ변조기의 첫번째 스테이지의 내부 변조기(201)에 입력되고, 두번째 스테이지의 내부 변조기(202)가 첫번째 스테이지의 내부 변조기(201)에 케스케이드 접속되어, 첫번째 스테이지의 내부 변조기(201)로부터의 출력 신호(520)가 아날로그 FIR필터(301)에 입력되고 있다. 두번째 스테이지의 내부 변조기(202)로부터의 출력 신호(530)는, 디지털 신호 처리 블록(601)에서 (1-z-n)의 계산을 한다. 디지털 계산 블록(601)으로부터의 출력(631)은 포매터 회로(602)에서 이진 코드로부터 온도계 코드로 변환 출력된다. 이 온도계 코드로 변환된 신호(632)는, 후치 필터 회로(603)에 입력된다. 상기 아날로그 FIR필터(301)로부터의 출력 신호(521)와 상기 후치 필터 회로(603)로부터의 출력 신호(633)는 가산 블록(540)에서 아날로그적으로 가산되어 출력된다.
도 7a에 본 발명의 디지털 아날로그 변환 장치의 제 1 실시예를 나타낸다. 이 실시예의 아날로그 FIR필터는, 1클록 지연을 실행하는 DFF로 구성된 지연소자(701)와 그 출력에 접속된 구동 버퍼(702)와 일단이 구동 버퍼에 접속되고, 일단이 아날로그적으로 전압을 가중 가산하도록 출력 단자에 접속된 저항 소자(703)를 1단의 유닛으로 하고, 상기 유닛을 복수단 접속하는 것으로 구성하고 있다.
수식 10에 나타낸 바와 같이, 내부 변조기의 차수를 2차로 한 경우, 두번째 스테이지의 전달 함수는 (1-z-n)·(1-z-1)이 된다. (1-z-n)은 디지털로 처리하기 때문에, 후치 필터에서는, (1-z-1)를 아날로그적으로 계산할 필요가 있다. 도 7b에 본 발명의 케스케이드형 ΔΣ변조기에 후치되는, 후치 필터의 1비트분의 유닛의 실시예를 나타낸다.
여기에서, 입력 신호 Y2 -m(632)는, 포매터에 의해 온도계 코드로 변환한 디지털 신호의 1비트분의 신호를 나타내고 있다.
입력 신호 Y2 -m(632)가 입력되는, 후치 필터의 유닛은, 1클록 지연을 실행하는 DFF로 구성된 지연 소자(711)와, 1클록을 분주한 신호 Φ0으로 제어된 스위치(715a)를 통하여 입력에 접속된 구동 버퍼(712)와, 일단이 구동 버퍼에 접속되고, 일단이 아날로그적으로 전압을 가중 가산하도록 출력 단자에 접속된 저항 소자(713)와, 동일하게 1클록을 분주한 신호 Φ0으로 제어된 스위치(715a)를 통하여 출력에 접속된 구동 인버터(714)와, 일단이 구동 인버터에 접속되고 일단이 아날로그적으로 전압을 가중 가산하도록 출력 단자에 접속된 저항 소자(715)와, 1클록 지연을 실행하는 DFF로 구성된 지연 소자(711)의 입출력에 접속된 인버터(714)와, 상기 인버터의 출력을, 1클록을 분주한 신호 Φ1에 의해 제어된 스위치(715b)에 의해 구성되어 있다.
여기에서 상기 지연소자(711)의 입출력과 상기 구동 버퍼(712)와 구동 인버터(714)와의 접속을 상기 스위치 (715a)와 (715b)에 의해 입출력을 스위칭하여 접속하고 있다. 상기 스위치 (715a)와 (715b)는 1클록을 분주한 신호 Φ0, Φ1으로 제어되기 때문에, 클록마다 저항 소자의 접속 관계가 스와핑하는 스와핑 회로를 구성하고 있다. 이 스와핑 회로에 의해, 입력 디지털 신호열, y21(n), y21(n+1), y21(n+2),…y21(n+k)(k:정수)에 대한 전달함수 Y2(z)는,
Y2 ,o(z)=b0(1-Z-1), Y2 ,e(z)=b1(1-Z-1)
가 된다.
단, Y2 ,o(z)는 k=odd를 나타내고, Y2 ,e(z)은 k=even을 나타낸다. 또한, b0과 b1을 저항소자 (713)과 (715)의 불균일(nonuniformity) 오차로 한다.
따라서, 불균일 오차 b0및 b1에 대하여 1-Z-1이 곱해지므로, z=1로하여 계산하면,
Y2(z)|z=1=0
즉, 스와핑 회로에 의해, 직류 부근에 있어서는 미스매치의 영향이 나타나지 않게 되고, 불균일에 대하여 1차의 미스매치 쉐이핑이 가해지는 것을 나타내고 있다.
후치 필터를 구성하는 소자에 1%의 미스매치를 가진 경우에 있어서의 ΔΣ변조기 전체의 출력 스펙트럼의 시뮬레이션 결과를 도 8에 나타낸다.
선택 스위치를 이용하지 않는 종래의 수법(Conventional)에서는, 저역의 잡음이 대폭 증가하고 있는 것을 확인할 수 있다. 이에 비해, 본 제안의 수법을 이용한 경우(Proposed)는, 저역의 잡음은 주파수가 1/2가 되면 6dB 잡음이 저하되고 있는 것을 알 수 있다.
이렇게, 본 수법을 이용하면, 디지털 아날로그 변환 장치를 구성하는 저항 등의 소자값에 불균일이 있었던 경우라도 높은 SNR을 실현할 수 있고, 고분해능의 디지털 아날로그 변환 장치를 구성할 수 있는 것을 알 수 있다. LSI에 있어서는, 일반적으로 소자값 불균일은 0.1%정도이다. 이러한 경우에도 본 수법을 이용함으로써, 고정밀도이고 고분해능인 디지털 아날로그 변환기를 구성하는 것이 가능하다.
(실시예 2)
도 9에, 본 발명의 디지털 아날로그 변환 장치의 제 2 실시예를 나타낸다. 본 실시예에 있어서는 케스케이드형 ΔΣ변조기의 첫번째 스테이지를 1비트의 내부 변조기로, 두번째 스테이지를 n비트의 내부 변조기로 구성하고 있는 것으로 한다. 수식 9에 나타낸 바와 같이, 내부 변조기의 차수를 1차로 한 경우, 두번째 스테이지의 전달 함수는 (1-z-n)·1이 된다. (1-z-n)는 디지털로 처리하므로, 1을 아날로그적으로 계산할 필요가 있다. 여기에서 포매터에 의해 온도계 코드로 변환된 입력신호 Y2 -m(632)는, 우선 선택회로(910)에 입력되고, 선택장치로부터의 출력의 각각의 비트에 대응하여 접속된 구동 버퍼(901)와, 일단이 구동 버퍼에 접속되고, 일단이 아날로그적으로 전압을 가산하도록 출력 단자에 접속된 저항 소자(902)를 유닛 그룹에 의해 구성되어 있다. 상기 구동 버퍼(901)와 상기 저항 소자(902)의 불균일을 미스매치 쉐이핑법으로 제거하기 위하여, 상기 선택회로(910)는, 선택 회로(910)의 출력(921)을 지연 소자와 가산기로 구성된 적분 회로(911)와 적분 회로(912)에 의해 상기 구동 버퍼(901)와 상기 저항 소자(902)에 의해 구성된 유닛의 사용 빈도를 계산하여, 사용 빈도가 작은 순으로 선택하도록 동작하는 것을 특징으로 하고 있다.
본 실시예에 따르면, 미스매치 쉐이핑을 행할 때에, 단순히 랜덤 신호를 사용한 DEM법에 의하지 않고, 선택회로를 스위칭하고 있기 때문에, DEM법을 이용할 때에 문제가 되는, 랜덤 신호를 원인으로 하는 화이트 잡음의 중첩이나 선택회로의 스위칭을 행하는 회로를 도입할 필요가 없어진다.
(실시예 3)
도 10에, 본 발명의 디지털 아날로그 변환 장치의 제 3 실시예를 나타낸다. 본 실시예에 있어서는 케스케이드형 ΔΣ변조기의 첫번째 스테이지를 1비트의 내부 변조기로, 두번째 스테이지를 n비트의 내부 변조기로 구성하고 있는 것으로 한다. 수식 10에 나타낸 바와 같이, 내부 변조기의 차수를 2차로 한 경우, 두번째 스테이지의 전달함수는 (1-z-n)·(1-z-1)이 된다. (1-z-n)은 디지털로 처리하기 때문에, (1-z-1)를 아날로그적으로 계산할 필요가 있다. 여기에서 포매터에 의해 온도계 코드로 변환된 입력신호 Y2 -m(632)은 우선 선택회로(1010)에 입력되고, 선택장치로부터의 출력(1020)의 각각의 비트에 대응하여 후치 필터의 유닛(603)에 입력된다.
후치 필터의 유닛(603)은, 1클록 지연을 실행하는 DFF로 구성된 지연 소자(711)와 1클록을 분주한 신호 Φ0으로 제어된 스위치(715a)를 통하여 입력에 접속된 구동 버퍼(712)와 일단이 구동 버퍼에 접속되고, 일단이 아날로그적으로 전압을 가중 가산하도록 출력 단자에 접속된 저항 소자(713)와, 동일하게 1클록을 분주한 신호 Φ0으로 제어된 스위치(715a)를 통하여 출력에 접속된 구동 인버터(714)와 일단이 구동 인버터에 접속되고, 일단이 아날로그적으로 전압을 가중 가산하도록 출력 단자에 접속된 저항 소자(715)와, 1클록 지연을 실행하는 DFF로 구성된 지연 소자(711)의 입출력에 접속된 인버터(714)와, 상기 인버터의 출력을, 1클록을 분주한 신호 Φ1에 의해 제어된 스위치(715b)에 의해 구성되어 있다.
여기에서 상기 지연소자(711)의 입출력과 상기 구동 버퍼(712)와 구동 인버터(714)와의 접속을 상기 스위치 (715a)와 (715b)에 의해 입출력을 스위칭하여 접속하고 있다. 상기 스위치 (715a)와 (715b)는 1클록을 분주한 신호 Φ0, Φ1으로 제어되기 때문에, 클록마다 저항 소자가 스와핑하는 스와핑 회로가 구성되어 있다.
상기 후치 필터의 유닛(603) 사이의 불균일을 다시 미스매치 쉐이핑법으로 제거하기 위하여, 상기 선택회로(1010)는, 선택 회로(1010)의 출력(1021)을 지연 소자와 가산기로 구성된 적분회로(1011)에 의해 상기 후치 필터의 유닛(603)의 사용빈도를 계산하여, 사용 빈도가 작은 순으로 선택하도록 동작하는 것을 특징으로 하고 있다. 또한, 실시예 2에 기재된 바와 같이 미스매치 쉐이핑법에서 이용하는 선택 회로(1010)를 제어하는 적분회로(1011)를 반복 이용하는 것으로 미스매치 쉐이핑의 차수를 올리는 것이 가능하다.
본 실시예에 의하면, 미스매치 쉐이퍼에 의한 미스매치 쉐이핑과 스와핑 회로에 의한 미스매치 쉐이핑의 중첩에 의해, 고차의 미스매치 쉐이핑을 용이하게 실현하는 것이 가능해진다. 종래 하드웨어 규모가 컸던, 고차 미스매치 쉐이핑 기능을, 작은 하드웨어의 추가로 실현할 수 있다. 예를 들면, 미스매치 쉐이퍼에 DWA(Data Weighted Averaging)을 이용함으로써 2차의 미스매치 쉐이핑을 실현하는 것이 가능해진다.
제 1 실시예에서 제 3 실시예에 있어서는, 케스케이드형 ΔΣ변조기의 첫번째 스테이지를 1비트의 내부 변조기로, 두번째 스테이지를 n비트의 내부 변조기로 구성하고 있는 예를 나타내었으나, 케스케이드형 ΔΣ변조기로 구성된 임의의 내부 변조기의 구성을 사용하여도 본 실시예의 효과는 동일하게 실현가능하다.
(실시예 4)
본 발명의 디지털 아날로그 변환 장치의 제 4 실시예를 도 11a에 나타낸다. 본 실시예에 있어서는 ΔΣ변조기가 n비트의 출력을 갖는 것으로 한다. 본 실시예에서는, ΔΣ변조기(1101)의 n비트의 출력을 포매터(1102)에 의해 온도계 코드로 변환된 신호 Y2 -m을, 후치 필터(1103)로 미스매치 쉐이핑을 행하고, 그 출력을 구동 버퍼 회로(1104)와 저항 소자(1105)를 통하여 아날로그적으로 가산하고 있다.
도 11b에는 후치 필터(1103)의 실시예를 나타내고 있다. 상기 구동 버퍼 회로(1104)와 상기 저항 소자(1105)의 불균일을 미스매치 쉐이핑법으로 제거하기 위하여, 선택 회로(1110)는, 선택 회로(1110)의 출력을 지연 소자와 가산기로 구성된 적분 회로(1111)와 적분 회로(1112)에 의해 출력 신호의 사용 빈도를 계산하고, 사용빈도가 작은 순으로 선택하도록 동작하는 것을 특징으로 하고 있다. 여기에서, 적분 회로는, 입력 신호를 mbit의 벡터 신호로 하여 연산을 수행한다.
본 실시예에서는, ΔΣ변조기에서 변조된 디지털 신호를 복수의 구동 회로에 의해 복수의 스피커를 구동할 때에, 적분 회로를 이용한 후치 필터에 의해 미스매치 쉐이핑법으로 제거하기 위하여, 종래예에 기재된 바와 같은 DEM법에 의한 미스매치 쉐이핑법을 이용할 때에 문제가 되는, 랜덤 신호를 원인으로 하는 화이트 잡음의 중첩이나 고속으로 선택회로의 스위칭을 행하는 회로를 도입할 필요가 없어진다.
본 실시예에서는, 복수의 저항소자를 구동하여 음성을 아날로그적으로 가산하는 예를 나타내고 있으나, 복수의 구동장치에 의해 아날로그적으로 가산하는 모든 수법에 응용할 수 있다.
본 실시예에서는, 미스매치 쉐이핑법에서 이용하는 선택회로(1110)를 제어하는 적분회로(1110)를 2회 반복하여 이용하고 있으나, 미스매치 쉐이핑 효과는, 적분 회로(1110)를 1회 이상 반복하여 이용함으로써 얻을 수 있다.
도 12에는 후치필터(1103)의 다른 실시예를 나타내고 있다. 상기 스피커 구동 장치 사이의 불균일을 미스매치 쉐이핑법으로 제거하기 위하여, 선택회로(1110)는, 선택 회로(1110)의 출력을 지연 소자와 가산기로 구성된 적분회로(1111)와 적분회로(1112)에 의해 출력 신호의 사용 빈도를 계산하여, 사용 빈도가 작은 순으로 선택하도록 동작하지만, 상기 적분회로의 입출력과 선택회로의 사이에 형성된 제어 회로(1201)가 입력 진폭의 대소에 따라서 선택회로에서 선택되는 출력 신호를 제한하도록 하고 있다. 제어회로(1201)는, 입력 디지털 신호의 진폭이 작을 때에는 한정된 출력 구동 회로가 선택되도록 동작하고, 진폭이 클 때에는, 모든 출력 구동 회로가 선택되도록 제어를 행한다. 이것에 의해, 소진폭의 신호 시에는 1개의 출력 구동 회로만이 선택되기 때문에, 소진폭 시의 구동 장치 사이의 불균일의 영향을 억제하는 것이 가능해지고, 또한 소진폭 시에는 특정한 구동 장치로부터만 소리가 방사되기 때문에 음상(音像)의 정위(定位)가 좋아진다. 또한 입력신호의 진폭에 따라 구동 장치의 구동수를 다이나믹하게 제어함으로써, 구동 장치에서 소비되는 전력소비를 최적화하는 것이 가능해진다.
제 1 실시예부터 제 4 실시예에서 서술한 바와 같이, 본 발명의 특징은 디지털 입력 신호를 ΔΣ변조기에 의해 노이즈 쉐이핑을 행한 후에 포매터로 분할하여 후치 필터에 의해 미스매치 쉐이핑을 행하고 나서 복수의 구동 회로를 구동하여 아날로그적으로 가산을 행하는 것을 특징으로 한다.
그 결과, 복수의 구동 장치를 구동하는 각각의 전력은 작아도, 아날로그적으로 가산함으로써 큰 출력을 얻는 것이 가능해진다.
제 1 실시예부터 제 4 실시예에서 서술한 바와 같이, 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환 장치를, 디지털 음성 신호를 복수의 디지털 신호로 변환하여 복수의 구동 장치의 출력을 아날로그적으로 가산하는 모든 장치에 응용하는 것이 가능하다.
(실시예 5)
도 13a에는, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를 전류로 가산하는 방식으로 구성한 경우의 제 5 실시예를 나타내고 있다. 본 실시예에 있어서는 지금까지의 실시예의 구성요소인 구동 버퍼와 저항 소자를 각각, 전류원(1300)과 상기 전류원과 출력의 사이에 형성된 스위치 회로(1302)와 상기 스위치를 디지털 신호로 제어하는 버퍼 회로(1301)로 치환한 구성을 나타내고 있다.
(실시예 6)
또한, 도 13b에는, 도 13a에 나타낸 바와 같이, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를 음압으로 가산하는 방식으로 구성한 경우의 제 6 실시예를 나타내고 있다. 본 실시예에 있어서는 지금까지의 실시예의 구성 요소인 구동 버퍼와 저항 소자를 각각, 스피커 장치(1310)와 상기 스피커 장치를 구동하는 보이스 코일(1312)과 상기 보이스 코일을 디지털 신호로 제어하는 구동회로(1311)로 치환한 구성을 나타내고 있다.
(실시예 7)
도 13c에는, 도 13a에 나타낸 바와 같이, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를 광으로 가산하는 방식으로 구성한 경우의 제 7 실시예를 나타내고 있다. 본 실시예에 있어서는 지금까지의 실시예의 구성 요소인 구동 버퍼와 저항 소자를 각각, 발광소자(1320)와 상기 발광소자를 디지털 신호로 제어하는 구동회로(1321)로 치환한 구성을 나타내고 있다. 또한, 본 실시예에 있어서 발광소자는, 램프나 LED 등의 전기의 힘으로 발광하는 것이 가능한 모든 디바이스를 이용할 수 있다.
(실시예 8)
도 14a에는, 도 13a에 나타낸 바와 같이, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를 압전소자(피에조 소자)로 가산하는 방식으로 구성한 경우의 제 8 실시예를 나타내고 있다. 본 실시예에 있어서는 지금까지의 실시예의 구성 요소인 구동 버퍼와 저항 소자를 각각, 압전소자(1400)와 상기 압전 소자를 디지털 신호로 제어하는 버퍼회로(1401)로 치환한 구성을 나타내고 있다. 압전 소자는 전기신호를 물리적인 변위력으로 변환할 수 있기 때문에, 도 14b에 있는 바와 같이 복수의 압전 소자를 평면으로 나열(1410)함으로써, 물리적인 변위량을 음파로서 공간에서 합성하거나, 공통의 진동판을 구동함으로써 가산하거나, 또한 도 14c에 있는 바와 같이, 복수의 압전 소자를 적층(1420)하여 가산하거나 하는 응용에 이용가능하다.
각각의 압전 소자는 1비트 신호로 구동되고 있기 때문에, 전력효율의 향상이 가능해지고, 또한 압전 소자의 비선형성의 영향을 감소시키는 것이 가능해진다.
본 실시예에서는 압전 소자에 의해 전기신호를 물리적인 변위력으로 변환하는 수단으로서 나타냈지만, 전기신호를 물리적인 변위력으로 변환할 수 있는 임의의 소자를 이용하는 것이 가능하다.
이상의 도 14c와 같이, 복수의 압전소자를 적층(1420)하여 가산한 경우에는, 각 압전 소자가 발생하는 물리적인 변위의 강도를 별도의 압전소자를 사용하여 측정하는 것도 가능하다. 즉, 복수의 압전소자가 발생하는 물리적인 변위의 강도의 불균일을 측정하는 것이 가능하기 때문에, 측정한 불균일에 따라서 압전 소자의 구동력을 조정함으로써, 복수의 압전 소자가 발생하는 물리적인 변위를 가산함으로써 합성한 물리적인 변위의 정밀도를 향상시키는 것도 가능하다.
(실시예 9)
도 15a에는, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를 코일에서 발생하는 자장을 가산하는 방식으로 구성한 경우의 제 9 실시예를 나타내고 있다. 본 실시예에 있어서는 지금까지의 실시예의 구성 요소인 구동 버퍼와 저항 소자를 각각, 코일(1500)과 상기 코일을 디지털 신호로 제어하는 버퍼회로(1501)로 치환된 구성을 나타내고 있다. 코일은 전기신호를 자장력으로 변환하는 것이 가능하기 때문에, 도 15b에 있는 바와 같이 복수의 코일을 겹쳐서 나열(1510)함으로써, 자장을 가산하거나, 도 15c에 있는 바와 같이, 복수의 코일을 동시에 감음(1520)으로서 자장을 가산하거나 하는 응용에도 이용가능하다.
이상의 실시예와 같이, 자장을 가산하는 것이 가능하기 때문에, 본 발명을, 복수의 보이스 코일을 이용한 스피커 구동 장치를 사용하여 음성 신호를 재생하는 디지털 아날로그 변환 장치에 응용하는 것도 가능하다.
이상의 실시예와 같이, 각 코일이 발생하는 자장의 강도를 별도의 코일을 사용하여 측정하는 것도 가능하다. 즉 복수의 코일이 발생하는 자장의 강도의 불균일을 측정하는 것이 가능하기 때문에, 측정한 불균일에 따라서 코일의 구동력을 조정함으로써, 복수의 코일의 자장을 가산함으로써 합성한 자장의 정밀도를 향상시키는 것도 가능하다.
(실시예 10)
도 16a에는, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를 복수의 보이스 코일을 이용한 스피커 구동 장치에 응용하는 제 10 실시예를 나타내고 있다. 본 실시예에 있어서는, 지금까지의 실시예의 구성 요소인 저항소자를, 보이스 코일(1600)로 치환한 구성을 나타내고 있다. 보이스 코일은 전기신호를 콘(1601) 또는 돔(dome)에 의해, 음압으로 변환할 수 있기 때문에, 도 16a에 있는 바와 같이 복수의 코일을 중첩하여 나열(1610)함으로써, 음압을 가산하는 것이 가능해진다. 또한, 보이스 코일을 이용한 방법에서는, 음성 신호를 복사(輻射)하는 부분이 1개의 콘(1601) 또는 돔이 되기 때문에, 음상의 정위가 좋아지는 특징도 갖는다.
또한, 도 16b에 있는 바와 같이, 복수의 보이스 코일을 다발로 묶어서 감음(1620)으로써 음압을 가산하는 응용에도 이용가능하다. 복수의 보이스 코일을 다발로 묶어서 감음으로써, 각각의 보이스 코일 특성을 갖출 수 있다. 이것에 의해, 보이스 코일 사이의 특성의 오차가 감소되어, 고음질의 신호를 재생할 수 있게 된다.
이상의 실시예와 같이, 각 보이스 코일이 발생하는 자장의 강도를 다른 보이스 코일을 사용하여 측정하는 것도 가능하다. 즉 복수의 보이스 코일이 발생하는 자장의 강도의 불균일을 측정하는 것이 가능하기 때문에, 측정한 불균일에 따라서 보이스 코일의 구동력을 조정함으로써, 복수의 보이스 코일의 자장을 가산하는 것으로 합성한 음성 신호의 정밀도가 올라가고, 음성 신호를 고음질로 재생하는 것이 가능해진다.
이상의 제 5 실시예에서 제 10 실시예에 있어서는, 케스케이드형 ΔΣ변조기로부터 n비트의 출력을 포매터와 후치필터를 사용하고, 복수의 구동장치를 아날로그적으로 가산하여 출력하고 있으나, n비트의 신호는, 포매터에 의해 m=2n의 신호의 온도계 코드로 변환되기 때문에, 2n의 후치필터와 구동회로가 필요해진다. 여기에서 m=2n=16 이하로 함으로써 미스매치 쉐이핑 회로나 스와핑 회로의 회로 규모의 증대를 억제하는 것이 가능해진다. 마찬가지로 m=2n=16 이하로 함으로써, 도 14c에 나타낸 실시예에 있는 바와 같이 압전 소자를 적층하였을 때의 각 소자의 적층 순위의 차이에 기인하는 특성 차이의 불균일을 억제할 수 있다. 또한, 도 15b나 16a에 나타낸 실시예에 있는 바와 같이 코일을 적층하였을 때의 각 코일의 적층 순위의 차이에 기인하는 특성 차이의 불균일을 억제할 수 있다. 또한, 도 15c나 도 16b와 같이 코일을 다발로 묶는 실시예에서도 각 코일의 특성 차이를 억제하는 것이 가능해진다.
(실시예 11)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치의 케스케이드형 ΔΣ변조기와는 별도의 구성인 변조기를 사용한, 본 발명의 제 11 실시예를 도 17에 나타낸다. 케스케이드형 ΔΣ변조기(1700)의 첫번째 스테이지의 출력(1711)에 입력 신호를 전달하기 위하여, 각각 계수 B0(1720)와 B1(1730)을 이용하는 구성을 갖는 것도 가능하다. 이러한 접속을 행하면 두번째 스테이지 이후의 ΔΣ변조기의 출력으로부터도 입력 신호의 일부가 출력되도록 되기 때문에, 케스케이드형 ΔΣ변조기의 스테이지 수를 증가시킨 경우나, 복수의 스피커 장치를 이용하여 공간에서 음압을 가산하는 응용에 있어서는, 복수의 스피커 장치의 증가에 따라 출력 음압을 향상하는 것이 가능해진다.
(실시예 12)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동 장치를 사용하여 공간에서 음압을 가산하는 응용에 있어서, 도 18에는 구동 장치(1801)를 구동하는 신호에 디지털적으로 지연시키는 블록(1802)을 삽입한 제 12 실시예를 나타내고 있다. 이렇게 ΔΣ변조기 및 포매터로부터의 디지털적으로 지연을 행함으로써 각 구동 장치로의 신호의 이상(移相)을 제어함으로써, 공간에서 방사되는 음향 신호의 지향성을 변화시키는 것이 가능해진다.
예를 들면, 각 스피커 사이의 거리를 d, 신호의 파장을 λs, 스피커 정면을 0래디안으로 하였을 때의 편각을 θ로 하였을 경우, SP3에 대하여 SP2의 위상을 (2πd sinθ)/λs만큼 지연시키고, SP1의 위상을 (4πd sinθ)/λs이 되도록 함으로써, θ만큼 SP1측으로 지향 특성을 갖게 하는 것이 가능해진다.
이렇게 복수의 스피커의 위상을 제어하기 위해서는, 종래에는, 구조가 복잡한 아날로그 이상기(移相器)가 필요하였으나, 입출력 신호가 디지털 신호이기 때문에, 디지털 지연기(DFF 등)를 이용하여 용이하게 정확한 이상을 제어하는 것이 가능하다.
(실시예 13)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동 장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 19a에는 디지털 아날로그 변환 장치의 입력으로서 주위 잡음을 피드백하는 제 13 실시예를 나타내고 있다. 여기에서 피드백 제어회로(1900), 주위음이 입력되는 마이크(1901)로부터의 주위 잡음 정보를 기초로, 주위 잡음을 소거하는 잡음의 위상과 180도 위상이 회전한 신호를 발생시키는데 필요한 음압 및 위상을 계산한다. 본 발명에 따르면, 디지털 회로에서 직접 스피커를 컨트롤하는 것이 가능하기 때문에, 정밀한 잡음 저감 장치를 구성하는 것이 가능하다. 또한, 도 19b에 나타낸 바와 같이, 일반적으로 복수의 마이크를 사용함으로써 잡음의 발생원의 방향을 검지하는 것이 가능하기 때문에, 실시예 12의 기술을 사용하고, 각 스피커 구동장치로의 위상을 컨트롤함으로써 잡음 저감용 스피커에 지향 특성을 갖게 하는 것이 가능하다. 즉, 잡음 저감용 스피커의 정면 방향 뿐아니라, 그 이외의 방향의 잡음도 감소시키는 것이 가능하다.
자동차의 차 내의 소음(消音) 등을 행하는 경우에는, 외래 잡음원이 복수이고 잡음원도 가지각색이지만, 본 실시예를 이용함으로써 소음용 스피커를 용이하게 복수 배치할 수 있다. 또한, 복수의 스피커를 이용함으로써 정면 이외의 방향의 잡음을 감소시키는 것이 가능해지므로, 효율적으로 차 내의 소음을 행할 수 있다. 또한, 압전 스피커를 이용하면 박형의 소음 장치를 실현할 수 있기 때문에, 차 내의 스페이스를 줄이지 않고 소음을 행할 수 있다.
(실시예 14)
*제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를, 실시예 6이나 실시예 8, 실시예 10에 나타난 바와 같은 복수의 구동 장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 20에는, 구동 장치(2000)를 스위칭 증폭기로 구성한 경우의 제 14 실시예를 나타내고 있다. 스위칭 증폭기에는, 아날로그 D급 증폭기나 디지털 D급 증폭기, 아날로그 ΔΣ변조기, 디지털 ΔΣ변조기 등을 이용할 수 있다. 입력된 디지털 신호는, 스위칭 증폭기에서 스위칭 신호(2값 신호 또는 3값 신호)로 변환되기 때문에, 효율의 향상이나 출력 전력의 향상을 도모하는 것이 가능하다.
(실시예 15)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동 장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서의 스피커(2100), 및 전기신호를 물리적인 변위력으로 변환할 수 있는 전기소자의 배치방법에 관한 제 15 실시예를 도 21에 나타낸다.
도 21a에는, 격자형상으로 배치한 경우의 실시예가 나타나 있다. 이러한 배치로 함으로써, 장방형, 정방형 등의 케이스를 감싸는 경우, 효율적으로 서브유닛을 배치할 수 있고, 수평방향, 수직방향이 유사한 형상이 되어 동등한 위상 특성을 실현할 수 있다. 또한, 스피커에 장방형, 또는 정방형의 것을 사용한 경우에는, 장방형의 표면을 가장 간격이 없게 배치하는 것이 가능하고, 단위 면적 당 방사음압을 최대로 하는 것이 가능해진다. 이렇게 배치한 것은 시각적으로도 아름답게 느껴진다.
도 21b에는, 행마다 배치위치를 1/2 어긋나게 배치한 실시예가 나타나 있다. 이렇게 지그재그로 배치함으로써, 격자 배치에 비해 면밀도를 향상시킬 수 있다. 특히, 스피커를 다수 배치하는 경우에는, 면적 당 음압을 높게 하는 것이 가능해진다. 또한, 스피커의 형상으로 6각형의 것을 사용하면 지그재그 배치로 간격없이 배치하는 것이 가능해진다. 이 경우 간격없이 배치하는 것이 가능해지기 때문에, 높은 음압 레벨을 실현할 수 있다. 또한 미스매치 쉐이핑 기술을 이용하는 경우, 각 스피커 사이의 거리가 가깝기 때문에, 미스매치 쉐이핑 효과를 효과적으로 실현할 수 있다.
도 21b에는, 동심원 형상의 배치로 스피커를 배치한 실시예가 나타나 있다. 이렇게 스피커 전체의 중심축 상으로부터, 각 동심원 상에 배치된 스피커의 거리가 동일하기 때문에, 동일 동심원 상으로부터 동심축 상으로의 위상 특성이 동일해지고, 정면에 있어서의 음향 신호의 가산이 이상적으로 행해지게 된다. 이 때문에, 음향 특성을 개선하는 것이 가능해진다.
(실시예 16)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동 장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 22에는, 디지털 아날로그 변환장치를 스테레오 구성으로 한 제 16 실시예를 나타내고 있다. 여기에서 채널(2201)은 R신호용 디지털 아날로그 변환장치이고, 채널(2202)은 L신호용 디지털 아날로그 변환장치이다. 이렇게 디지털 신호를, 스테레오 음성을 재생하는 것 뿐만이 아니라, 본 발명의 디지털 아날로그 변환장치를 복수 채널로하여 병령로 형성함으로써, 디지털 처리에 의해 발생한 임의의 음장을 재생 가능하게 된다.
(실시예 17)
제 16 실시예에서 나타낸 바와 같이 복수의 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서의 스피커(2100), 및 전기신호를 물리적인 변위력으로 변환할 수 있는 전기소자의 배치방법에 관한 제 17 실시예를 도 23에 나타낸다.
도 23a에는 스테레오의 L, R신호를 구동하고 있는 스피커의 배치방법을 나타내고 있다. 이렇게 L, R을 대칭으로 배치함으로써, 스테레오 효과를 높이는 것이 가능해진다. 중심 L은 좌채널을, R은 우채널을 표시하고 있다. 도 23b에는 스테레오의 L, R신호에 더하여 C신호를 구동하고 있는 스피커의 배치 방법을 나타내고 있다. 도면 중 C는 센터 채널을 나타내고 있다. 본 발명에서는, 복수의 스피커의 채널로의 할당을 동적으로 변경하지만 용이하게 실현할 수 있기 때문에, 재생하는 음악 소스, 실현하는 음장 효과에 의해 채널로의 할당을 동적으로 변경함으로써, 스테레오 효과나 음장 효과를 보다 효과적으로 행하는 것이 가능해진다. 도 23c에는 복수의 스피커의 채널로의 할당을 동적 제어한 경우의 스피커의 배치방법을 나타내고 있다. 스테레오의 L, R신호에 더하여 C신호를 구동하고 있는 스피커의 배치방법을 나타내고 있다. 도면 중 L/C는 L신호와 C신호의 어느쪽도 구동할 수 있는 스피커를 나타내고 있다. 또한 도면 중 R/C는 R신호와 C신호의 어느쪽도 구동할 수 있는 스피커를 나타내고 있다.
(실시예 18)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 24에는, 디지털 필터 처리한 디지털 신호를 복수의 채널의 디지털 아날로그 변환 장치의 스테레오 구성으로 한 제 18 실시예를 나타내고 있다. 여기에서, 디지털 필터 신호 처리 블록(2401)으로 주파수 대역을 분할한 복수의 디지털 신호를, 복수의 채널(2402),(2204)은 디지털 아날로그 변환장치이다. 예를 들면, 디지털 필터 신호 처리 블록으로 고역용의 디지털 신호와 저역용의 디지털 신호로 분할하고, 각각의 신호를 재생하기 위하여, 본 발명의 디지털 아날로그 변환장치를 복수 채널로서 병렬로 형성함으로써, 디지털 처리에 의해 생성한 주파수 대역에 최적인 스피커 장치로 재생하는 것이 가능해진다.
(실시예 19)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 25에는 구동장치를 구동하는 신호를 우선 디지털 신호 송신기(2501)로 송신로에 송신한 후에 디지털 신호 수신장치(2502)에서 수신한 후에 구동장치에서 스피커를 구동하는 제 19 실시예를 나타내고 있다. 이렇게 ΔΣ변조기 및 포매터로부터의 디지털 신호를 디지털 신호 송수신기에 의해 전송함으로써, 분산 배치된 스피커를 구동하는 신호를 디지털 전송신호로서 전달하는 것이 가능해진다. 디지털 신호는 ΔΣ변조기로 오버샘플링하고 있기 때문에, 전송선로에서 오류가 있었던 경우라도 그 영향을 감소시키는 것이 가능해진다. 전송선로에는, 디지털 유선 전송로, 무선 전송로, 광전송로 등, 디지털적으로 전송하는 이른바 전송로를 이용하는 것이 가능하다.
또한, 소음장치에 응용한 경우에는, 분산한 복수의 소음용 스피커가 필요하지만, 본 실시예를 이용함으로써, 디지털 전송로를 이용하여 용이하게 분리된 서브 스피커에 구동정보를 전달하는 것이 가능해진다.
(실시예 20)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 6이나 실시예 8, 실시예 10에 있는 바와 같은 복수의 구동장치를 사용하여 공간에서 음압을 가산하는 것과 같은 응용에 있어서, 도 26에는 구동장치를 구동하는 신호에 초저주파 신호를 중첩한 경우의 제 20 실시예를 나타내고 있다.
일반적으로 가청 주파수는 20~20KHz라고 되어 있고, 그 하한 주파수인 20Hz이하의 음을 초저주파라 부른다. 이 대역의 음은 상당히 큰 음압이 아니면 통상, 인간의 청각으로는 인식할 수 없으나, 건강이나 정신적 스트레스에 관계가 있다고 하여 연구가 진행되고 있다.
종래의 아날로그 스피커를 이용하여 초저주파를 발생하기 위해서는, 매우 느린 신호로 스피커를 구동할 필요가 있고, 전력효율이 열화되는 아날로그 스피커로는 소비전력 면에서 문제가 많다. 초저주파를 발생하기 위하여, 본 발명의 디지털 스피커의 구성을 이용하면, 1bit신호로 전기음향 변환 소자를 구동하는 것이 가능해지고, 전력 효율, 나아가 전기음향 변환소자의 비선형성의 음향을 감소시키는 것이 가능해지고, 효율적으로 초저주파 신호를 발생하는 것이 가능해진다.
일반적으로, 초저주파 신호는 신호원(방송신호나 기록매체)에는 포함되어 있지 않기 때문에, 초저주파 신호를 발생하는 경우, 초저주파 발생기(2600)로 발생할 필요가 있다. 임의의 주파수 패턴을 발생하기 위하여 초저주파 발생기는 디지털 회로(2600)를 이용하는 것이 좋고, 예를 들면 1/f의 파동을 가진 초저주파 신호를 발생하기 위하여 디지털 회로의 의사 랜덤 신호를 사용하면 용이하게 발생할 수 있다. 발생한 초저주파 신호는 간단하게 디지털 음성신호로 디지털적으로 가산할 수 있기 때문에, 용이하게 초저주파 신호를 중첩하는 것이 가능해진다.
(실시예 21)
제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 8에 있는 바와 같은 복수의 압전소자를 사용하고, 복수의 압전소자를 사용하여 물리적인 변위를 합성하는 응용에 있어서, 도 27에는 복수의 압전소자를 사용하여 반사경(미러)을 구동하는 제 21 실시예를 나타내고 있다. 도 27a에 있는 바와 같이 적층된 압전소자(2700)를 구동하기 위하여, 복수의 구동장치(2701)를 복수의 압전소자(2702)를 이용하여 구동하는 디바이스를, 도 27b에 있는 바와 같은 기반(2711) 상에 복수 배치하고, 지지부(2714)가 고정축이 되도록 상부 기반(2712)을 접속한다. 상부의 기반은 반사경(2713)을 배치한다. 도 27c에 있는 바와 같이, 압전소자(2700)를 구동함으로써 지지부(2714)을 중심으로 하여 상부 기반(2712)를 변형시킴으로써 반사경(2713)의 반사각도를 바꿀 수 있다. 이러한 압전소자와 반사경을 조합시킨 디바이스는, 소형의 프로젝터 장치에 응용가능하지만, 디지털 아날로그 변환장치와 복수의 압전소자로 구동함으로써, 디지털 신호로 반사각도를 제어할 수 있기 때문에 소형의 프로젝터 장치에 적합하다.
(실시예 22)
제 1 실시예부터 지 4 실시예에서 나타낸 디지털 아날로그 변환장치를, 실시예 8에 있는 바와 같은 복수의 압전 소자를 사용하고, 복수의 압전소자를 사용하여 물리적인 변위를 합성하는 응용에 있어서, 도 28에는 복수의 압전소자를 사용하여 반사경(미러)을 구동하는 제 22 실시예를 나타내고 있다. 도 28a에 있는 바와 같이 기판 상에 복수의 병렬로 배치된 압전소자(2800)를 사용한다. 도 28b에 있는 바와 같이 중심이 고정된 반사경(2701)의 주위에 이 압전소자(2800)을 XY축을 따라 배치하고 구동함으로써 지지부 중심을 기점으로 하여 반사경(2801)의 반사각도를 바꿀 수 있다. 이러한 압전소자와 반사경을 조합한 디바이스는, 소형의 프로젝터 장치에 응용가능하지만, 디지털 아날로그 변환장치와 복수의 병렬로 배치된 압전소자로 구동함으로써, 디지털 신호로 반사각도를 제어할 수 있기 때문에 박형이고 소형인 프로젝터 장치에 적합하다.
(실시예 23)
도 29는, 제 1 실시예부터 제 4 실시예에서 나타낸 디지털 아날로그 변환 장치의 케스케이드형 ΔΣ변조기에 밴드패스형의 ΔΣ변조기를 사용한 경우의 제 23 실시예를 나타내고 있다. 일반적으로 밴드패스형의 ΔΣ변조기는 Z→-Z2변환을 함으로써 실현하는 것이 가능하다. 이 변환에 의해 적분기는 공진기로 변환된다. 이 실시예에 있어서, 두번째 스테이지의 내부 ΔΣ변조기의 출력을, Z-2를 실현하는 2클록 지연기에 접속하고, 지연기의 입력 및 출력에 스위치를 접속한다. 이 스위치는 클록의 1/2의 주파수의 신호에 따라서 2입력을 도면에 나타낸 바와 같이 교체하는 것이다. 이렇게 구성함으로써, DAC21 및 DAC22를 구성하는 소자에 미스매치가 있었던 경우라도, 클록 주파수의 1/4의 주파수에 있어서의 잡음을 감소시키는 것이 가능해진다.
여기에서 나타낸 바와 같이, 주파수 변환을 행함으로써, 밴드패스 특성을 비록하여 임의의 노이즈 쉐이핑 특성을 실현하는 것이 가능해진다.
(실시예 24)
도 30a에 본 발명의 제 24 실시예를 나타낸다. 본 실시예에 있어서는, ΔΣ변조기가 n비트의 출력을 갖는 것으로 한다. ΔΣ변조기(2401)의 n비트의 출력을 포매터(2402)에 의해 m조의 p-bit 코드로 변환된 신호 YV를, 후치필터(2403)으로 미스매치 쉐이핑 및 주파수 선택을 행하고, 그 출력을 내부 디지털-아날로그 변환기(2404)로 아날로그 신호로 변환하여, 가산기(2405)로 아날로그적으로 가산하고 있다. 이렇게 구성함으로써, 멀티 레벨의 내부 디지털-아날로그 변환기를 이용하여도 고정밀도인 아날로그 신호를 얻는 것이 가능해진다.
도 30b에, 후치필터의 실시예를 나타낸다. 상기 내부 디지털-아날로그 변환기 내부의 미스매치의 영향을 감소시키기 위하여, 선택회로(2410)은, 선택회로(2410)의 출력을 필터회로(2411)의 출력신호 값에 따라서 선택하도록 동작하는 것을 특징으로 하고 있다. 여기에서, 필터에서는, 상기 내부 디지털-아날로그 변환기의 출력 레벨별로 필터 연산을 행한다. 예를 들면, 필터에 적분기 혹은 적분기를 다단으로 접속한 것을 이용하여, 필터의 출력이 작은 순으로 선택을 행하고, 또한 그 선택에 의해 입력 신호에 대응한 출력이 얻어지도록 선택을 행함으로써, 상기 포매터로부터의 출력이 복수의 레벨을 나타내는 복수의 신호에 의한 것이라도, 미스매치에 의한 저주파 영역의 잡음을 감소시키는 것이 가능해진다.
도 30c에 상기 내부 디지털-아날로그 변환기(2404) 및 가산기(2405)의 다른 구체적인 실시예를 나타낸다. 이 실시예에 있어서는, 인버터(2421), 저항(2422)에 의해 각 1bit 신호에 따른 아날로그 전류를 출력하고, 복수의 이들 전류를 결선함으로써, 출력 전류를 가산하고 있다. 이 실시예에 있어서는, 상기 복수의 내부 디지털-아날로그 변환기의 입력 신호가 표현하는 값은, 동일할 필요는 없으며, 다른 무게를 갖는 것이여도 된다. 이 경우, 상기 저항(2422)의 값은, 각각의 입력 디지털 신호가 표현하는 무게에 따라서 설정하면 된다. 또한, 이 무게는 2의 거듭제곱의 무게에 제한되지 않는다. 상기 선택회로(2410)에 있어서, 그 선택결과가, 선택회로(2410)의 입력신호와 동일해지도록 선택을 행함으로써, 무게가 다른 경우라도 정확하게 변환을 행하는 것이 가능해진다.
201, 202 : 내부 변조기
301 : FIR 필터
601 : 디지털 계산 블록
602 : 포매터 회로
603 : 후치 필터 회로

Claims (13)

  1. ΔΣ변조기와 미스매치 쉐이퍼와 복수의 구동회로와 복수의 보이스 코일에 의해 구동되는 콘을 갖는 스피커 유닛을 포함하는 디지털 스피커 시스템에 있어서,
    상기 ΔΣ변조기는, 디지털 음성신호를 수신하여 제1 신호를 생성하고,
    상기 미스매치 쉐이퍼는, 상기 ΔΣ변조기가 생성하는 제1 신호를 변환하여 제2 신호를 생성하고, 선택한 상기 복수의 구동회로에 상기 제2 신호를 출력하며,
    상기 복수의 구동회로 각각은, 상기 제2 신호를 증폭하여 3값의 디지털 출력을 스위칭 증폭기에 의해 생성하고,
    상기 미스매치 쉐이퍼는, 상기 복수의 구동회로 각각의 사용빈도에 따라 상기 복수의 구동회로 중 적어도 하나의 구동회로를 선택하고,
    상기 스피커 유닛은, 상기 복수의 보이스 코일 각각으로의 복수의 입력을 갖고, 개개의 입력에는, 상기 복수의 구동회로에 의해 생성되는 디지털 출력 중 대응하는 디지털 출력이 공급되는 것을 특징으로 하는 디지털 스피커 시스템.
  2. 제1항에 있어서,
    상기 복수의 보이스 코일은, 개별로 감겨 있는 것을 특징으로 하는 디지털 스피커 시스템.
  3. 제1항에 있어서,
    상기 복수의 보이스 코일은, 다발로 감겨 있는 것을 특징으로 하는 디지털 스피커 시스템.
  4. 제1항에 있어서,
    상기 제2 신호를 지연하여 상기 복수의 구동회로에 지연한 제2 신호를 공급하는 디지털 지연기를 더 포함하는 것을 특징으로 하는 디지털 스피커 시스템.
  5. 제1항에 있어서,
    마이크로폰 유닛과,
    상기 마이크로폰 유닛으로부터의 신호를 수신하여 상기 ΔΣ변조기에 제어신호를 출력하는 제어회로를 더 포함하는 것을 특징으로 하는 디지털 스피커 시스템.
  6. 제5항에 있어서,
    상기 마이크로폰 유닛은, 복수의 마이크로폰을 포함하는 것을 특징으로 하는 디지털 스피커 시스템.
  7. 제6항에 있어서,
    상기 마이크로폰 유닛은, 주위 잡음의 방향을 검지하는 것을 특징으로 하는 디지털 스피커 시스템.
  8. 제1항에 있어서,
    상기 제2 신호를 송신하는 송신기와,
    상기 송신기에서 송신된 제2 신호를 수신하여 상기 복수의 구동회로에 공급하는 수신기를 더 포함하는 것을 특징으로 하는 디지털 스피커 시스템.
  9. 제1 채널과 제2 채널과 복수의 보이스 코일에 의해 구동되는 콘을 갖는 복수의 디지털 스피커를 포함하는 디지털 스피커 시스템에 있어서,
    상기 제1 채널과 상기 제2 채널 각각은, ΔΣ변조기와 미스매치 쉐이퍼와 복수의 구동회로를 포함하며,
    상기 ΔΣ변조기는, 디지털 음성신호를 수신하여 제1 신호를 생성하고,
    상기 미스매치 쉐이퍼는, 상기 ΔΣ변조기가 생성하는 제1 신호를 변환하여 제2 신호를 생성하고, 선택한 상기 복수의 구동회로에 상기 제2 신호를 출력하며,
    상기 미스매치 쉐이퍼는, 상기 복수의 구동회로 각각의 사용빈도에 따라 상기 복수의 구동회로 중 적어도 하나의 구동회로를 선택하고,
    상기 복수의 구동회로 각각은, 상기 제2 신호를 증폭하여 상기 복수의 디지털 스피커의 상기 복수의 보이스 코일의 각각으로 출력되는 3값의 디지털 출력을 스위칭 증폭기에 의해 생성하고, 복수의 디지털 스피커 중 제1 그룹은 상기 제1 채널에서 디지털 출력을 취득하고, 복수의 디지털 스피커 중 제2 그룹은 상기 제2 채널에서 디지털 출력을 취득하는 것을 특징으로 하는 디지털 스피커 시스템.
  10. 제9항에 있어서,
    제3 채널을 더 포함하고, 상기 제1 채널은 왼쪽 채널이며, 상기 제2 채널은 오른쪽 채널이며, 상기 제3 채널은 센터 채널이며, 상기 복수의 디지털 스피커 중 제3 그룹은 상기 제3 채널에서 3값의 디지털 출력을 취득하는 것을 특징으로 하는 디지털 스피커 시스템.
  11. 제9항에 있어서,
    제3 채널을 더 포함하고, 상기 복수의 디지털 스피커 중 제3 그룹은, 상기 제1, 제2 또는 제3 채널에서의 디지털 출력을 선택적으로 취득하는 것을 특징으로 하는 디지털 스피커 시스템.
  12. 제10항에 있어서,
    상기 제1 채널의 스피커 유닛과 상기 제3 채널의 스피커 유닛과의 할당은, 동적으로 제어되고, 상기 제2 채널의 스피커 유닛과 상기 제3 채널의 스피커 유닛과의 할당은, 동적으로 제어되는 것을 특징으로 하는 디지털 스피커 시스템.
  13. 제1항 또는 제9항에 있어서,
    상기 미스매치 쉐이퍼는 상기 복수의 구동회로의 사용빈도를 계산하고 상기 사용빈도가 작은 순서대로 상기 복수의 구동회로를 선택하는 것을 특징으로 하는 디지털 스피커 시스템.
KR1020127012171A 2006-05-21 2007-05-16 디지털 아날로그 변환장치 KR101341761B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006140975 2006-05-21
JPJP-P-2006-140975 2006-05-21
JP2006277476 2006-10-11
JPJP-P-2006-277476 2006-10-11
PCT/JP2007/060072 WO2007135928A1 (ja) 2006-05-21 2007-05-16 デジタルアナログ変換装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087025465A Division KR101341748B1 (ko) 2006-05-21 2008-10-17 디지털 아날로그 변환장치

Publications (2)

Publication Number Publication Date
KR20120068970A KR20120068970A (ko) 2012-06-27
KR101341761B1 true KR101341761B1 (ko) 2013-12-13

Family

ID=38723241

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020127012178A KR101341698B1 (ko) 2006-05-21 2007-05-16 디지털 아날로그 변환장치
KR1020127012171A KR101341761B1 (ko) 2006-05-21 2007-05-16 디지털 아날로그 변환장치
KR1020127012173A KR101341756B1 (ko) 2006-05-21 2007-05-16 디지털 아날로그 변환장치
KR1020087025465A KR101341748B1 (ko) 2006-05-21 2008-10-17 디지털 아날로그 변환장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127012178A KR101341698B1 (ko) 2006-05-21 2007-05-16 디지털 아날로그 변환장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020127012173A KR101341756B1 (ko) 2006-05-21 2007-05-16 디지털 아날로그 변환장치
KR1020087025465A KR101341748B1 (ko) 2006-05-21 2008-10-17 디지털 아날로그 변환장치

Country Status (5)

Country Link
US (3) US8423165B2 (ko)
JP (8) JP4707742B2 (ko)
KR (4) KR101341698B1 (ko)
CN (4) CN102647191B (ko)
WO (1) WO2007135928A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647191B (zh) 2006-05-21 2015-09-02 株式会社特瑞君思半导体 数字扬声器系统
JP5396588B2 (ja) * 2008-06-16 2014-01-22 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
JP5490429B2 (ja) * 2009-03-11 2014-05-14 三菱鉛筆株式会社 スピーカユニット
CN102422650B (zh) * 2009-03-11 2014-12-17 三菱铅笔株式会社 扬声器单元
ATE544232T1 (de) * 2009-05-12 2012-02-15 St Ericsson Sa Rf-verstärker mit digitalem filter für polarsender
JP5568752B2 (ja) * 2009-12-09 2014-08-13 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 選択装置
KR20120101186A (ko) * 2009-12-16 2012-09-13 트라이젠스 세미컨덕터 가부시키가이샤 음향 시스템
WO2011090045A1 (ja) 2010-01-19 2011-07-28 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 変換装置
JP5557582B2 (ja) * 2010-04-09 2014-07-23 クラリオン株式会社 ボイスコイルスピーカー
CN101986721B (zh) * 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
DE102010061790A1 (de) * 2010-11-23 2012-05-24 Robert Bosch Gmbh Digitale Ansteuerung für ein mikro-elektromechanisches Element
US8504601B2 (en) * 2011-03-22 2013-08-06 Ess Technology, Inc. FIR filter with reduced element count
JP2012227589A (ja) 2011-04-15 2012-11-15 Clarion Co Ltd デジタルスピーカーシステム
WO2013024789A1 (ja) 2011-08-12 2013-02-21 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 駆動回路
KR20140079400A (ko) 2011-10-25 2014-06-26 트라이젠스 세미컨덕터 가부시키가이샤 디지털 음향 시스템
CN102404672B (zh) * 2011-10-27 2013-12-18 苏州上声电子有限公司 数字化扬声器阵列系统的通道均衡与波束控制方法和装置
JP5920109B2 (ja) * 2012-08-23 2016-05-18 住友電気工業株式会社 歪補償装置、歪補償方法、歪補償プログラム、送信機、及び１ｂｉｔオーディオ装置
CN104823459B (zh) 2012-11-28 2018-04-17 歌乐株式会社 数字扬声器系统以及数字扬声器系统的接线方法
FR3000354B1 (fr) * 2012-12-20 2015-01-30 Commissariat Energie Atomique Dispositif a membrane a deplacement controle
WO2014157351A1 (ja) * 2013-03-28 2014-10-02 富士フイルム株式会社 電気音響変換フィルム、電気音響変換器、フレキシブルディスプレイおよびプロジェクター用スクリーン
KR101491658B1 (ko) * 2013-04-25 2015-02-09 주식회사 피에스텍 스위칭 증폭기 장치 및 그 제어 방법
CN105409240A (zh) 2013-07-25 2016-03-16 株式会社特瑞君思半导体 扬声器控制装置
CN103701465B (zh) * 2013-12-02 2016-09-21 苏州上声电子有限公司 一种基于多比特△—σ调制的数字扬声器系统实现方法和装置
JP6401929B2 (ja) * 2014-04-01 2018-10-10 ローム株式会社 Δσｄ／ａコンバータおよびそれを用いた信号処理回路および電子機器
US9628928B2 (en) 2014-10-30 2017-04-18 Trigence Semiconductor, Inc. Speaker control device
JP6596680B2 (ja) 2014-11-18 2019-10-30 株式会社オーディオテクニカ ヘッドホンの結線構造およびヘッドホン
JP6458276B2 (ja) * 2014-11-18 2019-01-30 株式会社オーディオテクニカ ボイスコイル、電気音響変換器、ヘッドホンおよび振動板
WO2016194683A1 (ja) * 2015-05-30 2016-12-08 第一精工株式会社 スピーカ
WO2017059927A1 (en) 2015-10-09 2017-04-13 Tdk Corporation Electronic circuit for a microphone and microphone
WO2017179219A1 (ja) 2016-04-12 2017-10-19 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
WO2017179616A1 (ja) * 2016-04-15 2017-10-19 第一精工株式会社 スピーカシステム
US11081635B1 (en) * 2017-04-10 2021-08-03 Maxim Integrated Products, Inc. Method and apparatus for driving a piezoelectric transducer with stored charge recovery
JPWO2019069466A1 (ja) 2017-10-06 2020-09-10 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ スピーカ駆動装置、スピーカ装置およびプログラム
EP3737117A4 (en) 2018-01-04 2021-08-18 Trigence Semiconductor, Inc. SPEAKER TRAINING DEVICE, SPEAKER DEVICE AND PROGRAM
US10128875B1 (en) 2018-03-30 2018-11-13 Mitsubishi Electric Research Laboratories, Inc. Methods and system of a digital transmitter with reduced quantization noise
CN108718198B (zh) * 2018-08-07 2023-11-03 上海艾为电子技术股份有限公司 一种数字模拟转换器
US10615819B1 (en) * 2018-11-02 2020-04-07 Huawei Technologies Co., Ltd. Modified pi-sigma-delta-modulator based digital signal processing system for wide-band applications
CN110995212B (zh) * 2019-12-19 2021-08-24 成都海光微电子技术有限公司 一种集成电路器件、相位插值器、接口电路及电子设备
US10945069B1 (en) 2020-01-30 2021-03-09 Cirrus Logic, Inc. Loudspeaker driver systems
US11272293B2 (en) 2020-01-30 2022-03-08 Cirrus Logic, Inc. Loudspeaker driver systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09501287A (ja) * 1993-08-05 1997-02-04 アナログ・デバイセズ・インコーポレイテッド 多ビット・ノイズ−シェイピングｄ／ａ変換器のためのデータ指示スクランブラ
JP2005338763A (ja) 2004-05-25 2005-12-08 Samsung Electronics Co Ltd 表示装置
JP2006109275A (ja) 2004-10-07 2006-04-20 Rohm Co Ltd 音声信号出力回路、および音声出力を発生する電子機器

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648698A (en) 1979-09-28 1981-05-01 Hitachi Ltd Sound generation circuit
JPS573498A (en) 1980-06-06 1982-01-08 Mitsubishi Electric Corp Multiway speaker device
JPS57138293A (en) 1981-02-20 1982-08-26 Pioneer Electronic Corp Dynamic speaker system
JPS58127795A (ja) 1982-01-25 1983-07-29 Yushiro Do Brazil Ind Chem Ltd 水性作動流体原液
JPS58127795U (ja) 1982-02-22 1983-08-30 パイオニア株式会社 動電形スピ−カ
NL8303186A (nl) 1983-09-15 1985-04-01 Philips Nv Luidsprekersysteem en een luidspreker te gebruiken in een luidspreker voor het omzetten van een in n bits gedigitaliseerd electrisch signaal in een akoestisch signaal.
NL8303185A (nl) 1983-09-15 1985-04-01 Philips Nv Hybried luidsprekersysteem eventueel met een of meer korrektieketens.
JPH02121497A (ja) 1988-10-31 1990-05-09 Victor Co Of Japan Ltd デジタルスピーカユニツト及びその駆動装置
JPH0748914B2 (ja) 1989-08-05 1995-05-24 松下電器産業株式会社 デジタルプリアンプ
JPH03216025A (ja) 1990-01-22 1991-09-24 Nec Corp 並列直列変換器
JPH05199575A (ja) 1990-12-25 1993-08-06 Sakai Shoji Kk スピーカ装置
JPH04355599A (ja) * 1991-05-31 1992-12-09 Matsushita Electric Ind Co Ltd ディジタルスピーカ
JP2828543B2 (ja) 1991-08-02 1998-11-25 シャープ株式会社 スピーカ駆動回路
US5347587A (en) 1991-11-20 1994-09-13 Sharp Kabushiki Kaisha Speaker driving device
JP2683310B2 (ja) 1991-11-20 1997-11-26 シャープ株式会社 スピーカ駆動回路
JP3123286B2 (ja) 1993-02-18 2001-01-09 ソニー株式会社 ディジタル信号処理装置又は方法、及び記録媒体
JP2880372B2 (ja) 1993-05-18 1999-04-05 シャープ株式会社 スピーカ駆動装置
JP2945570B2 (ja) 1993-10-29 1999-09-06 シャープ株式会社 信号処理装置
JP3469326B2 (ja) 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
JPH0865791A (ja) 1994-08-25 1996-03-08 Fujitsu Ten Ltd スピーカのボイスコイル
US5872532A (en) * 1994-09-30 1999-02-16 Kabushiki Kaisha Toshiba Selection apparatus
JP3338268B2 (ja) * 1995-12-28 2002-10-28 株式会社東芝 選択装置
JP3367800B2 (ja) * 1994-09-30 2003-01-20 株式会社東芝 選択装置およびこれを用いたａ／ｄ変換器並びにｄ／ａ変換器
GB9506725D0 (en) 1995-03-31 1995-05-24 Hooley Anthony Improvements in or relating to loudspeakers
JP3185963B2 (ja) 1995-07-28 2001-07-11 日本電信電話株式会社 スピーカ駆動回路
JPH1051888A (ja) 1996-05-28 1998-02-20 Sony Corp スピーカ装置および音声再生システム
JPH1013986A (ja) 1996-06-18 1998-01-16 Sony Corp スピーカ装置
US6216052B1 (en) 1996-10-23 2001-04-10 Advanced Micro Devices, Inc. Noise elimination in a USB codec
JPH10145887A (ja) 1996-11-07 1998-05-29 Sony Corp スピーカ装置
JPH10276093A (ja) 1997-03-28 1998-10-13 Sony Corp Ｄ／ａ変換器
JPH10276490A (ja) 1997-03-31 1998-10-13 Sony Corp 音響変換器
CA2286978A1 (en) 1997-04-18 1998-10-29 Jesper Steensgaard-Madsen Oversampled digital-to-analog converter based on nonlinear separation and linear recombination
US6243472B1 (en) 1997-09-17 2001-06-05 Frank Albert Bilan Fully integrated amplified loudspeaker
JP3369448B2 (ja) * 1997-09-29 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JPH11122110A (ja) 1997-10-15 1999-04-30 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JP4221792B2 (ja) 1998-01-09 2009-02-12 ソニー株式会社 スピーカ装置及びオーディオ信号送信装置
US6492761B1 (en) * 1998-01-20 2002-12-10 Ericsson Inc. Digital piezoelectric transducers and methods
JP3369503B2 (ja) * 1998-03-10 2003-01-20 シャープ株式会社 ディジタルスイッチングアンプ
JP2000078015A (ja) 1998-09-02 2000-03-14 Asahi Kasei Microsystems Kk マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器
US7058563B1 (en) * 1998-09-23 2006-06-06 Microsoft Corporation Device driver auto-load
JP3232457B2 (ja) 1999-02-05 2001-11-26 日本プレシジョン・サーキッツ株式会社 デルタシグマ方式ｄ／ａ変換器
JP3516878B2 (ja) 1999-03-16 2004-04-05 シャープ株式会社 Δς変調を用いるスイッチング増幅器
GB2349756B (en) 1999-05-06 2003-05-14 Sony Uk Ltd Signal processors
DE69939976D1 (de) 1999-05-28 2009-01-08 Texas Instruments Inc Digitaler Lautsprecher
JP2000341794A (ja) 1999-05-28 2000-12-08 Nec Viewtechnology Ltd 密閉箱型直接放射平面スピーカ
JP3789685B2 (ja) * 1999-07-02 2006-06-28 富士通株式会社 マイクロホンアレイ装置
JP3340404B2 (ja) 1999-07-23 2002-11-05 株式会社 デジアン・テクノロジー Ｄ／ａ変換器
CN100358393C (zh) 1999-09-29 2007-12-26 1...有限公司 定向声音的方法和设备
EP1142122B1 (en) 1999-10-27 2006-09-27 Koninklijke Philips Electronics N.V. A digital to analog converter
US20040223622A1 (en) 1999-12-01 2004-11-11 Lindemann Eric Lee Digital wireless loudspeaker system
IT1321181B1 (it) * 2000-05-04 2003-12-30 Magneti Marelli Spa Metodo e dispositivo per la stima della posizione di un corpoattuatore in un azionatore elettromagnetico per il comando di una
US6531973B2 (en) * 2000-09-11 2003-03-11 Broadcom Corporation Sigma-delta digital-to-analog converter
DE60119476T2 (de) 2000-10-26 2006-11-23 Fujitsu Ltd., Kawasaki Segmentierte Schaltungsanordnung
JP2002216026A (ja) 2000-11-17 2002-08-02 Sony Corp 情報通信システム、エージェント端末、情報配信システム、エージェントプログラムが記憶された記憶媒体、エージェントアクセスプログラムが記憶された記憶媒体、専用処理プログラムが記憶された記憶媒体、エージェントプログラム、エージェントアクセスプログラム、及び、専用処理プログラム
US7058463B1 (en) 2000-12-29 2006-06-06 Nokia Corporation Method and apparatus for implementing a class D driver and speaker system
JP2002374170A (ja) 2001-06-12 2002-12-26 Nippon Precision Circuits Inc １ビットｄ／ａ変換器
WO2003017717A2 (en) 2001-08-17 2003-02-27 Carnegie Mellon University Method and apparatus for reconstruction of soundwaves from digital signals
US6697004B1 (en) 2001-10-01 2004-02-24 Silicon Wave, Inc. Partial mismatch-shaping digital-to-analog converter
US7336794B2 (en) 2001-11-30 2008-02-26 Sonion A/S High efficiency driver for miniature loudspeakers
US6983052B2 (en) 2001-12-29 2006-01-03 Alpine Electronics, Inc Vehicle power amplifier and voltage supply thereof
US6606044B2 (en) * 2002-01-02 2003-08-12 Motorola, Inc. Method and apparatus for generating a pulse width modulated signal
JP2003216163A (ja) 2002-01-21 2003-07-30 Denso Corp 騒音制御装置
WO2003063158A2 (en) 2002-01-23 2003-07-31 Koninklijke Philips Electronics N.V. Mixing system for mixing oversampled digital audio signals
GB0203895D0 (en) 2002-02-19 2002-04-03 1 Ltd Compact surround-sound system
US7483540B2 (en) 2002-03-25 2009-01-27 Bose Corporation Automatic audio system equalizing
US6563448B1 (en) 2002-04-29 2003-05-13 Texas Instruments Incorporated Flexible sample rate converter for multimedia digital-to-analog conversion in a wireless telephone
KR20030086896A (ko) 2002-05-03 2003-11-12 톰슨 라이센싱 소시에떼 아노님 온도계 코드 디지털-오디오 변환기
KR100966415B1 (ko) 2002-05-09 2010-06-28 넷스트림스 엘엘씨 오디오 네트워크 분산 시스템
CN1388729A (zh) * 2002-07-01 2003-01-01 斯贝克电子（嘉善）有限公司 双对称磁路双音圈双定心支片扬声器
US6738003B2 (en) 2002-07-08 2004-05-18 Cirrus Logic, Inc. Delta-sigma modulation circuits and methods utilizing multiple noise attenuation bands and data converters using the same
US6940343B2 (en) * 2002-08-14 2005-09-06 Ami Semiconductor, Inc. Amplifier
US6738004B2 (en) * 2002-08-15 2004-05-18 Cirrus Logic, Inc. Method and system of integrating a mismatch noise shaper into the main loop of a delta-sigma modulator
JP4067548B2 (ja) 2002-10-29 2008-03-26 シャープ株式会社 デジタル信号処理装置及び音声信号再生装置
US6853325B2 (en) 2002-12-27 2005-02-08 Renesas Technology Corp. Pulse width modulation digital amplifier
JP4326933B2 (ja) 2002-12-27 2009-09-09 株式会社ルネサステクノロジ デジタルアンプ
US20050031151A1 (en) * 2003-04-30 2005-02-10 Louis Melillo Speaker with adjustable voice coil impedance
US7053700B2 (en) 2003-06-02 2006-05-30 Nortel Networks Limited High-efficiency amplifier and method
US7058464B2 (en) * 2003-07-17 2006-06-06 Ess Technology, Inc. Device and method for signal processing
US6885330B2 (en) 2003-09-05 2005-04-26 Cirrus Logic, Inc. Data converters with ternary pulse width modulation output stages and methods and systems using the same
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
EP1690332A1 (en) 2003-12-01 2006-08-16 Audioasics A/S Microphone with voltage pump
US7193548B2 (en) * 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
EP1596625A1 (en) 2004-05-11 2005-11-16 AKG Acoustics GmbH Circuit for the control of a loudspeaker
US7792311B1 (en) 2004-05-15 2010-09-07 Sonos, Inc., Method and apparatus for automatically enabling subwoofer channel audio based on detection of subwoofer device
US6930625B1 (en) 2004-06-04 2005-08-16 Realtek Semiconductor Corp Multi-thread parallel processing sigma-delta ADC
US7378903B2 (en) 2004-06-07 2008-05-27 Sonos, Inc. System and method for minimizing DC offset in outputs of audio power amplifiers
JP3970266B2 (ja) 2004-06-23 2007-09-05 株式会社半導体理工学研究センター 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機
JP3819010B2 (ja) 2004-06-30 2006-09-06 日本テキサス・インスツルメンツ株式会社 デジタルエンコーダ、および、それに用いたデジタルアナログ変換器
JP2006067008A (ja) 2004-08-24 2006-03-09 Yamaha Corp スピーカ
TWI253055B (en) 2004-10-11 2006-04-11 Sunplus Technology Co Ltd Sound playing device using sigma-delta pulse width modulation
US7825986B2 (en) 2004-12-30 2010-11-02 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals and other peripheral device
US8880205B2 (en) 2004-12-30 2014-11-04 Mondo Systems, Inc. Integrated multimedia signal processing system using centralized processing of signals
US7653447B2 (en) * 2004-12-30 2010-01-26 Mondo Systems, Inc. Integrated audio video signal processing system using centralized processing of signals
EP1691487B1 (en) 2005-02-10 2009-12-02 STMicroelectronics S.r.l. Enhancement of the dynamic range of a multibit digital-to-analog converter
TWI278186B (en) 2005-02-17 2007-04-01 Via Tech Inc Method and related apparatus for digital/analogue conversion
JP2006303618A (ja) 2005-04-15 2006-11-02 Hosiden Corp スピーカ駆動システム
JP2006319535A (ja) 2005-05-11 2006-11-24 Yamaha Corp 音響再生装置
JP2006339852A (ja) 2005-05-31 2006-12-14 Toshiba Corp 情報処理装置およびモジュール選択方法
JP4483707B2 (ja) * 2005-06-01 2010-06-16 船井電機株式会社 ディスクローダ内蔵型テレビ、ディスク有無表示装置
US7317413B2 (en) * 2005-06-23 2008-01-08 Ying Lau Lee Multi-channel digital to analog (D/A) conversion
US20070032895A1 (en) 2005-07-29 2007-02-08 Fawad Nackvi Loudspeaker with demonstration mode
US8577483B2 (en) 2005-08-30 2013-11-05 Lg Electronics, Inc. Method for decoding an audio signal
WO2007028094A1 (en) 2005-09-02 2007-03-08 Harman International Industries, Incorporated Self-calibrating loudspeaker
KR100622078B1 (ko) 2005-11-21 2006-09-13 주식회사 솔리토닉스 초지향성 스피커 시스템 및 신호처리 방법
US8036402B2 (en) 2005-12-15 2011-10-11 Harman International Industries, Incorporated Distortion compensation
US8385561B2 (en) 2006-03-13 2013-02-26 F. Davis Merrey Digital power link audio distribution system and components thereof
US8275144B2 (en) 2006-03-28 2012-09-25 Stmicroelectronics, Inc. Intelligent audio speakers
JP4887875B2 (ja) 2006-04-06 2012-02-29 日本テキサス・インスツルメンツ株式会社 ダイナミック・エレメント・マッチング方法及び装置
ITMI20060726A1 (it) 2006-04-12 2007-10-13 De Nora Elettrodi S P A Elettrodo a diffusione gassosa per celle a percolazione di elettrolita
GB2446966B (en) 2006-04-12 2010-07-07 Wolfson Microelectronics Plc Digital circuit arrangements for ambient noise-reduction
CN102647191B (zh) 2006-05-21 2015-09-02 株式会社特瑞君思半导体 数字扬声器系统
AU2007252848A1 (en) 2006-05-22 2007-11-29 Audio Pixels Ltd. Volume and tone control in direct digital speakers
US7492297B2 (en) 2006-08-11 2009-02-17 Realtek Semiconductor Corp. Digital-to-analog converter and method thereof
JP4844306B2 (ja) 2006-09-07 2011-12-28 ヤマハ株式会社 アレイスピーカ装置
CN101611543B (zh) 2006-12-27 2012-10-10 夏普株式会社 △∑调制型数模转换器、数字信号处理方法以及av装置
JP4805177B2 (ja) 2007-01-31 2011-11-02 シャープ株式会社 ディジタルアンプ、および、ディジタルアンプの制御方法
JP4882773B2 (ja) 2007-02-05 2012-02-22 ソニー株式会社 信号処理装置、信号処理方法
JP5439707B2 (ja) 2007-03-02 2014-03-12 ソニー株式会社 信号処理装置、信号処理方法
CN101933226B (zh) 2008-01-29 2014-01-08 亚德诺半导体股份有限公司 可抑制干扰信号的信号调理器
US7656337B2 (en) 2008-03-31 2010-02-02 Linear Technology Corporation Method and system for bit polarization coding
US7710300B2 (en) 2008-04-03 2010-05-04 Broadcom Corporation Segmented data shuffler apparatus for a digital to analog converter (DAC)
WO2009127086A1 (en) 2008-04-18 2009-10-22 Zoran Corporation Audio signal amplifier for karaoke player
JP5396588B2 (ja) 2008-06-16 2014-01-22 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ デジタルスピーカー駆動装置，デジタルスピーカー装置，アクチュエータ，平面ディスプレイ装置及び携帯電子機器
JP5324308B2 (ja) 2009-04-30 2013-10-23 三菱鉛筆株式会社 スピーカユニット
CN102422650B (zh) 2009-03-11 2014-12-17 三菱铅笔株式会社 扬声器单元
EP2237424B1 (en) 2009-03-30 2013-02-27 Dialog Semiconductor GmbH Tri-level dynamic element matcher allowing reduced reference loading and DAC element reduction
US8098718B2 (en) 2009-07-01 2012-01-17 Qualcomm Incorporated Apparatus and methods for digital-to-analog conversion with vector quantization
JP5568752B2 (ja) 2009-12-09 2014-08-13 株式会社 Ｔｒｉｇｅｎｃｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ 選択装置
KR20120101186A (ko) 2009-12-16 2012-09-13 트라이젠스 세미컨덕터 가부시키가이샤 음향 시스템
CN101986721B (zh) 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
JP2012227589A (ja) 2011-04-15 2012-11-15 Clarion Co Ltd デジタルスピーカーシステム
CN103167380B (zh) 2011-12-13 2015-09-09 中国科学院声学研究所 一种数字化超指向性扬声器系统
JP2013157972A (ja) 2012-02-01 2013-08-15 Onkyo Corp デジタルスピーカー装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09501287A (ja) * 1993-08-05 1997-02-04 アナログ・デバイセズ・インコーポレイテッド 多ビット・ノイズ−シェイピングｄ／ａ変換器のためのデータ指示スクランブラ
JP2005338763A (ja) 2004-05-25 2005-12-08 Samsung Electronics Co Ltd 表示装置
JP2006109275A (ja) 2004-10-07 2006-04-20 Rohm Co Ltd 音声信号出力回路、および音声出力を発生する電子機器

Also Published As

Publication number Publication date
US9276540B2 (en) 2016-03-01
CN101542909B (zh) 2012-05-30
JP2009147928A (ja) 2009-07-02
JP2014168293A (ja) 2014-09-11
JPWO2007135928A1 (ja) 2009-10-01
US8423165B2 (en) 2013-04-16
JP2012090294A (ja) 2012-05-10
JP2009071872A (ja) 2009-04-02
JP5311156B2 (ja) 2013-10-09
CN101542909A (zh) 2009-09-23
KR20120068970A (ko) 2012-06-27
US20160205471A1 (en) 2016-07-14
KR20090018026A (ko) 2009-02-19
KR20120068971A (ko) 2012-06-27
JP4707742B2 (ja) 2011-06-22
CN102684700A (zh) 2012-09-19
US9681231B2 (en) 2017-06-13
JP4758469B2 (ja) 2011-08-31
US20090110217A1 (en) 2009-04-30
WO2007135928A1 (ja) 2007-11-29
JP2011211725A (ja) 2011-10-20
KR101341748B1 (ko) 2013-12-16
JP5883181B2 (ja) 2016-03-09
JP5543641B2 (ja) 2014-07-09
KR101341698B1 (ko) 2013-12-16
JP2015146612A (ja) 2015-08-13
CN102647191A (zh) 2012-08-22
KR101341756B1 (ko) 2013-12-13
CN102684700B (zh) 2015-04-01
CN102684699B (zh) 2015-03-18
JP4883428B2 (ja) 2012-02-22
WO2007135928A9 (ja) 2009-03-26
CN102684699A (zh) 2012-09-19
US20130156231A1 (en) 2013-06-20
KR20120068972A (ko) 2012-06-27
JP5721155B2 (ja) 2015-05-20
CN102647191B (zh) 2015-09-02
JP2013179706A (ja) 2013-09-09
JP4707737B2 (ja) 2011-06-22

Similar Documents

Publication Publication Date Title
KR101341761B1 (ko) 디지털 아날로그 변환장치
US9544691B2 (en) Acoustic playback system
US9942682B2 (en) Implementation method and device of multi-bit modulation-based digital speaker system
KR101665211B1 (ko) 디지털 스피커 어레이 시스템의 채널 등화와 빔 제어의 방법 및 장치
KR20170131640A (ko) 다중 칩 동적 범위 확장(dre) 오디오 프로세싱 방법들 및 장치들

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7