DE60119476T2 - Segmentierte Schaltungsanordnung - Google Patents

Segmentierte Schaltungsanordnung Download PDF

Info

Publication number
DE60119476T2
DE60119476T2 DE60119476T DE60119476T DE60119476T2 DE 60119476 T2 DE60119476 T2 DE 60119476T2 DE 60119476 T DE60119476 T DE 60119476T DE 60119476 T DE60119476 T DE 60119476T DE 60119476 T2 DE60119476 T2 DE 60119476T2
Authority
DE
Germany
Prior art keywords
segments
order
segment
change
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60119476T
Other languages
English (en)
Other versions
DE60119476D1 (de
Inventor
Ian Juso Northolt Dedic
Sanjay Ashwin-Kumar Umedbhai Reading Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP00309413A external-priority patent/EP1100203B1/de
Priority claimed from GB0101307A external-priority patent/GB0101307D0/en
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE60119476D1 publication Critical patent/DE60119476D1/de
Application granted granted Critical
Publication of DE60119476T2 publication Critical patent/DE60119476T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/50Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/502Details of the final digital/analogue conversion following the digital delta-sigma modulation

Description

  • Die vorliegende Erfindung betrifft eine segmentierte Schaltungsanordnung, wie zum Beispiel Digital-Analog-Konverter.
  • 1 der beiliegenden Zeichnungen zeigt Teile eines herkömmlichen Digital-Analog-Konverters (DAC) des sogenannten "Stromsteuerungs"-Typs. Der DAC 1 ist so konstruiert, um ein digitales m-Bit-Eingangswort (D1-Dm) in ein entsprechendes analoges Ausgangssignal zu konvertieren.
  • Der DAC 1 enthält eine Vielzahl (n) von identischen Stromquellen 21 bis 2n , wobei n = 2m – 1 ist. Jede Stromquelle 2 leitet einen im wesentlichen konstanten Strom I weiter. Der DAC 1 enthält ferner eine Vielzahl von Differenzschaltanordnungen 41 bis 4n , die jeweilig den n Stromquellen 21 bis 2n entsprechen. Jede Differenzschaltanordnung 4 ist mit ihrer entsprechenden Stromquelle 2 verbunden und schaltet den Strom I, der durch die Stromquelle erzeugt wird, entweder auf einen ersten Anschluß, der mit einer ersten Verbindungsleitung A des Konverters verbunden ist, oder auf einen zweiten Anschluß, der mit einer zweiten Verbindungsleitung B des Konverters verbunden ist.
  • Jede Differenzschaltanordnung 4 empfängt eines von einer Vielzahl von Steuersignalen T1 bis Tn (die aus nachfolgend erläuterten Gründen "thermometercodierte Signale" genannt werden) und selektiert entweder ihren ersten Anschluß oder ihren zweiten Anschluß gemäß dem Wert des betreffenden Signals. Ein erster Ausgangsstrom IA des DAC 1 ist die Summe aus den jeweiligen Strömen, die den ersten Anschlüssen der Differenzschaltanordnung zugeführt werden, und ein zweiter Ausgangsstrom IB des DAC 1 ist die Summe aus den jeweiligen Strömen, die den zweiten Anschlüssen der Differenzschaltanordnung zugeführt werden.
  • Das analoge Ausgangssignal ist die Spannungsdifferenz VA – VB zwischen einer Spannung VA, die durch das Sinken des ersten Ausgangsstroms IA des DAC 1 in einen Widerstand R erzeugt wird, und einer Spannung VB, die durch das Sinken des zweiten Ausgangsstroms IB des Konverters in einen anderen Widerstand R erzeugt wird.
  • In dem DAC von 1 werden die thermometercodierten Signale T1 bis Tn von dem binären Eingangswort D1-Dm durch einen Binär-Thermometer-Decodierer 6 abgeleitet. Der Decodierer 6 arbeitet wie folgt.
  • Wenn das binäre Eingangswort D1-Dm den niedrigsten Wert hat, sind die thermometercodierten Signale T1–Tn so, daß jede der Differenzschaltanordnungen 41 bis 4n ihren zweiten Anschluß selektiert, so daß alle Stromquellen 21 bis 2n mit der zweiten Verbindungsleitung B verbunden werden. In diesem Zustand ist VA = 0 und VB = nIR. Das analoge Ausgangssignal lautet VA – VB = –nIR.
  • Wenn das binäre Eingangswort D1-Dm im Wert progressiv zunimmt, sind die thermometercodierten Signale T1 bis Tn, die durch den Decodierer 6 erzeugt werden, so, daß mehrere von den Differenzschaltanordnungen ihre jeweiligen ersten Anschlüsse selektieren (beginnend bei der Differenzschaltanordnung 41 ), ohne daß irgendeine Differenzschaltanordnung, die ihren ersten Anschluß bereits selektiert hat, auf ihren zweiten Anschluß zurückschaltet. Wenn das binäre Eingangswort D1-Dm den Wert i hat, selektieren die ersten i Differenzschaltanordnungen 41 bis 4i ihre jeweiligen ersten Anschlüsse, während die übrigen n–i Differenzschaltanordnungen 4i+1 bis 4n ihre jeweiligen zweiten Anschlüsse selektieren. Das analoge Ausgangssignal VA – VB ist gleich (2i – n)IR.
  • 2 der beiliegenden Zeichnungen zeigt ein Beispiel für die thermometercodierten Signale, die für ein binäres Drei-Bit-Eingangswort D1-D3 erzeugt werden (d. h., bei diesem Beispiel ist m = 3). In diesem Fall sind sieben thermometercodierte Signale T1 bis T7 erforderlich (n = 2m – 1 = 7).
  • Die thermometercodierten Signale T1 bis Tn, die durch den Binär-Thermometer-Decodierer 6 erzeugt werden, folgen einem sogenannten Thermometercode, wie in 2 gezeigt, von dem bekannt ist, daß dann, wenn ein Signal Tr r-ter Ordnung aktiviert wird (auf "1" gesetzt wird), auch alle Signale niedrigerer Ordnung T1 bis Tr-1 aktiviert werden.
  • Die Thermometercodierung ist in DACs des Stromsteuerungstyps beliebt, weil dann, wenn das binäre Eingangswort zunimmt, mehr Stromquellen auf die erste Verbindungsleitung A geschaltet werden, ohne daß irgendeine Stromquelle, die bereits auf jene Leitung A geschaltet ist, auf die andere Leitung B geschaltet wird. Dementsprechend ist die Eingangs-/Ausgangscharakteristik des DAC monoton, und der Störimpuls, der aus einer Veränderung von 1 in dem Eingangswort resultiert, ist klein.
  • Es wird als vorteilhaft empfunden, daß die Anzahl von Stromquellen 2 und von entsprechenden Differenzschaltanordnungen 4 in der Architektur von 1 ziemlich groß ist, besonders wenn m größer gleich 6 ist. Wenn zum Beispiel m = 6 ist, ist n = 63 und sind 63 Stromquellen und 63 Differenzschaltanordnungen erforderlich. Um solch eine große Anzahl von Stromquellen zu bewältigen und zu ermöglichen, daß die Thermometersignale effektiv den verschiedenen Differenzschaltanordnungen zugeführt werden, ist vorgeschlagen worden, die Stromquellen und Differenzschaltanordnungen als zweidimensionales Array von Zellen anzuordnen, wobei jede Zelle eine Stromquelle und ihre zugeordnete Differenzschaltanordnung enthält. Diese Anordnung ist in 3 der beiliegenden Zeichnungen gezeigt.
  • In 3 sind 64 Zellen CLij in einem quadratischen Array von 8 × 8 mit acht Reihen und acht Spalten angeordnet. In 3 bezeichnet die erste Stelle des Suffix, der zu jeder Zelle hinzugefügt ist, die Reihe, in der die Zelle angeordnet ist, und die zweite Stelle des Suffix bezeichnet die Spalte, in der die Zelle angeordnet ist. Daher ist die Zelle CL18 die Zelle in der Reihe 1, Spalte 8.
  • Jede Zelle CLij enthält ihre eigene Stromquelle 2 und ihre eigene Differenzschaltanordnung 4. Die jeweiligen ersten Anschlüsse der Zellen des Arrays sind gemeinsam mit einer ersten Verbindungsleitung A des DAC verbunden, und die jeweiligen zweiten Anschlüsse der Zellen des Arrays sind gemeinsam mit einer zweiten Verbindungsleitung B des DAC verbunden, wie in dem DAC von 1.
  • Die Zahlen, die den Zellen CLij in 3 zugewiesen sind, bezeichnen die Reihenfolge, in der die Zellen aktiviert (oder gesteuert) werden, um von der Selektion ihrer jeweiligen zweiten Anschlüsse auf die Selektion ihrer jeweiligen ersten Anschlüsse umgestellt zu werden. Die Aktivierungsreihenfolge folgt der physischen Ordnung der Zellen in dem Array, wobei sie bei Reihe 1 beginnt und die Zellen von jener Reihe sequentiell in der Ordnung der Spalten aktiviert werden, wonach die Reihe 2 folgt, und so weiter mit jeder sukzessiven Reihe des Arrays.
  • Ein Problem, das bei der Anordnung von 3 auftritt, liegt darin, daß in der Praxis, obwohl die Ausgangsströme der jeweiligen Stromquellen 2 der verschiedenen Zellen des Arrays gleichförmig sein sollten, die tatsächlichen Ausgangsströme der Zellen unter einer Ungleichförmigkeit leiden, die sich aus verschiedenen Gründen ergibt.
  • Zum Beispiel kann ein Spannungsabfall entlang einer Energiezufuhrleitung längs einer Reihe oder Spalte einen gradierten Fehler verursachen, wie es in 4(A) der beiliegenden Zeichnungen gezeigt ist. In diesem Fall können die Stromquellen in den ersten vier Zellen der betreffenden Reihe oder Spalte negative Fehler haben, die bedeuten, daß jede von ihnen einen unterdurchschnittlichen Ausgangsstrom erzeugt. Diese negativen Fehler nehmen hin zu der Mitte der betreffenden Reihe oder Spalte ab. Die Stromquellen in den übrigen Zellen 5 bis 8 der betreffenden Reihe oder Spalte haben jeweilige positive Fehler, die bedeuten, daß jede von ihnen einen überdurchschnittlichen Ausgangsstrom erzeugt. Diese positiven Fehler nehmen von der Mitte der Reihe oder Spalte zum Ende hin zu.
  • Die thermische Verteilung im Inneren eines Chips, der das Array enthält, kann einen symmetrischen Fehler innerhalb einer Reihe oder Spalte bewirken, wie es in 4(B) der beiliegenden Zeichnungen gezeigt ist. In diesem Fall haben die Stromquellen in den Endzellen 1, 2, 7 und 8 der Reihe oder Spalte negative Fehler, während die Stromquellen der mittleren Zellen 3 bis 6 der Reihe oder Spalte positive Fehler haben.
  • Zusätzlich können andere Fehlertypen vorhanden sein, wie beispielsweise zufällige Fehler, die unten eingehender diskutiert werden. Die schließliche Fehlerverteilung für das Zellenarray ergibt sich, indem alle verschiedenen Fehlerkomponenten übereinander gelagert werden.
  • Die in 4(A) und 4(B) gezeigten gradierten und symmetrischen Fehler tendieren dazu, akkumuliert zu werden und zu einem großen integralen Linearitätsfehler (INL) zu führen. Man muß sich zum Beispiel vorstellen, daß die in 4(A) gezeigte gradierte Fehlerverteilung innerhalb der ersten Reihe des in 3 gezeigten Zellenarrays existiert. In diesem Fall werden, wenn die Zellen 1 bis 4 progressiv aktiviert werden (von der Selektion ihrer jeweiligen zweiten Anschlüsse auf die Selektion ihrer jeweiligen ersten Anschlüsse umgestellt werden), die negativen Fehler akkumuliert, woraus sich ein signifikanter negativer Gesamtfehler ergibt, wenn der digitale Eingangscode 4 ist. Nur wenn die Zellen 5 bis 8 sequentiell aktiviert werden, beginnen dann die positiven Fehler, die diesen Zellen zugeschrieben werden können, den großen negativen Fehler zu unterdrücken, der den Zellen 1 bis 4 zugeschrieben werden kann.
  • Natürlich ist die Situation noch schlechter, wenn gradierte Fehler entsprechend 4(A) entlang jeder der Spalten 1 bis 8 vorhanden sind. In diesem Fall tritt dann, wenn die Zellen 1 bis 8 progressiv aktiviert werden, der größte negative Fehler (der Fehler an Position 1 in 4(A)) bei jeder der acht Zellen der Reihe 1 auf. Ähnlich werden in Reihe 2 negative Fehler entsprechend der Position 2 in 4(A) achtmal akkumuliert. Bis sich der Eingangscode auf 32 erhöht hat (entsprechend allen Zellen in den Reihen 1 bis 4, die aktiviert werden), ist der akkumulierte negative Fehler somit in der Tat sehr groß.
  • Ähnliche Probleme ergeben sich bei der Akkumulation von symmetrischen Fehlern in der Art, die in 4(B) gezeigt ist.
  • Nichtübereinstimmungen auf Grund von gradierten und symmetrischen Fehlern können reduziert werden, indem die Zellen in einer speziellen Reihenfolge selektiert werden, die sich von der Reihenfolge unterscheidet, in der sie in dem Zellenarray physisch angeordnet sind. Im besonderen ist eine spezielle Zellenselektionsreihenfolge entsprechend der Reihenfolge von Zahlen in einem sogenannten "magischen Quadrat" in der gleichzeitig anhängigen europäischen Patentveröffentlichung Nr. EP-A-0929158 des Anmelders beschrieben (die der Patentveröffentlichung des Vereinigten Königreichs Nr. GB-A-2333190 entspricht), deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.
  • Wenn jedoch solch eine spezielle Zellenselektionsreihenfolge zum Einsatz kommt, bleibt unvermeidlich eine Nichtübereinstimmung zwischen den jeweiligen Strömen bestehen, die durch die verschiedenen Segmente erzeugt werden. Dies bewirkt dann eine Nichtlinearität hinsichtlich der Leistung des DAC.
  • In einem Bericht mit dem Titel "Structural Optimization and Scaling of SC Delta-Sigma ADCs", Jesper Steensgaard, Delta-Sigma Data Converters Lecture Course, 16.–19. März 1999, San Diego, Kalifornien, ist vorgeschlagen worden, eine Rotation von Elementen (oder Segmenten) einzusetzen, um Nichtübereinstimmungen zwischen den Elementen eines DAC zu formen. Gemäß diesem Vorschlag werden die Elemente unter Verwendung von datengesteuerten Rotationsbeträgen rotiert. Ein anderer Bericht von derselben Vorlesungsreihe mit dem Titel "Mismatch-Shaping Multibit DACs for Delta-Sigma ADCs und DACs", Ian Galton, offenbart Nichtübereinstimmungsformungstechniken, durch die das Rauschen von niedrigen Frequenzen auf hohe Frequenzen verschoben wird, um die Rauschform zu verbessern. Bei diesen Techniken nimmt das Rauschen mit der Frequenz bei hohen Ausgangssignalfrequenzen rapide zu, so daß große Übertastungsverhältnisse (z. B. 8 oder 25) verwendet werden müssen, um brauchbare Resultate zu erhalten. Ein weiterer Bericht von derselben Vorlesungsreihe mit dem Titel "Unconventional Applications of Noise-Shaping Techniques", Bob Adams, offenbart, daß das "Scrambeln" von Elementen in einem Sigma-Delta-DAC eingesetzt werden kann, um die Verzerrung in ein geformtes Rauschen umzuwandeln. Das Scrambeln kann entweder zufällig sein, wodurch das Rauschen über das gesamte Frequenzspektrum sowohl innerhalb als auch außerhalb des gewünschten Frequenzbereichs des Ausgangssignals gleichmäßig verteilt wird, oder datengesteuert, wodurch das Rauschen aus dem Gleichstrom hinausbefördert wird, jedoch ein Rauschen vorhanden ist, das in der Amplitude einhergehend mit der Frequenz nach und nach zunimmt.
  • Eine Technik ist auch in unserer gleichzeitig anhängigen europäischen Patentveröffentlichung Nr. EP-A-1100203 vorgeschlagen worden, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist, bei der die Segmentrotation mit Beträgen zum Einsatz kommt, die nicht datengesteuert sind, um Nichtübereinstimmungen zwischen den Segmenten eines DAC zu formen, damit das Rauschen aus einem besonderen Band von Interesse hinausbefördert wird.
  • Die oben beschriebenen Techniken werden genutzt, um die Probleme zu überwinden oder zu mildern, die durch gradierte, symmetrische und zufällige Fehler in den Segmentquellen einer besonderen Vorrichtung verursacht werden. Jedoch besteht nach wie vor eine signifikante Abweichung hinsichtlich der Leistung von Vorrichtung zu Vorrichtung auf Grund der zufälligen Quellennichtübereinstimmungen, wie es nun eingehender beschrieben wird.
  • 5(A) der beiliegenden Zeichnungen ist ein Graph, worin die Linie S zeigt, wie ein analoges Ausgangssignal bei dem binären Eingangssignal D1-Dm in einer beispielhaften bipolaren DAC-Vorrichtung schwankt. Die Linie L1 verkörpert das ideale Eingangs-/Ausgangsverhalten in solch einer Vorrichtung, wobei die analoge Ausgabe der digitalen Eingabe auf lineare Weise akkurat folgt. In einer wirklichen Vorrichtung sind verschiedene Fehler unvermeidlich vorhanden, wie oben beschrieben, wodurch verursacht wird, daß das tatsächliche analoge Ausgangssignal von dem Ideal (Linie L1) wie folgt abweicht. Die Fehler sind zu den Zwecken dieser Darstellung übertrieben worden.
  • Ein Versetzungsfehler bewirkt, daß das idealisierte Ausgangssignal, das durch die Linie L1 dargestellt wird, um einen gewissen Betrag EO bei allen digitalen Eingangswerten nach oben verschoben wird, wie es durch die Linie L2 gekennzeichnet ist. Ein Verstärkungsfehler verändert den Gradienten der Antwortkurve, um zu bewirken, daß die Versetzungsfehlerlinie L2 um einen Betrag EG rotiert, wie es durch die Linie L3 gekennzeichnet ist. Schließlich bewirken restliche Fehler, wie beispielsweise zufällige Fehler, die aus Quellennichtübereinstimmungen entstehen, daß das tatsächliche analoge Ausgangssignal von der Linie L3 um Rest-(Zufalls)-Fehlerbeträge ER abweicht, die variieren, wenn das binäre Eingangssignal variiert. Die Linien L1, L2 und L3 sind natürlich künstliche Darstellungen, die zu den Zwecken dieser Erläuterung verwendet werden, wobei die Linie L3 so gezeichnet ist, um durch die Werte des tatsächlichen analogen Ausgangssignals (A und D in 5(A)) an den Enden des digitalen Eingabebereiches zu verlaufen.
  • 5(B) der beiliegenden Zeichnungen ist eine graphische Darstellung entsprechend 5(A), die aber die Differenz im Ausgangssignalwert zwischen den Linien S und L3 in 5(A) zeigt, wenn das digitale Eingangssignal variiert. Daher zeigt die Darstellung von 5(B) graphisch das Ausmaß des Abweichens des tatsächlichen Ausgangssignals von 5(A) von der Linearität; 5(B) berücksichtigt die obenerwähnten Versetzungs- und Verstärkungsfehler EO und EG nicht. Die Darstellung in 5(B) zeigt deshalb das Abweichen von der künstlichen Linearität, die durch die Linie L3 dargestellt wird, die so konstruiert ist, um an den Punkten A und D mit der Linie S zu koinzidieren, und nicht das Abweichen von der idealen Linearität, die durch die Linie L1 dargestellt wird. Die Darstellung in 5(B) kehrt auch an den Punkten B und C zu Null zurück, wo die Linie S die Linie L3 kreuzt.
  • Solch eine graphische Darstellung wie jene in 5(B) für eine besondere DAC-Vorrichtung wird hierin als "Übertragungsfunktion" der Vorrichtung bezeichnet. Da die horizontale Achse ein digitales Eingangssignal darstellt, das in diskreten Schritten inkrementiert wird, weicht die Übertragungsfunktion tatsächlich schrittweise ab.
  • Eine Gleichung, die die Übertragungsfunktion (Nichtlinearitätsfehler) E definiert, kann hergeleitet werden, indem der DAC von 1 eingehender betrachtet wird. Obwohl die n Stromquellen 21 bis 2n idealerweise identische Ströme I erzeugen, haben die Stromquellen in der Praxis jeweilige Stromfehler e1 bis en, die positiv, negativ oder Null sein können. Der DAC von 1 hat ein Differenzausgangssignal IA – IB, wobei bei einem digitalen Eingangssignalwert (D1-Dm) von x gilt:
    Figure 00100001
    wobei zugeordnete Fehler E(IA) und E(IB) jeweilig gegeben sind durch:
    Figure 00100002
    so daß der Gesamtfehler E(I) gegeben ist durch:
  • Figure 00100003
  • In diesem Ausdruck ist bei dem Fehler E(I) der oben unter Bezugnahme 5(A) beschriebene Versetzungsfehler EO ignoriert worden. Der oben unter Bezugnahme auf 5(A) beschriebene Verstärkungsfehler EG kann aus diesem Ausdruck bei E(I) auch eliminiert werden, indem der Mittelwert μ der Fehler e1 bis en berücksichtigt wird:
  • Figure 00100004
  • Ein Wert des Mittelwertes μ bei einer Vorrichtung, der nicht Null ist, bewirkt den oben unter Bezugnahme auf 5(A) beschriebenen Verstärkungsfehler EG, da jede Stromquelle im Durchschnitt einen Fehler von μ zu der Leitung A oder B beiträgt, mit der sie verbunden ist, woraus eine Gesamtveränderung des Anstiegs des Eingangs-/Ausgangs verhaltens resultiert. Der Verstärkungsfehler EG kann aus dem Ausdruck bei dem Fehler E(I) eliminiert werden, indem der mittlere Fehler μ von jedem der Stromquellenfehler ei wie folgt subtrahiert wird.
  • Die Summe der Fehler (bezüglich des mittleren Fehlers μ) der Stromquellen 21 bis 2x , die mit der Leitung A verbunden sind, lautet:
  • Figure 00110001
  • Ähnlich lautet die Summe der Fehler (bezüglich des mittleren Fehlers μ) der Stromquellen 2x+1 bis 2n, die mit der Leitung B verbunden sind:
  • Figure 00110002
  • Somit kann die Übertragungsfunktion E ausgedrückt werden als: E = EA – EB
  • Figure 00110003
  • Wenn x = 0 ist, sind alle Fehler e1 bis en mit der Leitung B verbunden, mit der Bedeutung, daß EA Null ist. EB ist auch Null, da der Definition nach die Summe der Fehler e1 bis en der Leitung B einfach gleich dem n-fachen des mittleren Fehlers μ ist. Somit ist E = 0, wie es am Punkt A in 5(B) dargestellt ist.
  • Ähnlich sind, wenn x = n ist, alle Fehler e1 bis en mit der Leitung A verbunden, mit der Bedeutung, daß EB Null ist. EA ist auch Null, da der Definition nach die Summe der Fehler e1 bis en der Leitung A nμ ist. Somit ist wieder E = 0, wie es durch den Punkt D in 5(B) dargestellt ist.
  • Bei allen anderen Werten von x werden die Fehler in verschiedenen Kombinationen mit den Leitungen A und B ver bunden sein, mit dem Resultat, daß die Übertragungsfunktion E die Form einer "Irrfahrt" hat, die immer bei Null beginnt und endet und an den Punkten dazwischen positiv, negativ oder Null sein kann.
  • Wenn sich der Eingangswert von x – 1 auf x verändert, verändert die Stromquelle 2x ihre Verbindung mit der Leitung B in die Verbindung mit der Leitung A, wobei EA um (ex – μ) erhöht wird und EB um (ex – μ) verringert wird. Daher beläuft sich jeder Schritt bei der Irrfahrt der Übertragungsfunktion E auf 2 (ex – μ).
  • Daher kann die Übertragungsfunktion E als akkumulierte Stromquellenfehler bezüglich des mittleren Stromquellenfehlers bei der besonderen DAC-Vorrichtung angesehen werden. Die Wahl, um E bei x = 0 und n auf Null zu bringen, ist einfach der Wahl äquivalent, um eine Linie L3 an den Punkten A und D in 5(A) durch die tatsächlichen Ausgangssignalwerte zu ziehen.
  • Die Übertragungsfunktion bewirkt eine ungewollte Verzerrung der Ausgabe eines DAC, und zwar in verschiedenen Graden und Effekten gemäß der exakten Form der Übertragungsfunktion. Zum Beispiel wird eine Übertragungsfunktion in der Form, die in 6(A) gezeigt ist und in einem einzelnen Bogen nach oben (oder unten) gewölbt ist, zu der Erzeugung von ungewollten zweiten Harmonischen in dem Ausgangssignal führen. Eine Übertragungsfunktion in der Form, die in 6(B) gezeigt ist und S-förmig ist, wobei sie an oder nahe dem Mittelpunkt die Null-Fehler-Achse durchläuft, wird zu der Erzeugung von ungewollten dritten Harmonischen in dem Ausgangssignal führen.
  • Die Stromquellenfehler ei stimmen mit einer Gaußschen Verteilung (oder Normalverteilung) überein. Wenn die DAC-Vorrichtungen hergestellt werden, werden sich die Übertragungsfunktionen E der hergestellten Vorrichtungen gemäß der Gaußschen Verteilung von Stromquellenfehlern auch untereinander unterscheiden.
  • 7(A) der beiliegenden Zeichnungen zeigt die Übertragungsfunktionen von sechs beispielhaften DACs. In jeder individuellen DAC-Vorrichtung entsprechen die Stromquellenfehler einer Gaußschen Verteilung, und die Stromquellenfehlerverteilung ist von Vorrichtung zu Vorrichtung ähnlich, wobei zwischen Vorrichtungen jedoch eine gewisse Abweichung vorhanden ist, wie in 7(B) der beiliegenden Zeichnungen gezeigt. Um so mehr Segmente in jeder Vorrichtung vorhanden sind, desto ähnlicher werden Stromquellenfehlerverteilungen der verschiedenen Vorrichtungen sein; da aber die Fehler in unterschiedlicher Ordnung von Vorrichtung zu Vorrichtung angeordnet (oder selektiert) werden, wird sich die Übertragungsfunktion von einer Vorrichtung fast immer von der einer anderen unterscheiden.
  • Als Resultat dessen, daß sich die Übertragungsfunktion von Vorrichtung zu Vorrichtung unterscheidet, wird sich auch die Verzerrung des Ausgangssignals unter denselben Eingangssignalbedingungen von Vorrichtung zu Vorrichtung unterscheiden. Zum Beispiel würde bei einem DAC, der als sein Ausgangssignal eine 100-MHz-Sinuswelle erzeugt, die zweite Harmonische bei 200 MHz ein diskreter Ton mit einer typischen Amplitude von zum Beispiel –55 dBc sein (d. h., –55 dB bezüglich des Hauptsignals). Da die Übertragungsfunktion von Vorrichtung zu Vorrichtung jedoch nicht dieselbe ist, wie oben erläutert, wird die Amplitude dieser zweiten Harmonischen von Vorrichtung zu Vorrichtung typischerweise um bis zu ±10 dB abweichen. Andere Verzerrungskomponenten, die durch das nichtlineare Ausgangsverhalten der Vorrichtung verursacht werden, werden auch um einen ähnlichen Betrag von Vorrichtung zu Vorrichtung abweichen.
  • Diese Leistungsabweichung von Vorrichtung zu Vorrichtung von mehreren dB, die auf jeder Seite typisch ist, hat bedeutende Auswirkungen auf den Herstellungsertrag, der bei der Vorrichtung erreicht werden kann.
  • Vom Standpunkt des Herstellers der Vorrichtungen muß eine Einschätzung eines Kompromisses zwischen dem Vorrichtungsertrag und der garantierten minimalen Vorrichtungsleistung (zum Beispiel ein minimales Signal-Rausch-Verhältnis in einem besonderen betreffenden Frequenzband) vorgenommen werden. Die Leistungsabweichung von Vorrichtung zu Vorrichtung bedeutet, daß die minimale Leistung mehrere dB schlechter als typisch spezifiziert werden muß. Darin inbegriffen ist zum einen, daß ein Testen und Klassieren der Produktion erforderlich ist. Selbst wenn ein gewisser Ertragsverlust zugestanden wird, um die schlechtesten Vorrichtungen zurückzuweisen, muß die Spezifikation herabgesetzt werden. Auf der Basis von wohlbekannten Vorrichtungsertragskurven ist bekannt, daß zum Beispiel dann, wenn eine garantierte minimale Rauschleistungszahl auf der Basis einer Zahl des "Mittelwertes-2σ" angegeben wird (die sich ergibt, indem die doppelte Standardabweichung σ von dem Mittelwert subtrahiert wird), ungefähr 97 % der hergestellten Vorrichtungen die garantierte Leistung erfüllen oder übertreffen werden; d. h., daß sich der Ertrag auf 97 % belaufen wird.
  • Falls statt der Verwendung einer Zahl des "Mittelwertes -2σ" der Hersteller die garantierte Leistung auf der Basis einer bescheideneren Zahl des "Mittelwertes-3σ" angibt, wird sich der Ertrag auf 99,9 % erhöhen, wodurch die Kosten einer Einheit niedriger werden; aber natürlich wird auch die angegebene Leistung niedriger sein, wodurch die Vorrichtung für Kunden weniger attraktiv wird. Falls der Hersteller die garantierte Leistung auf der Basis einer anspruchsvolleren Zahl in Höhe des "Mittelwertes-σ" angibt, wird der Ertrag auf ungefähr 84 % abfallen, wodurch die Kosten einer Einheit steigen; aber die angegebene Leistung wird höher sein, wodurch die Vorrichtung für Kunden attraktiver wird. Die Zahl des "Mittelwertes-2σ" ist oft ein vernünftiger Kompromiß insofern, als sich für Kunden ein attraktives Leistungsniveau ergibt, während der Ertrag wünschenswert hoch bleibt, so daß die Einheitskosten wirtschaftlich sind.
  • Vom Standpunkt des Herstellers ist es deshalb wünschenswert, die Leistungsabweichung von Vorrichtung zu Vorrichtung zu verringern, die durch unterschiedliche Übertragungsfunktionen verursacht wird, damit eine bessere Mindestleistung durch den Hersteller spezifiziert werden kann, und/oder ein verbesserter Ertrag bei einem gegebenen Mindestleistungsniveau ermöglicht wird.
  • EP-A-0898374 offenbart eine Mischsignalschaltungsanordnung, die operativ ist, um eine Serie von Operationszyklen auszuführen, wobei angenommen werden kann, daß sie umfaßt: n Schaltungsanordnungssegmente, die gemeinsam ein analoges Ausgangssignal hervorbringen; und ein Steuersignalerzeugungsmittel, das in jedem genannten Zyklus betriebsfähig ist, um in Abhängigkeit von einen digitalen Eingangssignal einen Satz von n Segmentsteuersignalen zur Anwendung auf jeweilige der Segmente zu erzeugen, um das erzeugte analoge Ausgangssignal zu beeinflussen. Die Mischsignalschaltungsanordnung ist in diesem Fall ein DAC, in dem die Stromquellen in ersten und zweiten Arrays angeordnet sind. Jedes Array enthält Zellen, die in 2 Reihen und 19 Spalten angeordnet sind, von denen 31 Zellen Zellen von höchstwertigen Bits (MSB) sind und die übrigen Zellen Zellen von niedrigstwertigen Bits (LSB) und Blindzellen sind. Die MSB-Zellen in jedem Array werden in einer speziellen Ordnung aktiviert, die sich von der physischen Ordnung der Zellen in dem Array unterscheidet, wobei eine Zelle von dem ersten Array und eine individuell entsprechende Zelle von dem zweiten Array ein Zellenpaar bilden, dessen physische Positionen Spiegelbilder oder invertierte Spiegelbilder voneinander sind. Die spezielle Aktivierungsordnung der Zellen in jedem Array weicht mit der Zeit nicht ab. Die Zellpaarung zwischen den zwei Arrays weicht mit der Zeit auch nicht ab.
  • Eine Mischsignalschaltungsanordnung, die einen ersten Aspekt der vorliegenden Erfindung verkörpert, ist gekennzeichnet durch ein Morphing-Mittel zum Bewirken, daß die n Segmentsteuersignale auf die n Segmente in wenigstens zwei verschiedenen Ordnungen zu jeweiligen verschiedenen Zeiten angewendet werden, wobei die Ordnungen so sind, daß sich wenigstens eine Ordnung von der nächsten Ordnung durch mehr als eine Startordinalposition unter den Segmenten unterscheidet und daß die Veränderungen der Ordinalposition der Segmente, die durch die Veränderungen der Anwendungsordnung der Segmentsteuersignale herbeigeführt werden, in der Zahl und/oder Größe bezüglich der Zahl n von Segmenten begrenzt sind.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Rauschformungsverfahren vorgesehen, zur Verwendung in einer Mischsignalschaltungsanordnung, die operativ ist, um eine Serie von Operationszyklen auszuführen, und n Schaltungsanordnungssegmente umfaßt, die zusammen ein analoges Ausgangssignal hervorbringen, welches Verfahren umfaßt: Erzeugen, in jedem genannten Zyklus, in Abhängigkeit von einem digitalen Eingangssignal, eines Satzes von n Segmentsteuersignalen zur Anwendung auf jeweilige der genannten Segmente, um das hervorgebrachte analoge Ausgangssignal zu beeinflussen; gekennzeichnet durch Bewirken dessen, daß die n Segmentsteuersignale auf die n Segmente in wenigstens zwei verschiedenen Ordnungen zu jeweiligen verschiedenen Zeiten angewendet werden, wobei die Ordnungen so sind, daß sich wenigstens eine Ordnung von der nächsten Ordnung durch mehr als eine Startordinalposition unter den Segmenten unterscheidet und daß die Veränderungen der Ordinalposition der Segmente, die durch die Veränderungen der Ordnung herbeigeführt werden, in der Zahl und/oder der Größe bezüglich der Anzahl n der Segmente begrenzt sind.
  • Es gibt viele verschiedene Möglichkeiten, wie die Zahl und/oder Größe der Ordinalpositionsveränderungen begrenzt werden kann.
  • Hinsichtlich der Anzahl von Segmenten gibt es in einer Ausführungsform bei jeder Veränderung der Ordnung wenigstens ein Segment, dessen Ordinalposition nicht verändert wird. In einer anderen Ausführungsform werden bei jeder Ordnungsveränderung wenigstens n/16 Segmente hinsichtlich der Ordinalposition nicht verändert. In anderen Ausführungsformen werden die Zahlen der sich verändernden Segmente noch weiter begrenzt. Zum Beispiel können bei jeder Ordnungsveränderung höchstens n/2 Segmente hinsichtlich der Ordinalposition verändert werden, oder es kann höchstens ein Paar von Segmenten hinsichtlich der Ordinalposition verändert werden.
  • Es ist auch möglich, die Begrenzung in Form eines Gesamtausmaßes der Veränderungen der Ordinalposition auszudrücken, die durch jede Ordnungsveränderung herbeigeführt werden. Zum Beispiel kann angenommen werden, daß jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden. Die Grenzen können dann in Form der Werte der Segmentveränderungsparameter ausgedrückt werden. In einer Ausführungsform sind die jeweiligen Segmentveränderungsparameter, die den Ordnungsveränderungen zugeordnet sind, jeweils kleiner als n2/4 und vorzugsweise jeweils kleiner gleich 16n und am besten jeweils noch kleiner als 2n. In einer anderen Ausführungsform ist ein Durchschnittswert des Segmentveränderungsparameters pro Zyklus kleiner als n2/64, vorzugsweise kleiner als 16n und am besten noch kleiner als 2n. In einer anderen Ausführungsform ist eine Differenz zwischen jeweiligen minimalen und maximalen Werten des Segmentveränderungsparameters bezüglich der Anzahl n von Segmenten begrenzt. Zum Beispiel kann die Differenz kleiner als n2/64, vorzugsweise kleiner als 16n und am besten noch kleiner als 2n sein. Sie kann sogar Null sein.
  • Um in der Praxis die Komplexität niedrig zu halten, wird die Anwendungsordnung der Segmentsteuersignale auf die Segmente in jeweils einem Zyklus vorzugsweise aus einer Vielzahl von vorbestimmten verfügbaren Ordnungen selektiert. Die Gesamtanzahl der vorbestimmten verfügbaren Ordnungen ist vorzugsweise größer als 4 und besser noch größer als n. Je höher die Anzahl der verfügbaren Ordnungen ist, desto größer ist die Verringerung der Übertragungsfunktionsabweichung.
  • Jede einzelne der vorbestimmten verfügbaren Ordnungen kann der Reihe nach in einer vorbestimmten Ordnung selektiert werden; aber vorzugsweise wird zum Verringern der Größen der Rauschkomponenten (während sie verbreitet werden) jede einzelne der verfügbaren Ordnungen auf zufälliger oder pseudozufälliger Basis selektiert. In einer Ausführungsform werden Ordnungsveränderungen, die begrenztere Gesamtveränderungen der Ordinalposition einschließen, im Durchschnitt häufiger als Ordnungsveränderungen bewirkt, die größere Gesamtveränderungen der Ordinalposition einschließen. Dies trägt dazu bei, eine Grenze bei der Veränderung des Wertes des Segmentveränderungsparameters einzuhalten. In einer anderen Ausführungsform sind die vorbestimmten verfügbaren Ordnungen so, daß alle Ordnungsveränderungen ungefähr dieselben Gesamtveränderungen der Ordinalposition einschließen, d. h., ungefähr denselben Wert des Segmentveränderungsparameters, und alle Ordnungsveränderungen durchschnittlich mit ungefähr derselben Häufigkeit bewirkt werden.
  • Eine bevorzugte Möglichkeit zum Verändern der Ordnungen, ohne daß die Schaltungsanordnung zu komplex wird und ohne daß Gesamtveränderungen hinsichtlich der Ordinalposition zu groß werden, ist das Austauschen der jeweiligen Ordinalpositionen von Segmenten, die zu einem oder mehreren im voraus selektierten Paaren von Segmenten gehören.
  • Ein Betrag, mit dem die Rauschkomponenten verbreitet werden, wird durch ein durchschnittliches Zeitintervall zwischen Wiederholungen einer gegebenen Ordnungsveränderung beeinflußt. In einer Ausführungsform beträgt dieses durchschnittliche Zeitintervall wenigstens 0,1 μs.
  • Die n Segmente können in m Gruppen von Segmenten unterteilt werden, wobei m ≥ 2 ist. In einer Ausführungsform ist m = 8 oder 16, wenn n = 128 ist. Wenn Gruppen gebildet werden, können nur die Ordinalpositionen von Segmenten, die zu derselben Gruppe gehören, verändert, wie z. B. ausgetauscht werden. Um die Anzahlen von Segmenten zu begrenzen, deren Ordinalposition verändert wird, können in diesem Fall Änderungen der Ordinalposition bei m – 1 oder weniger der m Gruppen zu jeweils einer Zeit zugelassen werden, wie zum Beispiel in nur einer Gruppe zu jeweils einer Zeit. Damit sich Segmente an Ordinalpositionen bewegen können, die den Bereich von n möglichen Ordinalpositionen umspannen, werden dann, wenn die Ordnungen verändert werden, die Ordinalpositionen von Segmenten, die zu derselben Gruppe gehören, vorzugsweise über den Bereich von n möglichen Ordinalpositionen (z. B. gleichmäßig) verbreitet.
  • Beispielhaft wird nun Bezug auf die beiliegenden Zeichnungen genommen, in denen:
  • 1, die oben diskutiert wurde, Teile eines zuvor betrachteten Stromsteuerungs-DAC zeigt;
  • 2, die auch oben diskutiert wurde, eine Tabelle zur Verwendung beim Erläutern dessen zeigt, wie thermometercodierte Steuersignale von einem binären Eingangswort in dem DAC von 1 abgeleitet werden;
  • 3, die auch oben diskutiert wurde, Teile einer Zellenarrayschaltungsanordnung, die zuvor betrachtet wurde, zur Verwendung in einem DAC zeigt;
  • 4(A) und 4(B), die auch oben diskutiert wurden, schematische Diagramme zur Verwendung beim Erläutern des Auftretens von gradierten und symmetrischen Fehlern in der Zellenarrayschaltungsanordnung von 3 sind;
  • 5(A) und 5(B), die auch oben diskutiert wurden, Graphen zur Verwendung beim Erläutern des Auftretens von zufälligen Quellenfehlern in der Zellenarrayschaltungsanordnung von 1 und 3 sind;
  • 6(A) und 6(B), die auch oben diskutiert wurden, zwei beispielhafte Vorrichtungsübertragungsfunktionen zeigen;
  • 7(A) und 7(B), die auch oben diskutiert wurden, Graphen zur Verwendung beim Erläutern der Abweichung der Übertragungsfunktion von Vorrichtung zu Vorrichtung sind;
  • 8 ein Blockdiagramm zur Verwendung beim Erläutern der Operation eines DAC ist, der die vorliegende Erfindung verkörpert;
  • 9(A), 9(B) und 9(C) schematische Diagramme sind, die den Austausch von Segmenten in einer Ausführungsform der Erfindung zeigen;
  • 10(A), 10(B) und 10(C) schematisch Übertragungsfunktionen zeigen, die Segmentanordnungen von 9(A), 9(B) bzw. 9(C) entsprechen;
  • 11 eine Tabelle ist, die die Reihenfolge von Segment- und Zufallsfehlerordnungen zusammenfaßt, die unter Bezugnahme auf 8 und 9 dargestellt wurden;
  • 12 ein Blockdiagramm ist, das ein Beispiel für eine Übertragungsfunktions-Morphing-Sektion in einer Ausführungsform der vorliegenden Erfindung zeigt;
  • 13 eine Tabelle ist, welche die Bits zeigt, die acht einzigartigen lokalen Segment-IDs zugeordnet sind;
  • 14 eine Tabelle ist, welche die Verbindungsanordnung von lokalen Morphing-ID-Eingängen eines Segmentes bei einem Morphing-ID-Signalbus gemäß den IDs von 13 zeigt;
  • 15 eine Tabelle ist, welche die Bits zeigt, die acht einzigartigen lokalen Segment-IDs zugeordnet sind, wenn sie in sieben mögliche Veränderungen unterteilt sind;
  • 16 eine Tabelle ist, welche die Verbindungsanordnung von lokalen Morphing-ID-Eingängen eines Segmentes bei einem Morphing-ID-Signalbus gemäß den IDs von 15 zeigt;
  • 17 ein Blockdiagramm ist, das die Einteilung von Segmenten in separate Gruppen von Segmenten zeigt;
  • 18 ein Blockdiagramm ist, das ein Beispiel für eine Übertragungsfunktions-Morphing-Sektion in einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
  • 19 ein Blockdiagramm ist, das die Struktur einer Segmentgruppe von 18 zeigt;
  • 20 ein Blockdiagramm ist, das die Struktur eines Gruppendecodierers von 19 zeigt;
  • 21(A) und 21(B) Blockdiagramme sind, welche die Struktur des Gruppendecodierers von 19 eingehender zeigen;
  • 22 ein Blockdiagramm ist, welches die Struktur eines Segmentdecodierers von 19 zeigt;
  • 23 eine Tabelle ist, welche die Verbindungsanordnung von lokalen Morphing-ID-Eingängen eines Segmentes bei einem Morphing-ID-Signalbus zeigt;
  • 24 eine Tabelle ist, die zeigt, wie Zwischendecodierbits aus dem Morphing-Signal erzeugt werden; und
  • 25(A), 25(B) und 25(C) schematische Diagramme sind, welche die Rotation von Segmenten zeigen.
  • 8 ist ein Blockdiagramm zur Verwendung beim Erläutern, in allgemeinen Ausdrücken, der Struktur und Operation eines DAC, der die vorliegende Erfindung verkörpert. Im folgenden werden detailliertere spezifische Ausführungsformen beschrieben. Teile des DAC von 8, die dieselben wie Teile des DAC von 1 sind, der zuvor diskutiert wurde, oder die denen weitgehend entsprechen, sind mit denselben Bezugszeichen versehen, und eine Beschreibung jener Teile wird weggelassen.
  • Der DAC von 8 enthält einen digitalen Schaltungsanordnungsabschnitt DC und einen analogen Schaltungsanordnungsabschnitt AC. Der analoge Schaltungsanordnungsabschnitt AC ist genauso wie in dem DAC von 1 gebildet und enthält eine Vielzahl von Segmenten (oder Zellen), wobei jedes Segment eine Konstantstromquelle 2 und einen Schalter 4 hat. Der Schalter 4 in jedem Segment wird durch ein individuell entsprechendes thermometercodiertes Signal T gesteuert, das ihm von dem digitalen Schaltungsanordnungsabschnitt DC zugeführt wird.
  • In dem DAC von 8 enthält der digitale Schaltungsanordnungsabschnitt DC eine Übertragungsfunktions-Morphing-Sektion 22 und eine Morphing-Steuersektion 24. Der Binär-Thermometer-Decodierer 6 von 1 ist in dieser Ausfüh rungsform nicht erforderlich, da seine Funktion effektiv in der Übertragungsfunktions-Morphing-Sektion 22 inkorporiert ist, wie es unten eingehender beschrieben ist.
  • Die Übertragungsfunktions-Morphing-Sektion 22 hat m Eingänge zum Empfangen des binären Eingangswortes D1-Dm und n Ausgänge, an denen jeweilige der thermometercodierten Ausgangssignale T1 bis Tn des digitalen Schaltungsanordnungsabschnittes DC erzeugt werden.
  • Die Übertragungsfunktions-Morphing-Sektion 22 hat auch einen Steuereingang, der mit einem Ausgang der Morphing-Steuersektion 24 zum Empfangen eines Morphing-Steuersignals M von ihr verbunden ist.
  • Nun wird die Operation des DAC von 8 beschrieben. Der DAC führt eine Serie von Operationszyklen (Konvertierungszyklen) bei einer vorbestimmten Betriebsfrequenz (Abtastrate) FDAC aus. FDAC beläuft sich zum Beispiel auf 100 Millionen Abtastungen pro Sekunde (100 Mio. Abtastungen/s).
  • In jedem Zyklus empfängt die Übertragungsfunktions-Morphing-Sektion 22 das Morphing-Steuersignal M, das in jenem Zyklus zu verwenden ist, und konvertiert sie das extern angewendete Eingangswort D1-Dm in die n thermometercodierten Signale (Segmentsteuersignale) T1 bis Tn gemäß dem empfangenen Signal M.
  • Unter Bezugnahme auf ein erläuterndes Beispiel, bei dem der DAC nur 8 Segmente hat, um die Erläuterung zu vereinfachen, wird nun die Operation der Übertragungsfunktions-Morphing-Sektion 22 und der Morphing-Steuersektion 24 beschrieben.
  • 9(A) ist ein schematisches Diagramm, das den Satz von acht Segmenten S0 bis S7 zeigt, wobei jedes Segment so strukturiert ist, wie es oben unter Bezugnahme auf 8 beschrieben wurde. Die Stromquelle 2 innerhalb jedes Segmentes SL erzeugt einen Strom I, der einen zufälligen Strom quellenfehler ei hat, der ihm zugeordnet ist, so daß das Segment Si einen Strom von (I + ei) erzeugt. Innerhalb jedes Segmentes von 9(A) sind die Segmentnummer und der zufällige Stromquellenfehler gezeigt, der jenem Segment zugeordnet ist.
  • In dem DAC von 8 werden, wie in dem herkömmlichen DAC von 1, wenn das binäre Eingangswort zunimmt, die Segmente nach und nach in der Ordnung von der Leitung B auf die Leitung A umgeschaltet, d. h., der Differenzschalter 4i in jenem Segment schaltet den Strom (I + ei) von der Leitung B auf die Leitung A um. In dem DAC von 8 kann jedoch die Ordnung der Segmente in vorbestimmten Zeitintervallen, wie zum Beispiel in jedem Konvertierungszyklus, durch die Übertragungsfunktions-Morphing-Sektion 22 verändert werden, so daß in einem Konvertierungszyklus die Segmente in einer ersten vorbestimmten Ordnung umschalten und in einem anderen Konvertierungszyklus die Segmente in einer zweiten vorbestimmten Ordnung umschalten, die sich von der ersten Ordnung unterscheidet.
  • Die Segmentordnung wird durch die Morphing-Steuersektion 24 durch das Anwenden der Morphing-Steuersignale auf die Übertragungsfunktions-Morphing-Sektion 22 gesteuert. Das Morphing-Signal M kann zum Beispiel eine Angabe der zu verwendenden absoluten Ordnung sein, oder es kann eine Angabe diesbezüglich sein, wie die Ordnung in bezug auf den vorherigen Konvertierungszyklus zu verändern ist. In jedem Konvertierungszyklus decodiert die Übertragungsfunktions-Morphing-Sektion 22 dann das empfangene binäre Eingangswort (das digitale Eingangssignal) D1-Dm und wendet sie die thermometercodierten Ausgangssignale T1 bis Tn auf die Differenzschalter 4 gemäß dem Morphing-Steuersignal M an, um die Segmente in der Ordnung anzuordnen, die durch jenes Signal angegeben wird.
  • Wie in der Einleitung beschrieben, beeinflussen die entsprechenden jeweiligen zufälligen Quellenfehler e0, e1, e2, e3, e4, e5, e6 und e7 die Übertragungsfunktion (Nichtlinearitätsfehler) gemäß der Ordnung, in der sie zum Umschalten angeordnet sind.
  • Anfangs sind, wie in 9(A) selbst gezeigt, die Segmente in der anfänglichen Ordnung S0, S1, S2, S3, S4, S5, S6 und schließlich S7 angeordnet. Die Übertragungsfunktion E, die aus der anfänglichen Segmentordnung resultiert, die in 9(A) gezeigt ist, ist schematisch durch die Linie E1 in 10(A) dargestellt. Bei diesem Beispiel wird angenommen, daß die Größen der dargestellten Fehler e0 bis e7 bezüglich des mittleren Fehlers μ wie folgt sind: e0 = μ + 1, e1= μ + 1,5, e2 = μ – 1, e3 = μ – 0,5, e4 = μ + 1, e5 = μ – 3, e6 = μ – 0,5 und e7 = μ + 1,5. Wie aus 10(A) ersichtlich ist, werden dann, wenn der Eingangssignalwert von dem negativen Skalenendwert (NFS) bis zum positiven Skalenendwert (PFS) zunimmt, die Segmente in der Ordnung umgeschaltet, wird der akkumulierte Fehler (Übertragungsfunktion) um einen Betrag herauf- oder herabgestuft, und zwar gemäß dem Zweifachen des zufälligen Stromquellenfehlers (bezüglich des mittleren Fehlers μ), der dem Segment zugeordnet ist, das gerade umgeschaltet wird, so daß sich dann, wenn zum Beispiel das Segment S1 umgeschaltet wird, die Übertragungsfunktion um 2(e1 – μ) verändert (ein Anstieg von 3 bei diesem Beispiel), Wenn das Segment S5 umgeschaltet wird, verändert sich die Übertragungsfunktion um 2(e5 – μ) (ein Abfall von 6 bei diesem Beispiel).
  • Die Ordnung der Segmente bei dem ersten Zyklus dieses erläuternden Beispiels wird in der ersten der zwei Spalten mit der Überschrift "Erster Konvertierungszyklus" in der Tabelle von 11 zusammengefaßt.
  • Bei diesem Beispiel sendet die Morphing-Steuersektion 24 vor dem nächsten Konvertierungszyklus ein Morphing-Steu ersignal M, das angibt, daß die Segmente S1 und S5, im Vergleich zu ihren Ordinalpositionen in der Originalordnung, auszutauschen sind, so daß die Segmente in einer neuen Ordnung (zweiten Ordnung) umgeschaltet werden, wie in 9(B) gezeigt. Dies bewirkt, daß die Ordnung verändert wird, in der die zufälligen Quellenfehler selektiert werden, wie es in der ersten der zwei Spalten mit der Überschrift "Zweiter Konvertierungszyklus" in der Tabelle von 11 gezeigt ist. Die Veränderung der Ordnung der Selektion der zufälligen Quellenfehler führt zu einer verschiedenen "Irrfahrt" des akkumulierten Fehlers (Übertragungsfunktion E), wie es anhand der Linie E2 in 10(B) gezeigt ist. In dem zweiten Konvertierungszyklus wird der große negative Quellenfehler des Segmentes S5 (e5 = μ – 3) viel früher im Bereich der Eingangswerte als in dem vorherigen Zyklus angewendet, woraus ein Profil resultiert, das völlig anders aussieht, wobei es gleich zu Beginn unter Null taucht und für den Rest des Eingangswertebereiches negativ bleibt. In dieser Hinsicht ist die Übertragungsfunktion E2 des DAC im zweiten Zyklus der Form der Übertragungsfunktion ähnlich, die oben unter Bezugnahme auf 6(A) beschrieben wurde, während die Übertragungsfunktion E1 des DAC im ersten Zyklus jener ähnlicher ist, die oben unter Bezugnahme auf 6(B) beschrieben wurde.
  • Schließlich sendet die Morphing-Steuersektion 24 im dritten Konvertierungszyklus ein Morphing-Steuersignal M, das angibt, daß die Segmente S2 und S4, im Vergleich zu ihren Segmentpositionen in der zweiten Ordnung, auszutauschen sind, wie in 9(C) gezeigt. Dies bewirkt wieder eine Veränderung der Ordnung, in der die zufälligen Quellenfehler selektiert werden, wie in der ersten der zwei Spalten mit der Überschrift "Dritter Konvertierungszyklus" in der Tabelle von 11 gezeigt, woraus die Übertragungsfunktion resultiert, die schematisch durch die Linie E3 in 10(C) dargestellt ist.
  • Obwohl die drei Übertragungsfunktionen E1 bis E3, die in 10(A) bis 10(C) gezeigt sind, dieselbe Vorrichtung in jeweilig drei verschiedenen Zyklen betreffen, könnten sie alternativ dazu so angesehen werden, als ob sie jeweilig drei verschiedene DACs betreffen, wobei jeder dieselbe Verteilung von zufälligen Quellenfehlern hat, aber in einer verschiedenen Ordnung angeordnet ist. Der oben beschriebene Austausch der Segmentordnungen bewirkt das "Morphing" der Übertragungsfunktion eines einzelnen DAC von einer Form in eine andere.
  • Es sollen nun zwei separate DACs mit acht Segmenten mit demselben Satz von zufälligen Quellenfehlern betrachtet werden, die ihren Segmenten zugeordnet sind, welche Segmente in unterschiedlicher physischer Ordnung auf dem Chip angeordnet sind. Ohne daß das oben beschriebene Morphing ausgeführt wird, werden sich die Übertragungsfunktionen der zwei Vorrichtungen unterscheiden. Zum Beispiel wird angenommen, daß die erste Vorrichtung den Satz von zufälligen Quellenfehlern hat, die in der in 9(A) gezeigten Ordnung selektiert werden, und die zweite Vorrichtung denselben Satz von zufälligen Quellenfehlern hat, die in der in 9(B) gezeigten unterschiedlichen Ordnung selektiert werden. Die erste Vorrichtung wird eine Übertragungsfunktion in der Form von 10(A) haben, während die zweite Vorrichtung eine Übertragungsfunktion in der Form von 10(B) haben wird. Da die Übertragungsfunktion des ersten DAC der Form der Übertragungsfunktion ähnlich ist, die oben unter Bezugnahme auf 6(B) beschrieben wurde, während die Übertragungsfunktion des zweiten DAC jener ähnlicher ist, die oben unter Bezugnahme auf 6(A) beschrieben wurde, kann erwartet werden, wie oben erwähnt, daß der zweite DAC eine größere Verzerrung der zweiten Harmonischen als der erste DAC aufweisen wird.
  • Durch das Ausführen der oben beschriebenen "Morphing"-Operationen in jeder Vorrichtung, so daß die Segmente mit der Zeit in zwei oder mehr verschiedenen Ordnungen in jedem DAC angeordnet werden, wird sich die Übertragungsfunktion des DAC mit der Zeit verändern, um zwei oder mehr verschiedene Formen zu haben. Als Resultat hat jeder DAC eine effektive Übertragungsfunktion, die von einem Durchschnitt der zwei oder mehr verschiedenen Formen abhängt. Aufgrund dieser Mittelung werden die zwei DACs dazu tendieren, ähnlichere Verzerrungsmerkmale zu haben. Je höher die Anzahl der verwendeten verschiedenen Segmentordnungen ist, desto größer ist die Konvergenz der Verzerrungsmerkmale.
  • Die Übertragungsfunktions-Morphing-Technik ist oben unter Bezugnahme auf 9(A) bis (C) und 10(A) bis (C) in bezug auf die Stromquellennichtübereinstimmungen anschaulich beschrieben worden, die in einem realen DAC unvermeidlich vorhanden sind. Diese Stromquellennichtübereinstimmungen tragen in jedem Konvertierungszyklus zu einem Fehler der Amplitude (und daher zu einer Verzerrung) des Ausgangssignals bei. In der Tat weisen die Segmente auch ihnen zugeordnete Zeitverzögerungsnichtübereinstimmungen zusätzlich zu den Stromamplitudennichtübereinstimmungen auf. Es kann davon ausgegangen werden, daß diese Verzögerungsnichtübereinstimmungsfehler die Form der Übertragungsfunktion ändern, indem sie zu einer mehr horizontalen (als vertikalen) Abweichung der Punkte auf der Übertragungsfunktion beitragen. Die Morphing-Technik ist auch beim Reduzieren der Verzerrung auf Grund dieser Verzögerungsnichtübereinstimmungen effektiv (die dazu tendieren, signifikanter zu werden, wenn die Abtastfrequenz zunimmt).
  • Wenn die Anzahl der Segmente klein ist und z. B. acht beträgt, wird die Verteilung der zufälligen Quellenfehler tatsächlich von Vorrichtung zu Vorrichtung signifikant abweichen. Als Resultat ist es bei zwei selektierten Vorrichtungen unwahrscheinlich, daß derselbe Satz von Stromquellenfehlern vorhanden sein wird, wie gerade beschrieben, so daß die Morphing-Operation im allgemeinen nicht bewirken wird, daß die effektiven Übertragungsfunktionen völlig gleich aussehen.
  • Da die Fehler jedoch von einer Gaußschen Verteilung abgeleitet werden, wenn die Anzahl von Segmenten in den Vorrichtungen zunimmt, werden die Verteilungen der Quellenfehler in verschiedenen Vorrichtungen nach und nach ähnlicher. Denn gemäß der statistischen Theorie bilden dann, wenn eine Grundgesamtheit einen Mittelwert μ und eine Standardabweichung σ hat, die Stichprobenmittelwerte eine Gesamtheit mit einem Mittelwert μ und einer Standardabweichung σ/√n mit ungefähr Gaußscher Form (bei einem großen Wert n), und die Stichprobenvarianzen stellen eine Gesamtheit mit dem Mittelwert {(n – 1)/n}σ2 dar. Deshalb konvergieren die Verteilungen, wenn n groß ist.
  • Als Resultat werden dann, wenn die Anzahl von Segmenten groß ist (z. B. größer als 16 und vorzugsweise 128 oder mehr) und die Übertragungsfunktion in jeder der Vorrichtungen durch viele verschiedene Formen in jener Vorrichtung (z. B. mehr als 16 und vorzugsweise n oder mehr) gemorpht wird, die effektiven Gesamtübertragungsfunktionen von verschiedenen Vorrichtungen sehr ähnlich aussehen. Dies hat den Effekt der Verringerung der Leistungsabweichung von Vorrichtung zu Vorrichtung, die, wie oben erwähnt, wünschenswerterweise zu erreichen ist, angesichts der Wirkung, die dies auf das Verbessern des Herstellungsertrages der Vorrichtung bei einer gegebenen Mindestleistungsanforderung oder auf das Verbessern der garantierten Mindestleistung bei einem gegebenen Ertrag hat. Falls die Übertragungsfunktion zum Beispiel über 128 verschiedene Formen gemorpht wird, kann dann erwartet werden, daß eine besondere Verzerrungskomponente, die vor dem Morphing eine Abweichung von Vorrichtung zu Vorrichtung von ±10 dB aufweist, nach dem Morphing eine Abweichung von Vorrichtung zu Vorrichtung von ungefähr dem 1/√128fachen jener Abweichung oder von ±1 dB aufweist.
  • Es sei erwähnt, daß dieser Effekt bei der Rotationstechnik und der Technik des "magischen Quadrats", die oben beschrieben sind, verschieden ist. Wenn die Segmentselektionsordnung von Zyklus zu Zyklus rotiert wird, hat dies den Effekt des Verschiebens des Startpunktes entlang der Übertragungsfunktion (Startordinalposition der Segmente), während die Fehler dennoch in derselben Ordnung selektiert werden und daher dasselbe Gesamtübertragungsfunktionsprofil der Vorrichtung beibehalten wird. Jede Vorrichtung wird deshalb immer noch eine Übertragungsfunktion haben, die sich von jener einer anderen Vorrichtung unterscheidet. Bei der Technik des "magischen Quadrats" werden die Segmente immer in derselben Ordnung selektiert, wenn auch anders als in der physischen Ordnung, in der sie auf dem Chip angeordnet sind, so daß die Übertragungsfunktion einer besonderen Vorrichtung statisch ist und sich von Vorrichtung zu Vorrichtung unterscheiden wird.
  • Der Effekt des Morphing ist das Erfassen von diskreten Verzerrungskomponenten (z. B. der harmonischen Verzerrung), die von Vorrichtung zu Vorrichtung abweichen (z. B. um ±10 dB), und das Verändern jener Komponenten in ein rauschartiges Schmalbandsignal mit derselben Frequenz, aber mit einer viel kleineren Abweichung von Vorrichtung zu Vorrichtung.
  • Die verbleibende Abweichung wird von der Anzahl der Segmente und der Art und Weise abhängen, in der sie umgeordnet werden, wird aber typischerweise wenigstens 10mal kleiner sein. Zum Beispiel würde bei einem DAC, der eine 100-MHz-Sinuswelle erzeugt, die zweite Harmonische ein diskreter Ton bei 200 MHz mit einer typischen Amplitude von zum Beispiel –55 dBc (d. h. –55 dB bezüglich des Hauptsignals) sein, aber mit einem Bereich von –45 dBc bis –65 dBc quer durch die verschiedenen Vorrichtungen hindurch. Falls die effektive Übertragungsfunktion durch viele mögliche Formen über einen Zeitraum von 1 μs hinweg gemorpht wird, wird die zweite Harmonische dann als Rauschen bei etwa 200 MHz mit einer Verbreitung in der Frequenz (d. h. Punkte von ±3 dB) von ungefähr ±{1/(1 μs)} oder ±1 MHz und einer Energie von typischerweise –55 dBc bei einem Bereich von zum Beispiel –54 dBc bis –56 dBc quer durch alle Vorrichtungen erscheinen.
  • Die Übertragungsfunktion sollte vorzugsweise relativ langsam verändert werden, da die Übertragungsfunktion moduliert wird, wodurch bewirkt wird, daß sich die Verzerrungskomponenten in der Frequenz verbreiten. Falls die Rate der Veränderung der Übertragungsfunktion zu hoch ist, können diese sich dann in ein gewünschtes Signalband ausbreiten. Falls die Rate der Veränderung zu langsam ist, wird einfach ersichtlich sein, daß sich die augenblickliche Verzerrung im Laufe der Zeit langsam ändert. Eine Veränderungsrate zwischen diesen beiden Extremen ist deshalb wünschenswert. Auch großstufige Veränderungen bei der Übertragungsfunktion sind nicht erwünscht, da diese zu plötzlichen Sprüngen im Ausgangssignal führen würden, die ihrerseits ein Breitbandrauschen verursachen.
  • Ein langsames Morphing unterscheidet sich von dem Verändern der Übertragungsfunktion auf rapide Weise und/oder in großen Schritten, auch wenn nur gelegentlich, (zum Beispiel unter Einsatz des Mischens von Segmenten, bei dem die Segmente beispielsweise Quadrant für Quadrant in dem Array von 3 sozusagen gemischt werden), wodurch die Verzerrung in ein Breitbandrauschen umgewandelt wird, da durch das langsame Morphing die Verzerrung nur in einem Schmalband verbreitet wird.
  • Unter Bezugnahme auf 12 wird nun eine mögliche Struktur der Übertragungsfunktions-Morphing-Sektion 22 beschrieben, die oben unter Bezugnahme auf 8 erläutert wurde.
  • Die Übertragungsfunktions-Morphing-Sektion 122 von 12 umfaßt acht lokale Decodierer 1240 bis 1247 . Jeder lokale Decodierer 124 hat zwei Eingänge, nämlich den ersten zum Empfangen des Morphing-Steuersignals M, das oben unter Bezugnahme auf 8 beschrieben wurde, und den zweiten zum Empfangen des binären Eingangswortes D1-Dm. Jeder lokale Decodierer gibt eines der n thermometercodierten Signale (Segmentsteuersignale) T1 bis Tn aus, die in 8 gezeigt sind.
  • Jeder lokale Decodierer 124 umfaßt einen Komparator 126 mit zwei Eingängen. Der Komparator 126 empfängt an seinen zwei Eingängen das binäre Eingangswort D1-Dm, das auf den zweiten Eingang des lokalen Decodierers angewendet wird, und ein Signal morph_id, das gewisse Bits enthält, die sich bei jedem lokalen Decodierer unterscheiden, und von dem Morphing-Steuersignal selektiert wird, wie unten beschrieben, und gibt ein thermometercodiertes Signal T für sein Segment aus.
  • Nun wird die Operation des beispielhaften DAC beschrieben, der eine Übertragungsfunktions-Morphing-Sektion 122 hat, wie sie in 12 gezeigt ist. Bei diesem Beispiel wird angenommen, daß die Anzahl n der Segmente der Einfach heit halber 8 beträgt, aber es wird als vorteilhaft empfunden, daß das Konzept mit geeigneten Abwandlungen ohne weiteres auf einen DAC angewendet werden kann, der mehr als 8 Segmente hat. Da bei diesem Beispiel 8 Segmente vorhanden sind, ist das binäre Eingangswort D1-Dm 3 Bits breit, wie auch die obenerwähnten Signale morph_id.
  • Wie aus einem Vergleich von 12 mit 1 hervorgeht, erfolgt bei diesem Beispiel das Decodieren des binären Eingangswortes D1-Dm in thermometercodierte Signale T1–Tn nicht "global" (durch einen zentralisierten Binär-in-Thermometer-Decodierer, wie etwa den Decodierer 6 in 1), sondern statt dessen lokal innerhalb eines jeden der n Segmente, wie es nun eingehend beschrieben wird.
  • Jedem der 8 Segmente wird ein einzigartiges ID (lokales ID) zugeordnet, das von einem der Werte 0 bis 7 ausgewählt wird (gemäß dem Signal morph_id, das auf das Segment angewendet wird), und dieses einzigartige ID wird durch den Komparator 126 mit dem binären Eingangswort D1-Dm verglichen, um den Zustand des Differenzschalters 4 für das betreffende Segment zu ermitteln. Falls bei diesem Beispiel das binäre Eingangswort größer als das ID ist, ist dann die Ausgabe des Komparators (T) hoch (1), wodurch bewirkt wird, daß der Schalter 4 die Stromquelle 2 mit der Leitung A verbindet (nachfolgend der "EIN"-Zustand).
  • Wenn solch ein Größer-als-Komparator 264 in jedem der 8 Segmente verwendet wird, wie oben beschrieben, ist eines der Segmente (das Segment, bei dem ID = 7 ist) in jedem Zyklus immer im AUS-Zustand (T = 0), da das binäre Eingangswort nie größer als 7 sein kann. Um eine Versetzung von Null beizubehalten (unter Berücksichtigung der differentiellen Stromumschaltnatur der Schaltungsanordnung), wird ein zusätzliches "Blind"-Segment aufgenommen, das immer in dem EIN-Zustand (T = 1) gehalten wird. Dies ist praktischer, als lediglich 7 Segmente zu verwenden. Falls statt dessen durch den Komparator ein Größer-gleich-Vergleich ausgeführt werden würde, würde dann eines der Segmente (das Segment, bei dem ID = 0 ist) immer in dem EIN-Zustand (T = 1) sein, so daß das zusätzliche "Blind"-Segment statt dessen in dem AUS-Zustand (T = 0) gehalten werden müßte, um eine Versetzung von Null zu erreichen.
  • Die Segmente haben IDs, wie oben erwähnt, in dem Bereich von 0 bis 7. Deshalb wird bei jedem Segment, dessen ID kleiner als das binäre Eingangswort ist, sein thermometercodiertes Signal T auf 1 gesetzt werden. Bei allen anderen Segmenten werden ihre thermometercodierten Signale auf 0 gesetzt werden. Deshalb führt bei diesem Beispiel der Satz von Komparatoren 126 dieselbe Basisfunktion wie der Binär-Thermometer-Decodierer 6 des DAC von 1 aus.
  • Mit dieser Anordnung ist es nun ohne weiteres möglich, die Ordnung der Segmentselektion (Ordinalpositionen der Segmente) einfach durch Verändern des jedem Segment zugeordneten ID unter Verwendung des Signals morph_id zu ändern.
  • Bei veränderlichen lokalen IDs muß gewährleistet sein, daß zu jeder Zeit jedem der acht lokalen Decodierer 126 ein einzigartiges ID zugeordnet wird, das aus dem Satz ausgewählt wird, wie er in der Tabelle in 13 gezeigt ist. Jedes ID ist eine Drei-Bit-Binärzahl, mit gekennzeichneten Bits (von niedrigst- bis höchstwertig) B0, B1 und B2. Eine Möglichkeit, um zu gewährleisten, daß jedem lokalen Decodierer ein verschiedenes ID zugeordnet wird, ist das Beibehalten und Verändern eines einzelnen 3-Bit-Mastercodes und das Leiten dieser 3 Bits, zuzüglich ihrer jeweiligen Umkehrungen, zu den lokalen Decodierern. Diese sechs Bits bilden das Morphing-Steuersignal M. Jeder lokale Decodierer entnimmt dann genau drei von diesen sechs Bits, um sein eigenes Signal morph_id zu bilden.
  • Die Tabelle von 14 zeigt eine Möglichkeit, in der die sechs Bits des Morphing-Steuersignals M durch den lokalen Decodierer bei jedem der acht Segmente verwendet werden können. Zum Beispiel ist morph_id bei dem Segment 0 ein Drei-Bit-Wort, das die Bits (B2, B1, B0) in der Ordnung von dem höchst- zu dem niedrigstwertigen umfaßt, während morph_id bei dem Segment 5 ein Drei-Bit-Wort ist, das die Bits (B2, B1, B0) in der Ordnung von dem höchst- zu dem niedrigstwertigen umfaßt. Wenn der Mastercode zum Beispiel den Wert 011 hat, lautet für das Segment 0 das morph_id 011, während für das Segment 5 das morph_id 110 lautet. Auf diese Weise wird gewährleistet, daß das morph_id, das jedem lokalen Decodierer eingegeben wird, einzigartig ist. Dadurch wird auch das Verändern der lokalen IDs der Segmente einfach, da nur der 3-Bit-Mastercode aktualisiert werden muß.
  • Obwohl oben beschrieben ist, daß die 3 Bits zuzüglich ihrer Umkehrungen (woraus insgesamt 6 Bits resultieren) zu jedem lokalen Decodierer 126 geleitet werden, ist es übrigens natürlich möglich, nur die drei Bits selbst ohne ihre Umkehrungen zu verteilen und Inverter in den betreffenden lokalen Decodierern vorzusehen, um das inverse Signal lokal zu erzeugen. Dies würde jedoch das unerwünschte Resultat haben, daß die Schaltungsanordnung von jedem lokalen Decodierer nicht dieselbe wäre.
  • Die Ordnung der Selektion der Segmente kann von Zyklus zu Zyklus auf vielfältige Weise verändert werden, in Abhängigkeit davon, wie der 3-Bit-Mastercode aktualisiert wird. Falls der Mastercode in jedem Zyklus einfach inkrementiert wird (umlaufend auf 000 nach 111), wird dann die Segmentordnung rotiert. Dies würde nicht den gewünschten Effekt vom Morphing der Übertragungsfunktion herbeiführen, da die Rotation, wie oben angegeben, die Basisform der Übertra gungsfunktion nicht ändert, sondern lediglich die Startposition auf ihrer Länge verändert.
  • Um das Morphing zu erreichen, kann der Binärzustand von einem der drei Bits B0, B1 und B2 des Mastercodes von Zyklus zu Zyklus verändert werden. Dies hat den Effekt, wenn berücksichtigt wird, daß die Segmente an jeweiligen verschiedenen Positionen in der Ordnung ihrer IDs angeordnet sind, daß verschiedene Paare von Segmenten an gewissen Positionen in jener Ordnung ausgetauscht werden. Falls zum Beispiel der Zustand des Bits B0 verändert wird, werden die Segmente an den folgenden Positionen ausgetauscht:
    0 <=> 1
    2 <=> 3
    4 <=> 5
    6 <=> 7
  • Die Distanz, die durch beide Segmente in einem Paar zurückgelegt wird (Positionsveränderung), beträgt 1, wobei vier Paare auf einmal ausgetauscht werden, so daß die effektive Gesamtbewegung 8 beträgt. Diese effektive Gesamtbewegung kann verwendet werden, um einen Segmentveränderungsparameter (SCP) zu definieren, der jeder Ordnungsveränderung zugeordnet ist. Er wird berechnet, indem bei allen n Segmenten die Veränderungen der Ordinalpositionen, falls vorhanden, der Segmente summiert werden, die durch die Ordnungsveränderung herbeigeführt wurden. Er dient als Maß der Gesamtveränderung der Ordinalposition, die durch die Ordnungsveränderung herbeigeführt wurde.
  • Falls der Zustand des Bits B1 verändert wird, werden dann die Segmente an den folgenden Positionen ausgetauscht:
    0 <=> 2
    1 <=> 3
    4 <=> 6
    5 <=> 7
  • In diesem Fall beträgt die durch beide Segmente in einem Paar zurückgelegte Distanz 2, wobei vier Paare auf einmal ausgetauscht werden, so daß sich die effektive Gesamtbewegung (der SCP) auf 16 beläuft.
  • Falls der Zustand des Bits B2 verändert wird, werden dann die Segmente an den folgenden Positionen ausgetauscht:
    0 <=> 4
    1 <=> 5
    2 <=> 6
    3 <=> 7
  • In diesem Fall beträgt die durch beide Segmente in einem Paar zurückgelegte Distanz 4, wobei vier Paare auf einmal ausgetauscht werden, so daß sich die effektive Gesamtbewegung (der SCP) auf 32 beläuft.
  • Falls eine von diesen drei Aktualisierungen jedesmal zufällig ausgewählt wird, lautet dann die durchschnittliche effektive Gesamtbewegung pro Konvertierungszyklus (der durchschnittliche SCP pro Zyklus): (Veränderung·Wahrscheinlichkeit) = 8·(1/3) + 16·(1/3) + 32·(1/3) = 56/3 = 18,67.
  • Die effektive Gesamtbewegung (der Segmentveränderungsparameter) spiegelt sich in der Gesamtveränderung der Übertragungsfunktion bei jeder Veränderung wider. Es ist wünschenswert, wie oben erwähnt, daß das Morphing der Übertragungsfunktion von einem Zustand in einen anderen langsam erfolgt und nicht zu viele große Veränderungen auf einmal vorgenommen werden. Dies kann dadurch erreicht werden, daß die durchschnittlichen Veränderungen der Ordinalposition der Segmente, die durch die Ordnungsveränderungen herbeigeführt werden, in der Zahl und/oder der Größe bezüglich der Gesamtanzahl n der Segmente begrenzt werden. Dies ist dem Begrenzen des SCP-Wertes in bezug auf n äquivalent. Ferner wird auch die Differenz zwischen den maximalen und minimalen SCP-Werten in bezug auf n vorzugsweise begrenzt. Zum Beispiel betragen in diesem Fall die maximalen und minimalen SCP-Werte 8 und 32, so daß sich die Differenz (24) auf 3n beläuft. Beispielhafte Werte sind bei den nun folgenden Beispielen angegeben.
  • Angesichts dessen, daß bei dem vorliegenden Beispiel eine Veränderung am Bit B2 eine vergleichsweise große Gesamtveränderung von 32 (4n) bewirkt, ist es vorzuziehen, B2 am seltensten zu verändern.
  • Eine Möglichkeit, um dies zu erreichen, ist es, jedesmal den Mastercode gemäß dem Gray-Scale-Code zu ändern, d. h. auf folgende Weise: 000 -> 001 -> 011 -> 010 -> 110 -> 111 -> 101 -> 100 -> 101 -> 111 etc. In diesem Fall wird B2 in 16 Zyklen zweimal verändert, während B1 viermal verändert wird und B0 achtmal verändert wird, so daß die durchschnittliche Bewegung pro Konvertierungszyklus jetzt lautet: (Veränderung·Wahrscheinlichkeit) = 32·(2/16) + 16·(4/16) + 8·(8/16) = 192/16 = 12 (d. h., der durchschnittliche SCP wird in diesem Fall auf 1,5n begrenzt).
  • Jedoch wird in diesem Fall ein begrenzter Satz von Übertragungsfunktionen in regelmäßigen Intervallen wiederholt. In diesem Fall würde dieselbe Folge von Übertragungsfunktionen bei jeweils 16 Konvertierungszyklen wiederholt, was eine Wiederholungshäufigkeit von FCLK/16 ergibt, wobei FCLK die Frequenz der Konvertierungszyklen ist, mit dem Effekt, daß diskrete Seitenbänder bei diesem Abstand erzeugt werden.
  • Bei dem obenerwähnten Verfahren, bei dem der binäre Zustand eines zufälligen der Bits B0, B1 und B2 pro Zyklus verändert wird, bewirkt eine Veränderung am Bit B2, daß vier Paare von Segmenten eine Distanz von vier Segmenten alle auf einmal zurücklegen. Um die effektive Gesamtbewegung (den SCP) auf insgesamt 8 Segmente zu begrenzen, ist es möglich, diese B2-Veränderung in vier separate Veränderungen zu splitten, wobei zu jeweils einer Zeit immer nur eine Veränderung vorgenommen wird, d. h. (0 <=> 4), (1 <=> 5), (2 <=> 6) oder (3 <=> 7). Auf dieselbe Weise kann die B1-Veränderung auf eine effektive Gesamtbewegung (einen SCP) von 8 Segmenten begrenzt werden, indem sie in zwei mögliche Veränderungen gesplittet wird, wie zum Beispiel (0 <=> 2 & 4 <=> 6) oder (1 <=> 3 & 5 <=> 7). Die B0-Veränderung bewirkt bereits eine effektive Gesamtbewegung von acht, so daß es nur eine mögliche Wahl gibt: (0 <=> 1 & 2 <=> 3 & 4 <=> 5 & 6 <=> 7).
  • Diese sieben möglichen Veränderungen werden der Einfachheit halber wie folgt gekennzeichnet:
    B0: (0 <=> 1 & 2 <=> 3 & 4 <=> 5 & 6 <=> 7)
    B1a: (0 <=> 2 & 4 <=> 6)
    B1b: (1 <=> 3 & 5 <=> 7)
    B2a: (0 <=> 4)
    B2b: (1 <=> 5)
    B2c: (2 <=> 6)
    B2d: (3 <=> 7)
  • Dies kann dadurch implementiert werden, indem ein Sieben-Bit-Mastercode (anstelle eines Drei-Bit-Mastercodes, wie zuvor) beibehalten und aktualisiert wird, wobei jede der obigen sieben möglichen Veränderungen dadurch erreicht wird, daß der Bitwert eines entsprechenden von den sieben Bits ausgetauscht wird. Um dies zu erreichen, entsprechen die lokalen IDs diesem Sieben-Bit-Mastercode, wie in der Tabelle von 15 gezeigt. Wenn diese Tabelle mit jener von 13 verglichen wird, ist ersichtlich, daß die Spalte B2 von 13 in vier Spalten B2a, B2b, B2c und B2d gesplittet worden ist, und zwar entsprechend den vier gekennzeichneten Veränderungen B2a, B2b, B2c bzw. B2d, die oben angegeben sind, wobei jede Spalte nur ein Paar von entgegengesetzten Binärwerten an den zwei Positionen des Paares von Segmenten enthält, die ausgetauscht werden müssen, wenn jene Binär werte umgekehrt werden. Ähnlich ist die Spalte B1 in zwei Spalten B1a und B1b gesplittet worden, und zwar entsprechend den zwei gekennzeichneten Veränderungen B1a bzw. B1b, die oben angegeben sind, wobei jede Spalte nur zwei Paare von entgegengesetzten Binärwerten an den vier Positionen der zwei Paare von Segmenten enthält, die ausgetauscht werden müssen, wenn jene Binärwerte umgekehrt werden. Die Spalte B0 von 15 ist dieselbe wie die von 13.
  • Das Morphing-Steuersignal M hat nun insgesamt 14 Bits (die sieben Bits B0, B1a, B1b, B2a, B2b, B2c, B2d und deren Umkehrungen), die an die lokalen Decodierer 126 zu verteilen sind. Da jeder lokale Decodierer nur ein Drei-Bit-morph_id erfordert, entnimmt er drei von den Bits von dem Morphing-Signal M gemäß der in 16 gezeigten Tabelle.
  • Bei diesem Beispiel ist die Morphing-Steuersektion 24 für das zufällige Austauschen eines der sieben Bits des Morphing-Signals M in jedem Zyklus verantwortlich, und die durchschnittliche Bewegung pro Konvertierungszyklus (der durchschnittliche SCP) beträgt nun 8 (n), im Vergleich zu dem Durchschnitt von 18,67 ohne das Splitten der Bits höherer Ordnung B1 und B2.
  • Diese zufällige Selektion von einer von sieben möglichen Varianten wird vorzugsweise durch das Erzeugen einer 3-Bit-Zufallszahl implementiert, durch die eine der sieben Veränderungen selektiert wird, die vorzunehmen ist. Da diese 3-Bit-Zufallszahl tatsächlich acht Zustände hat, wird bewirkt, daß vorzugsweise zwei von ihnen die Veränderung selektieren, die durch den Austausch des Bits B0 dargestellt wird.
  • In der Übertragungsfunktions-Morphing-Sektion 122, die oben unter Bezugnahme auf 12 beschrieben ist, erfolgt das Decodieren des binären Eingangswortes D1-Dm in thermometercodierte Signale T1–Tn nicht "global" (durch einen zen tralisierten Binär-in-Thermometer-Decodierer, wie etwa durch den Decodierer von 1), wie oben erwähnt, sondern statt dessen lokal innerhalb jedes der n Segmente. Es wird als vorteilhaft empfunden, daß es auch möglich ist, die Übertragungsfunktions-Morphing-Sektion 22 von 8 auf andere, unterschiedliche Weise zu implementieren, wie zum Beispiel dadurch, daß zuerst ein Satz von thermometercodierten Signalen unter Verwendung eines Binär-in-Thermometer-Decodierers, wie etwa des Decodierers 6 in 1, erzeugt wird und dann diese thermometercodierten Signale umgeordnet werden (zum Beispiel unter Verwendung eines Bitstellenverschiebers), um die Segmentsteuersignale T1–Tn zu erzeugen.
  • Um die niedrigste Abweichung von Vorrichtung zu Vorrichtung zu erreichen, sollte die Selektionsordnung der Segmente in einem DAC idealerweise allmählich durch jede mögliche Ordnung verändert werden, so daß genauso viele verschiedene Formen von Übertragungsfunktionen im Laufe der Zeit durchlaufen werden. In der Praxis kann jedoch die Gesamtkomplexität der Schaltungsanordnung (zum Beispiel hinsichtlich der Gatteranzahl), die erforderlich ist, um dies bei einer großen Anzahl von Segmenten zu erreichen, untragbar sein. Angesichts dessen muß ein vernünftiger Kompromiß zwischen der vergrößerten Komplexität der Schaltungsanordnung einerseits und dem Einschränken der Gesamtanzahl von Segmentordnungen, die abgedeckt werden kann (und deshalb des Betrages, um den eine Abweichung von Vorrichtung zu Vorrichtung durch Morphing verringert werden kann) andererseits getroffen werden.
  • Ein möglicher Kompromiß ist das Teilen der Segmente in eine Anzahl von Gruppen und das Austauschen der Segmente nur innerhalb einer individuellen Gruppe. Durch weitere Vorkehrungen zum gleichmäßigen Verbreiten der Segmente innerhalb jeder Gruppe über die gesamte Übertragungsfunktion ist es dennoch möglich, eine gute Morphing-Leistung zu erreichen, während die gesamte Schaltungskomplexität erheblich reduziert wird. Zum Beispiel zeigt 17 ein Beispiel, bei dem insgesamt 16 Segmente SO bis S15 in zwei Gruppen, nämlich in die "Gruppe 0" und die "Gruppe 1", mit jeweils 8 Segmenten geteilt werden: (S0, S2, S4, S6, S8, S10, S12, S14) in Gruppe 0 und (S1, S3, S5, S7, S9, S11, S13, S15) in Gruppe 1. Die gezeigten Positionen dieser Segmente stehen in Beziehung mit der Übertragungsfunktion (Selektionsordnung), und nicht unbedingt ihre physischen Positionen auf dem Chip. Deshalb ist es möglich (und vorzuziehen), Vorkehrungen zu treffen, daß alle Segmente in einer Gruppe dicht beieinander auf dem Chip angeordnet werden, auch wenn sie sich tatsächlich über die Übertragungsfunktion verbreiten. Segmente in einer Gruppe werden nie gegen die Segmente in einer anderen Gruppe ausgetauscht.
  • Ein anderer Kompromiß ist die Wahl der Anzahl der Gruppen. Größere Gruppen ergeben eine stärkere Linearitätsverbesserung (Übereinstimmung zwischen verschiedenen DACs), aber kleinere Gruppen führen zu einem geringeren Breitbandrauschen, da bei jedem Taktzyklus weniger Segmente den Ort der Position wechseln.
  • Bei den oben unter Bezugnahme auf 12 bis 16 beschriebenen Beispielen wurden insgesamt 8 Segmente durch ein 3-Bit-Binärdateneingangswort D1-Dm adressiert. Der lokale Decodierer in jedem Segment hatte ein lokales 3-Bit-ID, das mit dem 3-Bit-Binärdateneingangswort D1-Dm verglichen wurde, um die thermometercodierten Signale T1–Tn abzuleiten. Zusätzlich wurde bewirkt, daß die lokalen IDs, die jedem Segment zugeordnet waren, auf verschiedene Weise ausgetauscht wurden, so daß die Segmentordnung kontinuierlich verändert wurde. Die Anordnungen von 12 bis 16 können ohne weiteres für einen praxisbezogeneren DAC abgewandelt werden, in dem 128 Segmente vorhanden sind, wie es nun beschrieben wird.
  • Die 128 Segmente können wie folgt in 16 Gruppen von 8 Segmenten geteilt werden:
    Gruppe 0 = Segmente (0, 16 ... 96, 112)
    Gruppe 1 = Segmente (1, 17 ... 97, 113)
    Gruppe 14 = Segmente (14, 30 ... 110, 126)
    Gruppe 15 = Segmente (15, 31 ... 111, 127)
  • Bei dieser Anordnung ist jedes Glied einer Gruppe durch einen Abstand von 16 Segmenten in der Übertragungsfunktion von seinem Nachbarglied der Gruppe getrennt, und die Glieder jeder Gruppe sind gleichmäßig über die Übertragungsfunktion verbreitet. Jede Gruppe hat gemeinsam 4 ID-Bits für alle Glieder der Gruppe (die vier niedrigstwertigen Bits), die für jede Gruppe feststehend und verschieden sind, und 3 ID-Bits (die drei höchstwertigen Bits), die sich für jedes Glied der Gruppe unterscheiden.
  • Da in dem DAC 128 Segmente vorhanden sind, die zu adressieren sind, ist ein Sieben-Bit-Dateneingangswort D1-Dm erforderlich, und der lokale Decodierer von jedem Segment hat ein lokales Sieben-Bit-ID. Die vier niedrigstwertigen Bits von diesem lokalen Sieben-Bit-ID für Glieder einer besonderen Gruppe können zu einer 4-Bit-Kombination fest verdrahtet sein, die für jene Gruppe einzigartig ist, während jedes Glied in der Gruppe drei verschiedene Bits von einem 14-Bit-Morphing-Signalbus selektieren kann, wie es oben beschrieben ist, um die drei höchstwertigen Bits des lokalen ID für jenes Glied vorzusehen. Durch das Verändern des Mastercodes werden nun Glieder innerhalb einer Gruppe ausgetauscht, aber es werden keine Glieder ausgetauscht, die zu jeweiligen verschiedenen Gruppen gehören.
  • Um die Gesamtanzahl der ausgeführten Austauschoperationen (oder den SCP) pro Konvertierungszyklus zu verringern, ist es ferner vorzuziehen, pro Zyklus den Austausch nur an einer Gruppe vorzunehmen. Dies kann erreicht werden, indem eine Vier-Bit-Zufallszahl erzeugt wird, die eine der Gruppen selektiert, um in einem besonderen Konvertierungszyklus aktiv zu sein. Das Morphing-Steuersignal M dient dann dazu, Glieder der aktiven Gruppe in jenem Zyklus auszutauschen.
  • 18 zeigt die Struktur der Übertragungsfunktions-Morphing-Sektion 22 von 8 in einer anderen bevorzugten Ausführungsform der vorliegenden Erfindung, bei der insgesamt 128 Segmente vorhanden sind, die in 8 Gruppen von jeweils 16 Segmenten wie folgt geteilt sind:
    Gruppe 0 = Segmente (0, 8 ... 112, 120)
    Gruppe 1 = Segmente (1, 9 ... 113, 121)
    Gruppe 6 = Segmente (6, 14 ... 118, 126)
    Gruppe 7 = Segmente (7, 15 ... 119, 127)
  • Bei dieser Anordnung ist jedes Glied einer Gruppe durch einen Abstand von 8 Segmenten in der Übertragungsfunktion von seinem Nachbarglied der Gruppe getrennt, und die Glieder von jeder Gruppe sind über die Übertragungsfunktion gleichmäßig verbreitet.
  • Die Übertragungsfunktions-Morphing-Sektion 22 von 18 umfaßt einen Gruppenfreigabedecodierer 8 und acht Segmentgruppen 300 bis 307 . Die Übertragungsfunktions-Morphing-Sektion 22 hat Eingänge zum Empfangen des binären Sieben-Bit-Eingangswortes D1-Dm, eines Vier-Bit-Signals "local_en" und eines Drei-Bit-Signals "global en". Das Signal "local_en" und ein Drei-Bit-Signal "global_en" bilden gemeinsam das Morphing-Steuersignal M, das oben unter Bezugnahme auf 8 beschrieben ist. Jede Segmentgruppe 30 gibt 16 der 128 thermometercodierten Ausgaben T1–Tn aus. Der Gruppenfreigabedecodierer 8 hat einen Eingang zum Empfangen des Signals globalen und einen Ausgang zum Ausgeben eines 8-Bit-Signals group_en. Jede Segmentgruppe 30 hat einen Eingang zum Empfangen eines vorbestimmten von den Bits des 8-Bit-Signals group_en, einen Eingang zum Empfangen des Signals local_en und einen Eingang zum Empfangen des binären Eingangsdatenwortes D1-Dm.
  • Das Signal local_en und die Signale global en werden in jedem Konvertierungszyklus durch die Morphing-Steuersektion 24 erzeugt, die in 8 gezeigt ist. Das Signal global en ist eine 3-Bit-Zufallszahl, die eine der acht Segmentgruppen 300 bis 307 selektiert, damit ihre Segmentglieder bei jenem besonderen Konvertierungszyklus ausgetauscht werden. Die Segmente in allen nichtselektierten Segmentgruppen behalten ihre Segmentordnung von dem vorherigen Zyklus bei. Der Gruppenfreigabedecodierer 40 decodiert dieses Drei-Bit-Signal global_en, um ein 1-von-N Acht-Bit-Signal group_en zu erzeugen, wobei jeweils ein verschiedenes der Bits von group_en bei jedem verschiedenen Wert des Drei-Bit-Signals global_en auf 1 gesetzt wird (alle übrigen Bits von group_en werden auf 0 gesetzt). Die acht Bits des Signals group_en werden jeweilig auf verschiedene der acht Segmentgruppen 300 bis 307 angewendet.
  • Das Signal local_en, das durch die Morphing-Steuersektion 24 erzeugt wird, ist eine Vier-Bit-Zufallszahl, die eine von 15 möglichen Segmentaustauschoperationen selektiert, die an Segmenten in der Segmentgruppe 30 auszuführen ist, die in jenem Konvertierungszyklus selektiert wurde. Da das Signal local_en 16 verschiedene Zustände hat, selektieren zwei von ihnen dieselbe von den 15 möglichen Segmentaustauschoperationen. Dies wird unten eingehender beschrieben.
  • 19 zeigt die Struktur der Segmentgruppen 300 bis 307 eingehender. Jede Segmentgruppe 30 umfaßt 16 Segment decodierer 340 bis 3415 und einen einzelnen Gruppendecodierer 32, der von allen Segmentdecodierern 340 bis 3415 gemeinsam genutzt wird. Der Gruppendecodierer 32 hat Eingänge zum Empfangen der Signale local_en und group_en, die oben beschrieben sind, und einen Eingang zum Empfangen der drei niedrigstwertigen Bits des binären Dateneingangswortes D1-Dm. Der Gruppendecodierer 32 hat auch einen Eingang zum Empfangen eines Drei-Bit-Signals group_id, welches die drei niedrigstwertigen Bits des lokalen ID von allen 16 Segmenten in der Gruppe darstellt. Der Gruppendecodierer 32 hat auch einen Einzelbitausgang "comp" und einen 30-Bit-Ausgang morph_id_bus. Jeder Segmentdecodierer 34 hat einen Eingang zum Empfangen der vier höchstwertigen Bits des binären Dateneingangswortes D1-Dm, weitere Eingänge zum Empfangen des Signals comp und der selektierten Bits des Signals morph_id_bus, die von dem Gruppendecodierer 32 ausgegeben werden, und einen Einzelbitausgang, an dem eines der thermometercodierten Ausgangssignale T ausgegeben wird.
  • Unter Bezugnahme auf 20 bis 22 werden nun die Struktur und Operation des Gruppendecodierers 32 und der Segmentdecodierer 34 eingehender beschrieben. Der Gruppendecodierer 32 umfaßt einen LSB-Decodierer 321, der in 21(A) eingehender gezeigt ist, und einen Morphing-Signal-Decodierer 325, der in 21(B) eingehender gezeigt ist. Der LSB-Decodierer 321 umfaßt einen Komparator 322 und eine Verriegelung 323, während der Morphing-Signal-Decodierer 325 einen Austauschselektor 326 und ein Satz von D-Typ-Flipflops 327 umfaßt. Jeder Segmentdecodierer 34 umfaßt einen Komparator 342 und eine Verriegelung 344.
  • Der Komparator 322 in dem LSB-Decodierer 321 vergleicht die drei niedrigstwertigen Bits des binären Eingangswortes D1-Dm mit dem einzigartigen Drei-Bit-Gruppen-ID "group_id" für jene Gruppe. Das Resultat dieses Vergleichs wird durch die Verriegelung 323 verriegelt und als Signal "comp" ausgegeben und an den Komparator 342 in jedem der Segmentdecodierer 340 bis 3415 übergeben. Der Komparator 342 in dem Segmentdecodierer 34 führt dann eine ähnliche Operation an den höchstwertigen Bits aus, wobei die vier höchstwertigen Bits des binären Eingangswortes D1-Dm mit den vier Bits von "morph_id" für jenes Segment unter Verwendung des Resultates "comp" des Vergleichs der niedrigstwertigen Bits verglichen werden. Das Resultat des Vergleichs, der in einem Segmentdecodierer 34 ausgeführt wurde, stellt das thermometercodierte Ausgangssignal T dar, das den Differenzschalter 4 für jenes Segment steuert.
  • Bei dem oben unter Bezugnahme auf 12 beschriebenen Beispiel, bei dem die Segmente nicht in Gruppen geteilt waren, verglich der Komparator 126 in jedem der lokalen Decodierer 124 alle m Bits des binären Eingangswortes D1-Dm mit allen m Bits des Signals morph_id. Bei diesem Beispiel werden die Operationen, die durch den lokalen Decodierer ausgeführt werden, gesplittet in Operationen an den niedrigstwertigen Bits, die durch den LSB-Decodierer 321 in dem Gruppendecodierer 32 ausgeführt werden, und in Operationen an den höchstwertigen Bits, die durch den Segmentdecodierer 34 ausgeführt werden. Der LSB-Decodierer 321 nutzt nur die drei niedrigstwertigen Bits des binären Eingangswortes D1-Dm und die drei niedrigstwertigen Bits (group_id) des Segment-ID. Der Segmentdecodierer 34 nutzt die vier höchstwertigen Bits des binären Eingangswortes D1-Dm und die vier höchstwertigen Bits (morph_id) des Segment-ID. Ein Übertragsbit "comp" muß von dem Komparator der niedrigstwertigen Bits 322 dem Komparator der höchstwertigen Bits 342 mitgeteilt werden.
  • Es wird als vorteilhaft empfunden, daß dieser zweistufige Vergleichsprozeß nicht unbedingt erforderlich ist. Die Anordnung könnte auch so sein, daß ein einzelner Sieben-Bit-Vergleich bei jedem Segment ausgeführt wird, wobei die vier höchstwertigen Bits aus den Bits von morph_id gebildet sind und die drei niedrigstwertigen Bits aus den Bits von group_id gebildet sind, und zwar gemeinsam bei allen Segmenten in einer Gruppe. Es ist jedoch vorzuziehen, daß ein zweistufiger Prozeß zum Einsatz kommt, da die Schaltungsanordnung für den Vergleich der drei niedrigstwertigen Bits von allen Segmenten in einer Gruppe gemeinsam genutzt werden kann, wodurch nur ein Vier-Bit-Komparator in jedem der Segmentdecodierer vorgesehen sein muß. Zusätzlich gestattet ein zweistufiger Prozeß die Ausführung der Operationen durch den lokalen Decodierer im Pipeline-Verfahren, wobei Operationen von einem Konvertierungszyklus mit Operationen von einem benachbarten Zyklus überlappt sind, wie es in unserer gleichzeitig anhängigen europäischen Patentveröffentlichung Nr. EP-A-1100203 eingehend diskutiert wird.
  • Der Prozeß zum Erzeugen der vier höchstwertigen Bits von jedem Segment-ID (oder morph_id) wird nun unter Bezugnahme auf 21(B), 23 und 24 beschrieben. Das Signal local_en, das durch den Morphing-Signal-Decodierer 325 von der Morphing-Steuersektion 24 empfangen wird, ist, wie oben erwähnt, eine Vier-Bit-Zufallszahl, die eine von 15 möglichen Segmentaustauschoperationen selektiert, die an Segmenten in der Segmentgruppe 30 ausgeführt wird, die in jenem Konvertierungszyklus durch das Zufallsgruppenselektionssignal group_en selektiert wurde. Bei dem oben unter Bezugnahme auf 12 beschriebenen Beispiel, bei dem nur 8 Segmente in einer Gruppe waren, wurde eine von sieben möglichen Austauschoperationen per Zufall durch eine Drei-Bit-Zufallszahl gewählt und durch Austauschen des Binärzustandes von einem der Bits eines Sieben-Bit-Mastercodes erreicht. Eine Funktion, die dem äquivalent ist, wird bei dem vorlie genden Beispiel durch den Morphing-Signal-Decodierer 325 ausgeführt.
  • In diesem Fall sind 16 Segmente in einer Gruppe, die ein Vier-Bit-Signal morph_id braucht. Falls der Austausch durch das Austauschen des Binärzustandes von einem der Bits B3, B2, B1 und B0 eines Vier-Bit-Mastercodes bewirkt wird, würden dann die folgenden Austauschvorgänge stattfinden:
    B0: (02468ACE) <=> (13579BDF)
    B1: (014589CD) <=> (2367ABEF)
    B2: (012389AB) <=> (4567CDEF)
    B3: (01234567) <=> (89ABCDEF)
  • Hier werden die Glieder von jeder Gruppe in Hexadezimaldarstellung als Glieder 0, 1, 2, ..., 9, A, B, C, D, E, F bezeichnet. Zum Beispiel ist in der Gruppe 0 das Glied 0 das Segment 0, ist das Glied 1 das Segment 8, ist das Glied E das Segment 112 und ist das Glied F das Segment 120.
  • Die Gesamtdistanz, die durch die Glieder innerhalb einer Gruppe bei jedem der obigen Austauschvorgänge zurückgelegt wird, beläuft sich auf 16, 32, 64 und 128 bei den Austauschvorgängen B0, B1, B2 bzw. B3. Da jedes Glied einer Gruppe tatsächlich durch 8 Segmente von einem Nachbarglied getrennt ist, stellt dies eine durchschnittliche effektive Gesamtbewegung (einen SCP) von 128 (n), 256 (2n), 512 (4n) bzw. 1024 (8n) Segmenten dar. Um die Gesamtveränderung zu begrenzen, die bei der Übertragungsfunktion bewirkt wird, werden die obigen Veränderungen auf ähnliche Weise wie oben beschrieben in die folgenden Unterauswahlvarianten gesplittet:
    B0: (02468ACE) <=> (13579BDF)
    B1a: (048C) <=> (26AE)
    B1b: (159D) <=> (37BF)
    B2a: (08) <=> (4C)
    B2b: (19) <=> (5D)
    B2c: (2A) <=> (6E)
    B2d: (3B) <=> (7F)
    B3a: (0) <=> (8)
    B3b: (1) <=> (9)
    B3c: (2) <=> (A)
    B3d: (3) <=> (B)
    B3e: (4) <=> (C)
    B3f: (5) <=> (D)
    B3g: (6) <=> (E)
    B3h: (7) <=> (F)
  • Die Gesamtveränderung bei jeder dieser Auswahlvarianten ist eine Bewegung von 16 Gliedern. Da jedes Glied durch 8 Segmente getrennt ist, beträgt die effektive Gesamtbewegung (der SCP) bei jeder Veränderung 16 × 8 Segmente, d. h. 128 Segmente. Damit ist in diesem Fall der durchschnittliche SCP pro Zyklus auf n begrenzt.
  • Der oben beschriebene Mastercode, der in jedem Konvertierungszyklus aktualisiert wird, wird bei diesem Beispiel dargestellt durch die 15 Q-Ausgänge des Satzes von 15 D-Typ-Flipflops 327 in 21(B). Die 15 Q-Ausgänge bilden zusammen mit den 15 Q-Ausgängen das 30-Bit-Signal morph_id_bus, welches den Segmentdecodierern 34 zugeführt wird. Jeder Segmentdecodierer nutzt einen einzigartigen Satz von vier Bits von dem Signal morph_id_bus, um sein eigenes Vier_Bit_Signal morph_id zu bilden, wie es in der Tabelle von 23 zusammengefaßt ist.
  • Das Vier-Bit-Signal local_en selektiert eine von den obigen 15 Austauschoperationen, die in einem besonderen Konvertierungszyklus vorzunehmen ist. Der Austausch wird nur vollzogen, falls das Signal group_en für jene besondere Gruppe in jenem Zyklus hoch ist. Da das Signal local_en 16 verschiedene Zustände hat, selektieren zwei von ihnen die selbe von den 15 möglichen Segmentaustauschoperationen. Der Austauschselektor 326 in dem Morphing-Signal-Decodierer 325 erzeugt ein 1-von-N 15-Bit-Zwischendecodiersignal gemäß der in 24 gezeigten Tabelle, wobei das hohe Bit eines der Bits selektiert, das auszutauschen ist. Bei diesem Beispiel wird der Austausch "B0" für local_en-Werte von sowohl 0000 als auch 0001 aktiviert. Es erfolgt kein Austausch, wenn group_en auf 0 gesetzt ist.
  • Die Q-Ausgänge des Satzes von D-Typ-Flipflops 327 werden als jeweilige D-Eingänge zu den Flipflops zurückgeführt. Dies bewirkt, daß die Ausgänge immer dann kippen, wenn das Flipflop getaktet wird. Da durch die Zwischendecodiersignale jedoch nur ein Flipflop freigegeben wird, wird nur ein Bit des 15-Bit-Mastercodes in jedem Konvertierungszyklus gekippt.
  • Bei 16 Gruppen von 8 möglichen Austauschoperationen (oder äquivalent 8 Gruppen mit 16 möglichen Austauschoperationen) wird ein Intervall von (durchschnittlich) 128 Taktzyklen für die Wiederholung eines gegebenen Austauschs benötigt. Dies hat den Effekt, daß jede Verzerrungskomponente in ein Rauschen umgewandelt wird, das sich über ein Band von etwa ±(FCLK/128) verbreitet, so daß jedes Rauschband bei 624 Ms/s etwa 10 MHz (oder ±5 MHz) breit ist. Durch zweckmäßiges Auswählen von FCLK und dem durchschnittlichen Austauschwiederholungsintervall können die Rauschbänder, die an jeder Verzerrungskomponente zentriert sind, größenmäßig begrenzt werden, so daß sie sich nicht in das gewünschte Signalband erstrecken.
  • In einer Ausführungsform ist die Rauschverbreitung tatsächlich halb so groß, so daß jedes Rauschband bei 624 Ms/s ungefähr 5 MHz (oder ±2,5 MHz) breit ist. Dies wird erreicht, weil der DAC mit zwei Blöcken von Decodiererschal tungsanordnungen versehen ist, von denen einer ein "ungerader" Block ist, der verwendet wird, um das Eingangssignal in ungeradzahligen Konvertierungszyklen zu decodieren, und der andere ein "gerader" Block ist, der verwendet wird, um das Eingangssignal in geradzahligen Konvertierungszyklen zu decodieren. Somit wird jeder "ungerade" und "gerade" Block mit der halben DAC-Aktualisierungsrate getaktet, wie es in unserer gleichzeitig anhängigen Patentveröffentlichung des Vereinigten Königreichs Nr. GB-A-2356301 eingehender beschrieben ist.
  • Falls derselbe Satz von Übertragungsfunktionen nach jeweils 16 Zyklen wiederholt wird, wie oben in bezug auf die Verwendung eines Gray-Code-Aktualisierungsverfahrens erwähnt, hat dies den Effekt, daß diskrete Seitenbänder mit einem Abstand von (FCLK/16) erzeugt werden. Falls sich der Satz von Übertragungsfunktionen jedoch auch verändert, verbreitet sich dann das Rauschen über ungefähr diese Bandbreite. Falls die Ausbreitung der Rauschbandbreite zu groß ist, kann dann die Rate, mit der Segmente ausgetauscht werden, reduziert werden, so daß das Morphing langsamer erfolgt. Die Segmentordnung muß nicht in jedem Zyklus verändert werden, so daß in manchen Zyklen (z. B. in alternierenden Zyklen) die Anordnung so sein kann, daß keine Veränderung der Segmentordnung erfolgt.
  • Die Wahl, 8 Gruppen mit 16 Segmenten anstelle von 16 Gruppen mit 8 Segmenten zu verwenden, wird teilweise nach Layout-Überlegungen entschieden. Jede Gruppe ist als Reihe von 16 Gliedern angeordnet, mit der Gruppenlogik an einem Ende. Da der gesamte Block wegen der "ungeraden" und "geraden" Logik dupliziert wird, beläuft sich dieses Layout auf ein 16 × 16-Array, mit der gemeinsamen Logik zwischen den zwei Gruppen. Jedes Glied (lokaler Decodierer, etwa 200 Gatter) ist ungefähr quadratisch (da dies die beste Form zum Mini mieren der Zwischenverbindung ist), so daß das Layout der obersten Ebene ungefähr quadratisch ist.
  • Die oben beschriebene Morphing-Technik kann auch in Kombination mit der Segmentrotationstechnik verwendet werden, die in unserer gleichzeitig anhängigen europäischen Patentveröffentlichung Nr. EP-A-1100203 eingehend beschrieben ist, deren gesamter Inhalt hierin durch Bezugnahme inkorporiert ist.
  • Bei der Rotationstechnik werden, wie in 25(A) bis (C) schematisch gezeigt, die Segmente in jedem Konvertierungszyklus um eine gewisse Anzahl r von Segmenten (Rotationsbetrag) rotiert. Zum Beispiel ist die Segmentordnung von 25(A) um einen Betrag r von drei Segmenten rotiert worden, wobei die Segmente von dem Ende an den Anfang zurückgeführt werden. Eine weitere Rotation um drei Segmente ergibt eine Segmentordnung wie jene, die in 25(C) gezeigt ist. Dies hat den Effekt, daß die Startposition bei der Übertragungsfunktion verschoben wird, ohne tatsächlich die Form der Übertragungsfunktion zu ändern.
  • Die Vorrichtung zur Segmentrotation kann ohne weiteres in der oben unter Bezugnahme auf 18 bis 24 beschriebenen Morphing-Schaltungsanordnung aufgenommen werden, indem in jedem Konvertierungszyklus ein Rotationsbetrag r zu dem vollständigen lokalen ID des Segmentes hinzugefügt wird, das aus einer Kombination aus dem group_id und dem morph_id gebildet ist, das dem Segment zugeordnet ist. Dies kann erreicht werden, indem die drei niedrigstwertigen Bits des Rotationsbetrages r zu dem group_id-Wert hinzugefügt werden, bevor die Vergleichsoperation durch den Komparator 322 in dem LSB-Decodierer 325 des Gruppendecodierers 32 ausgeführt wird, und die vier höchstwertigen Bits des Rotationsbetrages r zu dem morph_id-Wert vor dem Vergleich durch den Komparator 342 in den Segmentdecodierern 34 hinzugefügt werden. Das Übertragsbit von dem Addierer der niedrigstwertigen Bits würde auch dem Addierer der höchstwertigen Bits mitgeteilt.
  • Wenn das Morphing in Kombination mit der Rotation angewendet wird, entfernt das Morphing die Abweichung von Vorrichtung zu Vorrichtung, die nach der Rotation noch vorhanden ist, und entfernt auch die diskreten Töne in dem Spektrum, die durch die Rotation verursacht wurden. Dies erforderte früher den Einsatz der Zufallsverbreitung des Rotationsbetrages, die nun nicht mehr nötig ist, wenn das Morphing zum Einsatz kommt, obwohl diese dennoch verwendet werden kann, um die Sanftheit des Grundrauschens zu verbessern.
  • Wenn beispielsweise ein GSM-Kommunikationssystem betrachtet wird, wo die Kanäle um 100–200 kHz getrennt sind, ist es wünschenswert, das Rauschen auf wenigstens die Breite eines Kanals zu verbreiten. Die Verbreitung sollte auch klein genug sein, daß sich die Verzerrungskomponenten, die durch die Rotation erzeugt werden, von ihren beabsichtigten Positionen nicht signifikant entfernt ausbreiten, die typischerweise wenigstens 5 MHz von dem Band von Interesse entfernt sind. Die durch Morphing bewirkte Verbreitung liegt typischerweise in der Größenordnung von ±2,5 MHz, so daß sich die Rotationskomponenten nicht in das Band von Interesse verbreiten.
  • Es wird als vorteilhaft empfunden, daß die vorliegende Erfindung auch auf eine Mischsignalschaltungsanordnung anwendbar ist, die kein Differenzausgangssignal erzeugt. Anstelle des Umschaltens ihres Stromes von einer Leitung auf eine andere kann jedes Segment seinen Strom einfach ein- oder ausschalten oder seine Größe in irgendeiner Weise gemäß dem digitalen Eingangssignal verändern.

Claims (29)

  1. Mischsignalschaltungsanordnung, die operativ ist, um eine Serie von Operationszyklen auszuführen, mit: n Schaltungsanordnungssegmenten (21 , 41 bis 2n , 4n ), die zusammen ein analoges Ausgangssignal (IA – IB) hervorbringen; und einem Steuersignalerzeugungsmittel (22), das in jedem genannten Zyklus betriebsfähig ist, um in Abhängigkeit von einem digitalen Eingangssignal (D1-Dm) einen Satz von n Segmentsteuersignalen (T1–Tn) zur Anwendung auf jeweilige der genannten Segmente zu erzeugen, um das hervorgebrachte analoge Ausgangssignal zu beeinflussen; gekennzeichnet durch ein Morphing-Mittel (24), zum Bewirken, daß die n Segmentsteuersignale auf die n Segmente in wenigstens zwei verschiedenen Ordnungen zu jeweiligen verschiedenen Zeiten angewendet werden, wobei die Ordnungen so sind, daß sich wenigstens eine Ordnung von der nächsten Ordnung durch mehr als eine Startordinalposition unter den Segmenten unterscheidet und daß die Veränderungen der Ordinalposition der Segmente, die durch die Veränderungen der Anwendungsordnung der Segmentsteuersignale herbeigeführt werden, in der Zahl und/oder der Größe bezüglich der Anzahl n von Segmenten begrenzt sind.
  2. Schaltungsanordnung nach Anspruch 1, bei der es bei jeder Ordnungsveränderung wenigstens ein Segment gibt, dessen Ordinalposition nicht verändert wird.
  3. Schaltungsanordnung nach Anspruch 1, bei der bei jeder Ordnungsveränderung bei wenigstens n/16 Segmenten die Ordinalposition nicht verändert wird.
  4. Schaltungsanordnung nach Anspruch 1, bei der bei jeder Ordnungsveränderung bei höchstens n/2 Segmenten die Ordinalposition verändert wird.
  5. Schaltungsanordnung nach Anspruch 1, bei der bei jeder Ordnungsveränderung bei höchstens einem Paar von Segmenten die Ordinalposition verändert wird.
  6. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und die jeweiligen Segmentveränderungsparameter, die den Ordnungsveränderungen zugeordnet sind, jeweils kleiner als n2/4 sind.
  7. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 5, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und die jeweiligen Segmentveränderungsparameter, die den Ordnungsveränderungen zugeordnet sind, jeweils kleiner gleich 16n sind.
  8. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 5, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhan den, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und die jeweiligen Segmentveränderungsparameter, die den Ordnungsveränderungen zugeordnet sind, jeweils kleiner als 2n sind.
  9. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 8, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und ein Durchschnittswert des Segmentveränderungsparameters pro Zyklus kleiner als n2/64 ist.
  10. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 8, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und ein Durchschnittswert des Segmentveränderungsparameters pro Zyklus kleiner als 16n ist.
  11. Schaltungsanordnung nach irgendeinem der Ansprüche 1 bis 8, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und ein Durchschnittswert des Segmentveränderungsparameters pro Zyklus kleiner als 2n ist.
  12. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der jede Veränderung von einer Ordnung in die nächste einen zugeordneten Segmentveränderungsparameter (SCP) hat, der berechnet wird, indem bei allen n Segmenten die jeweiligen Ordinalpositionsveränderungen, falls vorhanden, die durch die betreffende Ordnungsveränderung herbeigeführt werden, summiert werden, und eine Differenz zwischen jeweiligen minimalen und maximalen Werten des Segmentveränderungsparameters bezüglich der Anzahl n von Segmenten begrenzt ist.
  13. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der das Morphing-Mittel betriebsfähig ist, um zu bewirken, daß die Anwendungsordnung der Segmentsteuersignale auf die Segmente in jeweils einem Zyklus aus einer Vielzahl von vorbestimmten verfügbaren Ordnungen selektiert wird.
  14. Schaltungsanordnung nach Anspruch 13, bei der eine Gesamtanzahl der vorbestimmten verfügbaren Ordnungen größer als 4 ist.
  15. Schaltungsanordnung nach Anspruch 13, bei der eine Gesamtanzahl der vorbestimmten verfügbaren Ordnungen größer gleich der Anzahl n von Segmenten ist.
  16. Schaltungsanordnung nach Anspruch 13, 14 oder 15, bei der jede einzelne der vorbestimmten verfügbaren Ordnungen auf zufälliger oder pseudozufälliger Basis selektiert wird.
  17. Schaltungsanordnung nach irgendeinem der Ansprüche 13 bis 15, bei der bewirkt wird, daß Ordnungsveränderungen, die insgesamt begrenztere Veränderungen der Ordinalposition einschließen, durchschnittlich häufiger auftreten als Ordnungsveränderungen, die insgesamt größere Veränderungen der Ordinalposition einschließen.
  18. Schaltungsanordnung nach irgendeinem der Ansprüche 13 bis 16, bei der die vorbestimmten verfügbaren Ordnungen so sind, daß alle Ordnungsveränderungen ungefähr insgesamt dieselben Veränderungen der Ordinalposition einschließen, und bewirkt wird, daß alle Ordnungsveränderungen im Durchschnitt mit ungefähr derselben Häufigkeit stattfinden.
  19. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der die Ordnungsveränderungen das Austauschen der jeweiligen Ordinalpositionen von Segmenten einschließen, die zu einem oder mehreren im voraus selektierten Paaren von Segmenten gehören.
  20. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der ein durchschnittliches Zeitintervall zwischen Wiederholungen einer gegebenen Ordnungsveränderung wenigstens 0,1 μs beträgt.
  21. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, bei der das Morphing-Mittel betriebsfähig ist, um die n Segmente in m Gruppen von Segmenten zu unterteilen, wobei m ≥ 2 ist, und betriebsfähig ist, um die Ordinalpositionen von Segmenten zu verändern, die zu derselben Gruppe gehören.
  22. Schaltungsanordnung nach Anspruch 21, bei der Veränderungen der Ordinalposition durch das Morphing-Mittel in m – 1 oder weniger von den m Gruppen zu jeweils einer Zeit zugelassen werden.
  23. Schaltungsanordnung nach Anspruch 21, bei der Veränderungen der Ordinalposition durch das Morphing-Mittel nur in einer Gruppe zu jeweils einer Zeit zugelassen werden.
  24. Schaltungsanordnung nach Anspruch 21, 22 oder 23, bei der n = 128 und m = 8 oder 16 ist.
  25. Schaltungsanordnung nach irgendeinem der Ansprüche 21 bis 24, bei der die Ordinalpositionen von Segmenten, die zu derselben Gruppe gehören, über den Bereich von n möglichen Ordinalpositionen verbreitet sind.
  26. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, mit einer Decodiererschaltung (124), die jedem Segment entspricht und zum Empfangen des digitalen Eingangssignals und eines ID-Signals (M) verbunden ist und betriebsfähig ist, um einen logischen Zustand des Segmentsteuersignals, das auf ihr entsprechendes Segment angewendet wird, in Abhängigkeit von dem Resultat eines Vergleichs zwischen dem digitalen Eingangssignal und dem ID-Signal festzulegen; wobei das Morphing-Mittel betriebsfähig ist, um zu bewirken, daß sich die jeweiligen ID-Signale, die durch die Decodiererschaltungen von verschiedenen Segmenten empfangen werden, verändern, um die Ordnungsveränderungen herbeizuführen.
  27. Schaltungsanordnung nach Anspruch 26, in Verbindung mit irgendeinem der Ansprüche 21 bis 25, bei der Teile (32) der Decodiererschaltungen, die Segmenten entsprechen, die zu derselben Gruppe von Segmenten gehören, gemeinsam genutzt werden.
  28. Schaltungsanordnung nach irgendeinem vorhergehenden Anspruch, ferner mit einem Segmentrotationsmittel, das in jedem genannten Zyklus betriebsfähig ist, um die Ordinalpositionen um r Segmente im Vergleich zu dem vorherigen Zyklus zu rotieren, wobei r ein Rotationsbetrag ist, der für den betreffenden Zyklus festgelegt wird.
  29. Rauschformungsverfahren, zur Verwendung in einer Mischsignalschaltungsanordnung, die operativ ist, um eine Serie von Operationszyklen auszuführen, und n Schaltungsanordnungssegmente (21 , 41 bis 2n , 4n ) umfaßt, die zusammen ein analoges Ausgangssignal (IA – IB) hervorbringen, welches Verfahren umfaßt: Erzeugen, in jedem genannten Zyklus, in Abhängigkeit von einem digitalen Eingangssignal (D1-Dm), eines Satzes von n Segmentsteuersignalen (T1–Tn) zur Anwendung auf jeweilige der genannten Segmente, um das hervorgebrachte analoge Ausgangssignal zu beeinflussen; gekennzeichnet durch Bewirken dessen, daß die n Segmentsteuersignale auf die n Segmente in wenigstens zwei verschiedenen Ordnungen zu jeweiligen verschiedenen Zeiten angewendet werden, wobei die Ordnungen so sind, daß sich wenigstens eine Ordnung von der nächsten Ordnung durch mehr als eine Startordinalposition unter den Segmenten unterscheidet und daß die Veränderungen der Ordinalposition der Segmente, die durch die Veränderungen der Anwendungsordnung der Segmentsteuersignale herbeigeführt werden, in der Zahl und/oder der Größe bezüglich der Anzahl n von Segmenten begrenzt sind.
DE60119476T 2000-10-26 2001-09-11 Segmentierte Schaltungsanordnung Expired - Lifetime DE60119476T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP00309413 2000-10-26
EP00309413A EP1100203B1 (de) 1999-11-10 2000-10-26 Rauschformung in segmentierten Schaltungen für gemischte Signalen
GB0101307A GB0101307D0 (en) 2000-10-26 2001-01-18 Segmented circuitry
GB0101307 2001-01-18

Publications (2)

Publication Number Publication Date
DE60119476D1 DE60119476D1 (de) 2006-06-14
DE60119476T2 true DE60119476T2 (de) 2006-11-23

Family

ID=26073344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60119476T Expired - Lifetime DE60119476T2 (de) 2000-10-26 2001-09-11 Segmentierte Schaltungsanordnung

Country Status (5)

Country Link
US (1) US6496129B2 (de)
JP (3) JP3902434B2 (de)
KR (1) KR100770226B1 (de)
CN (1) CN1320764C (de)
DE (1) DE60119476T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1614219B1 (de) 2002-04-02 2008-04-09 Telefonaktiebolaget LM Ericsson (publ) Komparator-offsetkallibration für a/d-umsetzer
WO2005002058A1 (en) * 2003-06-27 2005-01-06 Koninklijke Philips Electronics N.V. A current steering d/a converter with reduced dynamic non-linearities
US7193548B2 (en) * 2004-01-30 2007-03-20 Hrl Laboratories, Llc Switching arrangement and DAC mismatch shaper using the same
US6927714B1 (en) * 2004-03-31 2005-08-09 Maxim Integrated Products, Inc. Current steering digital-to-analog (DAC) converter with improved dynamic performance
US7271748B2 (en) 2004-09-13 2007-09-18 Texas Instruments Incorporated System and method for providing a thermometer coded output filter
US20070126616A1 (en) * 2005-12-07 2007-06-07 Min Hyung Cho Dynamically linearized digital-to-analog converter
CN101542909B (zh) 2006-05-21 2012-05-30 株式会社特瑞君思半导体 数字模拟变换装置
JP4155588B2 (ja) 2006-05-31 2008-09-24 株式会社東芝 デジタル/アナログ変換器および送信機
EP2184859A1 (de) * 2007-08-28 2010-05-12 Panasonic Corporation A/d-wandler, differenzialschalter, integrierte halbleiterschaltung, videogerät und kommunikationsgerät
JP5552614B2 (ja) 2008-06-16 2014-07-16 株式会社 Trigence Semiconductor デジタルスピーカー駆動装置,デジタルスピーカー装置,アクチュエータ,平面ディスプレイ装置及び携帯電子機器
CN101388865B (zh) * 2008-10-29 2011-08-03 四川和芯微电子股份有限公司 一种优化高速数据接口输出波形的电流分段电路
US7999620B2 (en) * 2008-12-12 2011-08-16 Analog Devices, Inc. Amplifier with dither
JP4878056B2 (ja) * 2009-06-04 2012-02-15 日本電信電話株式会社 ディジタル/アナログ変換器およびその回路実装方法
EP2391014B1 (de) * 2009-12-09 2017-12-27 Trigence Semiconductor, Inc. Auswahlvorrichtung
CN103096217B (zh) 2009-12-16 2016-09-28 株式会社特瑞君思半导体 音响系统
CN102118169B (zh) * 2010-04-19 2012-05-09 复旦大学 一种数模转换器
CN101986721B (zh) * 2010-10-22 2014-07-09 苏州上声电子有限公司 全数字式扬声器装置
CN102522988B (zh) * 2011-12-30 2014-06-04 清华大学 对称电流源阵列的开关序列的生成方法、装置及其应用
CN102522993B (zh) * 2011-12-30 2014-06-04 清华大学 非对称电流源阵列的开关序列的生成方法、装置及其应用
US9094042B2 (en) * 2013-08-09 2015-07-28 Silicon Laboratories Inc. DAC current source matrix patterns with gradient error cancellation
CN103684452B (zh) * 2013-12-17 2017-01-04 华为技术有限公司 一种动态单元匹配的方法和装置
CN105099458B (zh) * 2014-05-09 2018-06-29 中芯国际集成电路制造(上海)有限公司 温度计译码器
CN107871190B (zh) * 2016-09-23 2021-12-14 阿里巴巴集团控股有限公司 一种业务指标监控方法及装置
JP7099904B2 (ja) * 2018-08-21 2022-07-12 株式会社メガチップス デコーダ回路およびデコーダ回路の設計方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3771408D1 (de) 1986-07-21 1991-08-22 Itt Ind Gmbh Deutsche Monolithisch integrierter digital/analog-wandler.
US4812818A (en) * 1987-02-24 1989-03-14 Brooktree Corporation Digital-to-analog converter
DE3778554D1 (de) 1987-12-10 1992-05-27 Itt Ind Gmbh Deutsche Digital/analog-wandler mit zyklischer ansteuerung von stromquellen.
GB8803627D0 (en) * 1988-02-17 1988-03-16 Data Conversion Systems Ltd Digital to analogue converter
US5319370A (en) 1992-08-31 1994-06-07 Crystal Semiconductor, Inc. Analog-to-digital converter with a continuously calibrated voltage reference
US5305004A (en) * 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
JP3469326B2 (ja) * 1994-08-16 2003-11-25 バー−ブラウン・コーポレーション デジタル−アナログ変換器
GB2296398B (en) 1994-12-22 1998-03-25 Motorola Inc Noise cancellation circuit and method
US5646619A (en) * 1995-04-26 1997-07-08 Lucent Technologies Inc. Self-calibrating high speed D/A converter
US5793231A (en) * 1997-04-18 1998-08-11 Northern Telecom Limited Current memory cell having bipolar transistor configured as a current source and using field effect transistor (FET) for current trimming
JP3771006B2 (ja) 1997-07-09 2006-04-26 株式会社ルネサステクノロジ D/aコンバータ
US5949362A (en) * 1997-08-22 1999-09-07 Harris Corporation Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
FI103617B (fi) * 1997-09-01 1999-07-30 Nokia Mobile Phones Ltd Kanavatransistorit
GB2368209B (en) 1998-01-08 2002-06-12 Fujitsu Ltd Cell array circuitry
DE60030599T2 (de) * 1999-11-10 2006-12-21 Fujitsu Ltd., Kawasaki Rauschformung in segmentierten Schaltungen für gemischte Signale
GB2356301B (en) 1999-11-10 2003-09-10 Fujitsu Ltd Data multiplexing in mixed-signal circuitry
GB2356304B (en) 1999-11-10 2003-11-19 Fujitsu Ltd Switch driver circuitry

Also Published As

Publication number Publication date
JP4326556B2 (ja) 2009-09-09
JP4243287B2 (ja) 2009-03-25
JP2007028690A (ja) 2007-02-01
JP2006304372A (ja) 2006-11-02
CN1351422A (zh) 2002-05-29
DE60119476D1 (de) 2006-06-14
JP3902434B2 (ja) 2007-04-04
US6496129B2 (en) 2002-12-17
KR100770226B1 (ko) 2007-10-26
US20020084925A1 (en) 2002-07-04
JP2002164789A (ja) 2002-06-07
CN1320764C (zh) 2007-06-06
KR20020032387A (ko) 2002-05-03

Similar Documents

Publication Publication Date Title
DE60119476T2 (de) Segmentierte Schaltungsanordnung
DE69836782T2 (de) Digital-Analog-Wandler mit einer Stromquellenmatriz mit verbesserter Linearität und dazu gehörige Verfahren
DE102008048901B4 (de) Integrierte Schaltung mit einer Vielzahl von Multibit-Digital-Analog-Wandlern, Sigma-Delta-Modulatorschaltung und Verfahren zur Kalibrierung einer Vielzahl von Multibit-Digital-Analog-Wandlern
DE4003758C2 (de) Schaltungsanordnung zum Mindern der Auswirkungen falsch angepaßter Impedanzelemente
DE60117827T2 (de) Verfahren und gerät zur formung der fehlanpassung eines überabgetasteten wandlers
DE69933712T2 (de) Stromzellenanordnung
DE19958049B4 (de) Transkonduktor und Strommodus D/A-Wandler
DE60118939T2 (de) Verfahren und gerät zur anwendung in systemen mit geschalteten kapazitäten
EP0253950B1 (de) Monolithisch integrierter Digital/Analog-Wandler
DE3202789C2 (de)
DE19748272C2 (de) Bipolarer elementenmittelnder Digital-Analog-Wandler
DE60028262T2 (de) Schaltkreis zur digitalen Signalerregung
DE2753616A1 (de) Verfahren und einrichtung zum umsetzen von impulskodemodulierter information in einen impulsdichtekode
DE10139488C1 (de) Analog/Digital-Wandler
DE60307039T2 (de) Hochauflösender Digital Analog Wandler mit geringem Leistungsverbrauch
DE602004011581T2 (de) Verfahren und Vorrichtung zum Entfernen von Tönen mittels Schaltverzögerung, die durch DEM (vergleich dynamische Elemente) verursacht werden bei Schaltverzögerung des Signals.
EP1748563B1 (de) Linearisierungs-Schaltungsanordnung und Linearisierungs-Verfahren mit digitaler Element-Anpassung für Digital-Analog-Umsetzer
DE60113413T2 (de) Mehrausgangstromspiegelung mit verbesserter genauigkeit
DE60309079T2 (de) Umordnungsgerät mit entsprechender dynamischer Elementanpassungstechnik zur Linearisierung von Digital-Analog-Wandlern mit Einheitselementen
DE60129356T2 (de) Verfahren und gerät zur anwendung in systemen mit geschalteten kapazitäten
DE60124812T2 (de) Analog-Digital-Wandler nach dem Parallelverfahren
DE3729356C2 (de) Digitalprogrammierbarer Signalgenerator und Verfahren dafür
DE60015958T2 (de) Digital-analog-wandlerschaltung
DE60124027T2 (de) Auswahlschaltung, Digital-Analog-Wandler und Analog-Digital-Wandler
EP1184783B1 (de) Verlustleistungsarme Addierer- und Saturierungsschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE