CN102118169B - 一种数模转换器 - Google Patents

Abstract

本发明提供一种数模转换器，它包含温度计编码器、随机时钟动态元件匹配模块及电流源阵列。其中，温度计编码器，用于将输入的数字信号码流转换成温度计码；电流源阵列，用于输出模拟信号；随机时钟动态元件匹配模块，与所述温度计编码器及电流源阵列相连，随机时钟动态元件匹配模块具有产生随机时钟信号的随机时钟和传输温度计码的电流源通道阵列，随机时钟动态元件匹配模块依据随机时钟信号轮换温度计码在电流源通道阵列的排列位置并依据该排列位置输出温度计码控制信号到电流源阵列。本发明通过随机时钟DEM模块，引入一个随机时钟，避免大量使用随机化模块，达到减少电路实现的硬件开销成本和提高数模转换效率的效果。

Description

一种数模转换器

技术领域

本发明涉及微电子技术领域，尤其涉及一种数模转换器。

背景技术

随着无线通信技术的迅速发展，特别是3G/4G、家庭基站等技术的不断涌现，对模拟器件的性能提出了更高的要求。对于IMT-Advanced等新一代宽带无线移动通信，模拟基带性能要求100MS/s以上的高采样率且需达到14位的高精度。宽带、高速、高精度的电流舵型数模转换器(Current-steering DAC)是实现新一代宽带无线移动通信基站系统的核心技术。

如图1所示，传统的电流舵型数模转换器主要包含温度计编码器和单位DAC电流源阵列。它的工作原理是将二进制数字码流通过温度计编码器转换成温度计码，然后利用温度计码携带的温度计码控制信号控制单位DAC电流源阵列的开启，从而得到模拟信号。

但由于集成电路在制造过程中，存在很多非理想因素，造成芯片上的载流子、栅氧厚度等分布的不均匀。这种分布不均匀，以及工作中受到的焊接线(bonding wire)的压力和温度的影响，都会对DAC模拟电路结构造成误差，这种误差称为静态误差。而且，由于版图的原因，DAC中的电源线和地线，以及时钟线的分布造成工作中的DAC单元输出时域上的不同步。这种单位DAC由于输出不同步造成误差，这种误差称为动态误差。静态误差和动态误差降低了DAC的动态性能SFDR(spurious-free dynamic range)。

静态误差和动态误差在空间中的分布称为误差分布，这种误差分布又可分为系统性误差分布和随机性误差分布。系统性误差分布可以按照泰勒级数展开，即有一次误差分布(如图2所示)、二次误差分布(如图3所示)、三次误差分布等等。随机性误差分布是由于在芯片生产过程中，光刻等工艺造成电流源彼此之间实际的宽长比不相等，从而产生一个随机的失配。如图2、图3所示，一次误差分布、二次误差分布主要是在单位DAC电流源空间分布的误差。

消除数模转换器DAC中系统性和随机性误差分布主要有三种方法，分别为工艺调整(trimming)，校准电路(calibration)和动态元件匹配(DEM，DynamicElement Matching)。工艺调整是在工艺制造中额外添加工序，或者在制造完成后进行调整修正，虽然工艺调整可以消除误差分布，但是需要较高的成本，不适合大量生产应用。校准电路是通过引入辅助电路，以某种方式消除电流源阵列间的误差。例如，基于浮动电流源的模拟后台自校准，基于最小均方(LMS)算法数字后台校准方法等等。校准电路可能过多的引入辅助电路，不仅会受到温度的影响，引起面积和功耗的问题，不能较好地抑制动态误差，且校准工作时可能会引入杂散噪声(spur)。动态元件匹配(DEM)通过随机化误差分布，将谐波转化为噪声，提高DAC的动态性能。DEM算法有多种实现形式，例如全随机化DEM，部分随机化DEM等。类似DEM的数据权重平均(Data WeightedAverage，DWA)技术同样基于随机化失配误差来提高SFDR。但DEM算法的引入会造成毛刺的增加。这时需要引入其他技术，如毛刺自归零(Return-to-Zero)，约束DEM算法等技术。虽然随着数字综合技术的发展，在数字模块中可以实现DEM算法，但是DEM算法的复杂性使得数字模块的面积和功耗过大。而且，实现复杂DEM算法的数字模块对数模转换器的转换速度产生较大制约。因而，应用在宽带无线移动通信基站上的高速DAC无法采用传统的DEM算法。

发明内容

本发明的目的在于提供一种能消除系统性误差和随机性误差的数模转换器。

本发明提供一种数模转换器，它包含温度计编码器、随机时钟动态元件匹配模块及电流源阵列。其中，温度计编码器，用于将输入的数字信号码流转换成温度计码；电流源阵列，用于输出模拟信号；随机时钟动态元件匹配模块，与所述温度计编码器及电流源阵列相连，随机时钟动态元件匹配模块具有产生随机时钟信号的随机时钟和传输温度计码的电流源通道阵列，随机时钟动态元件匹配模块依据随机时钟信号轮换温度计码在电流源通道阵列的排列位置并依据该排列位置输出温度计码控制信号到电流源阵列。

进一步的，上述温度计码的排列顺序是固定排列顺序。

进一步的，上述固定排列顺序是平均一次误差分布的对称分布排列顺序。

进一步的，上述电流源通道阵列还用于传输冗余码，该冗余码由温度计编码器或随机时钟动态元件匹配模块产生。

进一步的，上述随机时钟动态元件匹配模块依据随机时钟信号的上升沿或下降沿时，轮换冗余码和温度计码在电流源通道阵列中的排列位置。

进一步的，上述电流源通道阵列个数等于所述冗余码个数与温度计码个数的总和。

进一步的，上述数字信号码流为6bit的二进制码流，温度计码的个数为63个，冗余码的个数为1个，电流源通道阵列的个数为64个。

进一步的，上述数模转换器还具有与电流源阵列相连的校准电路，电流源阵列具有单位电流源，校准电路用于校准单位电流源。

本发明通过随机时钟DEM模块，引入一个随机时钟，避免大量使用随机化模块，达到减少电路实现的硬件开销成本和提高数模转换效率的效果。且通过随机时钟DEM模块，能将杂散谐波转化为噪声，并进一步采用了校准电路对失配电流源进行校准，减小失配，达到降低噪底的效果。因而，本发明通过随机时钟DEM模块和校准电路，综合提高DAC的动态性能，可以实现高速高精度DAC。并且本发明的数模转换器结构简单，能较大缩小DAC模拟部分的面积，达到降低数模转换器制造成本的效果。

附图说明

图1为传统数模转换器的架构图；

图2为传统数模转换器中的一次误差分布示意图；

图3为传统数模转换器中的二次误差分布示意图；

图4为本发明一种数模转换器的架构图；

图5为具体实施例中温度计码编码器的一种结构示意图；

图6为具体实施例中一种数模转换器的功能结构图；

图7为图4中的随机时钟DEM模块的功能示意图；

图8为图4中的随机时钟DEM模块的另一种功能示意图

图9为图4中的随机时钟DEM模块的工作原理图；

图10为图4中随机时钟与子随机时钟的关系示意图；

图11为图4中随机时钟的一种电路结构图；

图12为图6中校准电路的一种电路结构图。

具体实施方式

以下将配合附图详细说明本发明的数模转换器。

如图4所示，本发明提供一种数模转换器，包含温度计编码器、随机时钟动态元件匹配模块和电流源阵列。其中，随机时钟动态元件匹配模块具有产生随机时钟信号的随机时钟和传输温度计码的电流源通道阵列。当数模转换器接收到数字信号码流时，首先温度计编码器将数字信号码流转换成温度计码输出到随机动态元件匹配模块；接着，随机时钟动态元件匹配模块依据随机时钟信号轮换温度计码在电流源通道阵列的排列位置，并依据该排列位置输出温度计码控制信号到电流源阵列；然后，电流源阵列依据温度计码控制信号输出对应的模拟信号转换结果。具体来说，电流源通道阵列具有多个电流源通道，电流源阵列具有多个单位DAC电流源。且为了减低数模转换器的噪底，可以在电流源阵列后连接一个校准电路。

如图5所示，本发明的温度计编码器可以由2个简单的逻辑单元和8个编码器简单组成。当从2个逻辑单元输入6bit的二进制码流时，8个编码器可以输出63位的温度计码。且编码器8的最高输出位可以默认为1或产生冗余码Td。需要指出的是，本发明仅以6bit的二进制码流作为具体实施例，但输入的数字信号码流可以为N bit的二进制码流，其中N为大于1的整数。

如图6所示，本发明以6位的数模转换器DAC为例来说明其具体工作原理。如图6所示的6位DAC框图，主要包含4部分：温度计码编码器、随机时钟动态元件匹配(DEM)模块、电流源阵列和校准电路。

首先，温度计码编码器将输入的6位二进制数字码流转换为63位的温度计码，即T1，T2，T3，...，T63。63位的温度计码通过随机时钟DEM模块中的63个电流源通道传输并产生温度计码控制信号控制后级的电流源阵列。随机时钟DEM模块中共有64个电流源通道，即C1，C2，C3，...，C64，其中63个电流源通道用于传输温度计码T1～T63并产生对应的温度计码控制信号，另一个电流源通道用于传输冗余码Td并产生冗余码控制信号，冗余码由温度计编码器或随机时钟动态元件匹配模块产生。此时，冗余码可以为随机时钟动态元件匹配模块产生，冗余码Td的个数为1个，M个(M为大于1的自然数)或随机数。

随机时钟DEM模块能够调整63个温度计码和1个冗余码Td在64个电流源通道的相对位置。例如，C1传输T1，C2传输T3，C3传输T5，...，C61传输T6，C62传输T4，C63传输T2，C64传输Td。

随着输入码的增大，63个温度计码的传输开启顺序为从T1位到T63位，这样，电流源通道的开启顺序即为C1，C63，C2，C62，C3，C61，...，C31，C32。温度计码控制信号控制后级的电流源阵列，电流源通道的开启顺序对应着单位电流源的开启顺序。通过这种开启顺序，将T1到T63的位置平均分布在电流源通道阵列中，从而可以消除一次误差分布。

温度计码与电流源通道之间的对应关系有多种实现方式，其目的都是通过开启电流源顺序的方式，消除一次误差分布。例如，如图8中的固定排列顺序T1，T11，T21，...，T22，T12，T2，为温度计码与电流源通道之间的另一种对应关系。

通过上述开启顺序，可以消除一次误差分布，但不能较好的消除二次误差分布。本发明通过随机时钟DEM模块内置的随机时钟产生随机时钟信号，控制轮换63个温度计码和1个冗余码Td在电流源通道阵列中的排列位置，进一步消除误差分布。

如图7所示，在随机时钟信号的一个上升沿Φ1时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，T1，T3，T5，...，T6，T4，T2，Td。在随机时钟信号的下一个上升沿Φ2时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，Td，T1，T3，T5，...，T6，T4，T2。在随机时钟信号的下一个上升沿Φ3时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，T1，Td，T3，T5，...，T6，T4，T2。在随机时钟信号的下一个上升沿Φ4时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，T1，T3，Td，T5，...，T6，T4，T2。

依次类推，循环反复。其中，1个冗余码Td和部分温度计码依次只轮换移动一个通道位置数，即冗余码Td的轮换通道位置数F＝1。但在具体实施中，轮换通道位置数F可以为大于1的任意自然数M，例如，M＝3，其具体实施方式如下：

在随机时钟信号的在一个上升沿时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，T1，T3，T5，...，T6，T4，T2，Td。在随机时钟信号的下一个上升沿时，通道C1～C64中，63个温度计码和1个冗余码Td的顺序为，T1，T3，Td，T5，...，T6，T4，T2。依次类推，循环反复。

同样，冗余码Td的轮换通道位置数可以为随机数。每次轮换的通道位置数是在一个随机数生成器(如Linear Feedback Shift Register，LFSR模块)的控制下产生的。如图8所示，F为随机数，可随机位2或6等。

如图9所示，下面具体说明随机时钟DEM模块的具体工作原理。每次轮换时，数模转换器(DAC)都是处于工作中。在Φ1时，63个温度计码和1个冗余码Td的顺序为T1，T3，T5，...，T6，T4，T2，Td。由于一次和二次误差分布，输入V_in(n)与输出V_out(n)存在一个具有误差量的传递函数N₁，即

$N_1\left[V_{\mathrm{in}}\left(n\right)\right]=(1+{\mathrm{\α}}_1)V_{\mathrm{in}}\left(n\right)+{\mathrm{\β}}_1{V}_{\mathrm{in}}^2\left(n\right),$

其中，α₁为Φ1时一次误差分布引起的输出偏差系数，β₁为Φ1时二次误差分布引起的输出偏差系数。

同理，在Φ2时，传递函数为N₂，在Φ3时，传递函数为N₃，分别为

$N_2\left[V_{\mathrm{in}}\left(n\right)\right]=(1+{\mathrm{\α}}_2)V_{\mathrm{in}}\left(n\right)+{\mathrm{\β}}_2{V}_{\mathrm{in}}^2\left(n\right),$

$N_3\left[V_{\mathrm{in}}\left(n\right)\right]=(1+{\mathrm{\α}}_3)V_{\mathrm{in}}\left(n\right)+{\mathrm{\β}}_3{V}_{\mathrm{in}}^2\left(n\right),$

依次类推，

$N_{64}\left[V_{\mathrm{in}}\left(n\right)\right]=(1+{\mathrm{\α}}_{64})V_{\mathrm{in}}\left(n\right)+{\mathrm{\β}}_{64}{V}_{\mathrm{in}}^2\left(n\right)$

如图10所示，为了说明原理，可以将随机时钟以边沿Φ为参考，拆分为64个子随机时钟w₁(n)，w₂(n)，...，w₆₄(n)，其中w₁(n)在边沿Φ1和边沿Φ2之间为高电平，其余时间为低电平，w₂(n)在边沿Φ2和边沿Φ3之间为高电平，其余时间为低电平，等等以此类推。由于随机时钟的边沿Φ为随机量，所以子随机时钟也为随机时钟。

在随机时钟的边沿Φ1和边沿Φ2之间的输入与输出的传递函数为N₁，在随机时钟的边沿Φ2和边沿Φ3之间的输入与输出的传递函数为N₂，等等以此类推，输入与输出的总的传递函数为：

V_out(n)＝N₁[V_in(n)]w₁(n)+N₂[V_in(n)]w₂(n)+N₃[V_in(n)]w₃(n)+...+N₆₄[V_in(n)]w₆₄(n)进一步，

$V_{\mathrm{out}}\left(n\right)=[(1+{\mathrm{\α}}_1)w_1\left(n\right)+(1+{\mathrm{\α}}_2)w_2\left(n\right)+(1+{\mathrm{\α}}_3)w_3\left(n\right)+...+(1+{\mathrm{\α}}_{64})w_{64}\left(n\right)]V_{\mathrm{in}}\left(n\right)+$

$[{\mathrm{\β}}_1{w}_1\left(n\right)+{\mathrm{\β}}_2{w}_2\left(n\right)+{\mathrm{\β}}_3{w}_3\left(n\right)+...+{\mathrm{\β}}_{64}{w}_{64}\left(n\right)]V_{\mathrm{in}}^2\left(n\right),$

当T1，T2，T3，...，T63采用适当的排列顺序后，消除了一次误差，即

α₁＝α₂＝α₃＝...＝α₆₄＝0，

并且从图10中可以看出，子随机时钟w₁(n)，w₂(n)，...，w₆₄(n)之和始终为高电平1，即

w₁(n)+w₂(n)+w₃(n)+...+w₆₄(n)＝1。

所以，

$V_{\mathrm{out}}\left(n\right)=V_{\mathrm{in}}\left(n\right)+e\left(n\right)V_{\mathrm{in}}^2\left(n\right).$

其中e(n)＝β₁w₁(n)+β₂w₂(n)+β₃w₃(n)+...+β₆₄w₆₄(n)，因为w₁(n)，w₂(n)，...，w₆₄(n)都为随机量，所以，e(n)为随机量。上式中的V_in ²(n)被e(n)白噪声化。即二次误差分布引起的谐波失真被e(n)白噪声化。

因而，随机时钟DEM模块的工作原理即是通过引入一个随机时钟，将误差分布引起的谐波失真白噪声化，提高了数模转换器的动态性能SFDR。

如图11，随机时钟的实际电路主要包含线性反馈位移寄存器(LFSR)和计数器。LFSR输出数与一个可调的固定数进行加和，求和后传给计数器，作为计数器的预存数。计数器在一个固定周期的时钟控制下进行计数。当计数值达到预存数时，计数器变产生一个上升沿脉冲，宽度为固定周期时钟的周期宽度。

随机时钟DEM模块通过e(n)将误差引起的谐波失真转化为了噪声，误差越大，噪底越高。如果能够减小e(n)中的β值，即可以减小噪底的升高。本发明引入一个校准电路，减小电流源静态误差，以减小e(n)的幅度。

冗余码Td控制的单位DAC电流源退出工作状态，不参与DAC的输出，而是流入校准电路中，并与基准电流源I_ref进行比较，通过校准电路中的运算放大器的反馈环路，对单位DAC电流源进行校准，如图12。校准的方式可以是调节与单位DAC电流源并联的补偿电流源的偏置电压。通过调节，使得单位DAC电流源与补偿电流源的加和值等于基准电流源I_ref的值。

冗余码Td不断在电流源通道C1～C64之间轮换，轮换到的64个电流源也不断轮换着退出工作状态，进入校准状态，通过校准电路进行校准。如图12所示，校准电路可以由运算放大器或电流比较器组成。

本发明中的温度计编码器模块和随机时钟DEM模块，均可通过硬件描述语言VerilogHDL代码编写，并通过数字综合的方式来实现。

本发明的数模转换器是一种实时的后台校准电路，校准的同时不打断DAC的正常工作，而且后台校准能够克服工作芯片温度变化的影响。

本发明的数模转换器：1)相对于传统DEM，由于只引入一个随机化时钟，避免大量使用随机化模块，优化了电路实现的硬件开销和数字模块效率；2)相对于其他校准电路，不仅能校准静态误差，同时也能校准动态误差。

以上所述，本发明仅以6位的数模转换器作为一个具体实施例加以解释说明，凡根据本发明权利要求所做的均等变化与修饰，皆应属于本发明专利的涵盖范围。

Claims (18)

1.一种数模转换器，包含：

温度计编码器，用于将输入的数字信号码流转换成温度计码；

电流源阵列，用于输出模拟信号；

其特征在于，所述数模转换器还包含与所述温度计编码器及电流源阵列相连的随机时钟动态元件匹配模块，所述随机时钟动态元件匹配模块具有产生随机时钟信号的随机时钟和传输所述温度计码的电流源通道阵列，所述随机时钟动态元件匹配模块依据所述随机时钟信号轮换所述温度计码在所述电流源通道阵列的排列位置并依据所述排列位置输出温度计码控制信号到所述电流源阵列。

2.如权利要求1所述的数模转换器，其特征在于，所述温度计码的排列顺序是固定排列顺序。

3.如权利要求2所述的数模转换器，其特征在于，所述固定排列顺序是消除一次误差分布的对称分布排列顺序。

4.如权利要求2所述的数模转换器，其特征在于，所述电流源通道阵列还用于传输冗余码，所述冗余码由所述温度计编码器或所述随机时钟动态元件匹配模块产生。

5.如权利要求4所述的数模转换器，其特征在于，所述随机时钟动态元件匹配模块依据所述随机时钟信号的上升沿或下降沿时，轮换所述冗余码和温度计码在所述电流源通道阵列中的排列位置。

6.如权利要求5所述的数模转换器，其特征在于，所述随机时钟动态元件匹配模块依据所述随机时钟信号依次轮换冗余码在电流源通道阵列中位置的个数为1个。

7.如权利要求5所述的数模转换器，其特征在于，所述随机时钟动态元件匹配模块依据所述随机时钟信号依次轮换冗余码在电流源通道阵列中位置的个数为M个，所述M为不小于1的自然数。

8.如权利要求5所述的数模转换器，其特征在于，所述随机时钟动态元件匹配模块依据所述随机时钟信号依次轮换冗余码在电流源通道阵列中位置的个数为一个随机数。

9.如权利要求5所述的数模转换器，其特征在于，所述冗余码能插设于所述温度计码固定排列顺序中的任一位置。

10.如权利要求4至9中任一项所述的数模转换器，其特征在于，所述冗余码的个数为1个。

11.如权利要求7所述的数模转换器，其特征在于，所述冗余码的个数为与所述的轮换冗余码在电流源通道阵列中位置的个数相同的M个，所述M为不小于1的自然数。

12.如权利要求4至9中任一项所述的数模转换器，其特征在于，所述冗余码的个数为一个随机数。

13.如权利要求4至9中任一项所述的数模转换器，其特征在于，所述冗余码的数字电平值为高电平“1”或低电平“0”。

14.如权利要求4至9中任一项所述的数模转换器，其特征在于，所述电流源通道阵列与所述电流源阵列一一对应。

15.如权利要求4至9中任一项所述的数模转换器，其特征在于，所述电流源通道阵列具有电流源通道，所述电流源通道个数等于所述冗余码个数与温度计码个数的总和。

16.如权利要求15所述的数模转换器，其特征在于，所述数字信号码流为6bit的二进制码流，所述温度计码的个数为63个，所述冗余码的个数为1个，所述电流源通道的个数为64个。

17.如权利要求15所述的数模转换器，其特征在于，所述数字信号码流为N bit的二进制码流，所述N为大于1的整数。

18.如权利要求15所述的数模转换器，其特征在于，所述数模转换器还具有与所述电流源阵列相连的校准电路，所述电流源阵列具有单位电流源，所述校准电路用于校准所述单位电流源。

Images