CN102025375A - 模数转换器及其数字校准电路 - Google Patents

Abstract

本发明的实施例提供一种模数转换器及其校准电路，其校准电路包括：流水线转换模块、数据排列模块、校准数据存储模块、数据加法模块和随机数产生模块。通过引入随机数产生模块，配合校准数据的设置，产生的随机数与校准数据进行加法运算，随机数的加入引起输出数据的调整，提高了模数转换器的校准精度，克服模数转换器的校准精度难提高的问题。

Description

模数转换器及其数字校准电路

技术领域

本发明涉及集成电路技术领域，尤其涉及模数转换器及其数字校准电路。

背景技术

随着现代通讯技术和信号处理技术的发展，越来越多的模拟信号需要转化成数字信号进行处理，因此对高速高精度的模数转换器(ADC)提出了更高的要求。由于半导体集成电路生产工艺的误差，模数转换器精度不可能完全理想。这就使得当对模数转换器精度的要求上升至一定高度时，对模数转换器进行校准必不可少。

目前国际上大多采用两种校准方法。一种是模拟前端自校准的方法，这种方法通过内置逐次累加器测量流水线模数转换器中运算放大器增益、电容失配与理想值的误差，然后由内置逻辑运算电路计算出补偿值，这种方法虽然方便，但其校准精度受到内置累加器和逻辑运算电路精度限制，为了提高精度需要设计高阶累加器电路及高精度的逻辑运算电路，这大大增加了电路设计难度。此外，使用这种校准方法的模数转换器需要较长时间用于计算误差，降低了模数转换器的工作速度。另一种是输出数据截断的方法，这种方法通过增加若干流水线转换级，输出高于原电路精度的数据，再通过对低位数据的截断，从而实现降低误差的目的。这种方法虽不影响模数转换器的工作速度，但极大增加了芯片面积以及功耗。并且，一般的流水线模数转换器本身无法做到较高的精度，提高精度只能依靠校准。校准方法便成为高速高精度模数转换器设计使用的一个关键环节。

发明内容

本发明实施例为了克服模数转换器的校准精度难提高的问题，提供了一种模数转换器的校准电路，包括：

流水线转换模块、数据排列模块、校准数据存储模块和数据加法模块，其中，流水线转换模块用于将模拟输入信号转化为数字信号，并发送给所述数据排列模块；上述数字信号包含最低有效位LSB；

数据排列模块用于对上述流水线转换模块转化输出的数字信号进行初步校准，得到初步校准数据；

校准数据存储模块用于根据初步校准数据对应的量程区间选择对应的校准数据；

校准电路还包括随机数产生模块，用于产生低于所述流水线转换模块转化输出的数字信号最低位的随机数；

校准数据存储模块输出的所述校准数据最低位与所述随机数的最低位的权值相同；

数据加法模块用于将所述数据排列模块输出的初步校准信号与所述随机数产生模块产生的随机数、所述校准数据存储模块选择的校准数据进行按位相加，获得最终校准数据。

较优的，上述校准数据存储模块输出的校准数据的最高位，至低比LSB高1位。

较优的，上述校准数据存储模块输出的校准数据的最低两位的值为01。

更优的，上述流水线转换模块输出的数字信号的最低位为LSB。

更优的，上述随机数产生模块产生2位数字信号。

更优的，上述随机数产生模块由线性反馈移位寄存器LFSR构成。

本发明的实施例还提供了一种包含上述校准电路的模数转换器。

本发明的实施例通过引入随机数产生模块，配合校准数据的设置，产生的随机数与校准数据进行加法运算，随机数的加入引起输出数据的调整，提高了模数转换器的校准精度。更进一步的，校准电路的设计也较为简单，且不用增加芯片的面积，更能降低芯片的功率消耗，从而提高了模数转换器的性能。

附图说明

图1为本发明实施例一中流水线模数转换器结构框图；

图2为本发明实施例一中流水线模数转换器某级校准区间和校准数据示意图；

图3为本发明实施例一中随机数产生模块结构框图；

图4为本发明实施例一中校准逻辑原理图；

图5为图1中输出数据校准原理图；

图6为本发明实施例二中流水线模数转换器结构框图；

图7为本发明实施例二中校准逻辑原理图；

图8为图6中输出数据校准原理图。

具体实施方式

为了使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细地说明。由于流水线结构的ADC在高精度ADC中较为常见，在此，本发明的示意性实施例采用流水线结构的ADC，但并不作为对本发明的限定，例如两步式、多步式模数转换器等具有子转换区间的模数转换器，同样可以直接适用下述实施例中描述的结构和方法。

参见图1，为本发明一实施例中流水线模数转换器的功能结构框图，模数转换器100是一种14位流水线结构的ADC，对于模拟信号185的每一个采样，转换器最终输出14位数字信号105^，其数位的权值从左至右依次为2¹³-2⁰。模数转换器100包括：流水线转换模块160、数据排列模块180、校准数据存储模块120、随机数产生模块190，数据加法模块170。

其中，流水线转换模块160，用于量化模拟输入185，其包括一个或多个子转换级。例如，流水线转换模块160可以有一串子级产生数字序列2¹³-2⁰。最低有效位(Least Significant Bit，LSB)是二进制数中最右边即权值最小的整数位，也表示组成满量程输入范围的最小单位，在图1中权值为2⁰的位即为本实施例的LSB。

数据排列模块180，接收流水线转换模块160产生的14位数字编码105，并在模拟输入信号185采样阶段，对数字编码105进行延时对准以及错位相加，输出初步校准数据106。

校准数据存储模块120，根据输出数据106，选择合适的校准数据125，本实施例中为四位数字序列，权值为2¹-2^-2，用于校准流水线转换模块160的转换误差。

随机数产生模块190，在本实施例中输出两位低于LSB的数字信号2^-1、2^-1。

数据加法模块170，接收数据排列模块输出106、校准数据125、随机数据，按照权值对应相加，得到模数转换器输出的最终校准数据105^。

参见图2，为本发明上述实施例中流水线转换模块160其中一个子转换级即子ADC的子转换区间和其对应的校准数据示意图。左列的量程序列代表模拟信号能够被数字量化的最小值210和最大值280，以及它们之间的一串子量程区间210-280，当模拟输入信号被采样后，其值就会与子量程区间进行比较，并得到相对应的数字编码。

图2中间一列表示子量程对应的数字编码，右列数据所示为子量程对应当数字编码与对应校准数据的关系，表中的数字只为展示对应关系，并非做为固定的对应值。本例中每个子量程区间对应四位校准数据，其权值从左至右为2¹-2^-2。例如，一个模拟信号采样后位于子量程区间270内，对应本级流水线转换器的数字编码为110，其输出的四位校准数据为0001。校准数据可由内部寄存器提供，例如可使用熔丝电阻电路存储数据。

参见图3，为本发明上述实施例中随机数产生模块结构框图。本实施例使用的是线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)结构产生随机数，其中LFSR 300包含一串寄存器模块Rn～R1，每一个寄存器存储一位二进制数据，并连接在一起组成向右移位数据链，例如，二进制数据由R₂移位到R₁，R_n移位到R_n-1。寄存器模块可以由触发器或者时钟控制存储器形成，经过每个时钟周期，寄存器数据比照两个寄存器之间的连接点C_n、C_n-1......C₁向右平移，输出随机数据305。在这些连接点上，LFSR 300还包含若干反馈抽头，例如，310a、310b、310c都具有反馈连接，数据经过异或门结构320a、320b、320c，形成反馈环路输出330。通过合理设置反馈抽头的位置，在2ⁿ个移位周期内可随机从LFSR 300中抽取任何1位至n位的随机数。例如，一个具有31个寄存器模块的LFSR，在2³¹个移位周期内可产生1～31位的随机数。需要说明的是，随机序列理论上周期应该是无穷大，但实际中无法得到真正的随机数列，所以只能产生伪随机数，这种序列在2ⁿ个移位周期内可以看成是随机序列，周期越大越接近真正的随机数。

应用到图1所示的实施例中，LFSR 300需要产生两位随机数，用于组成数字信号的2^-1位2^-2位。

参见图4，为本发明上述实施例中校准逻辑原理图。数字信号106包括流水线转换模块输出数据D₁-D₀，其权值为2¹-2⁰，(前D₁₃-D₂位权值为2¹³-2²的在此省略)，另一部分为随机数RB_-1、RB_-2，其权值为2^-1、2^-2。校准数据125由四位二进制编码C₁-C_-2组成，权值为2¹-2^-2。105^为流水线模数转换器的最终校准数据。

模数转换器最终校准数据105^中，低于LSB的数据位取值主要由校准数据C和随机数据RB确定。即由流水线转换模块通过数据排列模块生成的数字信号106与权值为2^-1、2^-2的两位随机数组成的数据，和校准数据存储模块选取的校准数据125，在加法模块中相加得到数据输出105^。图4展现了数据105^的最后4位数字即权值为2¹到2^-2的4位数字是如何得到的。如果校准数据位C_-1、C_-2的取值为01，当随机数RB_-1、RB_-2为00、01或10时，校准数据位C_-1、C_-2不影响O₀的输出值，当随机数RB_-1、RB_-2为11时，校准数据位C_-1、C_-2将改变O₀的输出值。所以可以得出，当校准数据位C_-1、C_-2的取值为01时，只有25％的情况，最终校准输出数据位O₀的值会发生改变，也就是说输出数据位O₀具有1/4调整性，流水线模数转换器的校准精度由原来的LSB(即C₀权值)提高到1/4LSB。

参见图5，为本发明上述实施例中输出数据校准原理图。表590显示了对模数转换器100的输出数据中权值为2²-2⁰的校准与非校准对比示意图。表的第一列给出了模数转换器100输出数据中权值为2²-2⁰的数据位可能出现的其中一种情况(即为100时)，第二列给出了权值为2^-1、2^-2的随机数据，第三列给出了校准数据存储模块120中权值为2^-1、2^-2的校准数据。最右边的一列是经本实施例的方式校准输出，包含模数转换器100最终输出序列105^中最低三位数据(2²、2¹、2⁰)，其结果由前三列中数据对应位相加，并截断LSB右边的低位数据而得，与之对比的是旁边的非校准输出列，即未使用本实施例校准方法而得到的输出数据。

由图5可知，当校准数据最后两位取值为00时，校准输出与非校准输出相同，表明校准算法没有对输出数据加入调整。当校准数据最末两位取值为01时，输出数据最低有效位在一种情况即随机数据为11时发生改变。当校准数据最末两位取值为01时，对应第一列数据取值100，随机数据2^-1、2^-2共有4种情况，校准算法对最低有效位加入1/4的调整，在大量采样值下，相当于对输出数据进行1/4LSB的校准。当校准数据取值为10时，输出数据最低有效位在两种情况下即随机数据为10或11时发生改变，校准算法对最低有效位加入2/4的调整，在大量采样值下，相当于对输出数据进行2/4LSB的校准。同样的，校准数据最后两位取值为11时，大量采样会有3/4LSB的校准。

从上面的举例可以看出，在需要校准精度为1/4LSB时，可将校准数据的最低两位(即权值为2^-1、2^-2)的两位设置成01，比如需要全部量程区间的校准精度都一致，则将自量程区间对应的所有校准数据最后两位设为01。如果需要校准精度为2/4LSB，可将校准数据最低两位设置为10；如果需要加入的随机数据不对最终输出数据带来影响时，即校准精度维持在现有技术的校准精度即1LSB时，可将校准数据最后两位设为00。当不同的自量程需要不同的精度时，可以按需设置校准数据的最后两位。又比如当一个模数转换器的转换精度本身已经很高时，无需使用本发明实施例中的校准电路提高精度，即可设置各量程的校准数据最后两位皆为00。

校准数据的位数，与流水线转换模块160输出数据的最低位数有关。现有技术中，校准数据最低位权值与流水线转换模块输出的数字编码最低位权值相同，以形成数据加法模块中的按位相加。而本发明的实施例中，校准数据的最低位权值小于流水线转换模块输出的数字编码最低位权值。上面的实施例中，流水线转换模块160输出的数字编码105最低位为2⁰，则校准数据最低位为2^-2。而因ADC输出结果误差可能大于LSB，这时就需要高于LSB的校准数据来进行校正，所以校准数据的最高位一般至少比LSB的高一至两位，如上述实施例中校准数据含2¹和2⁰两位。由此得出上述实施例中的校准数据为2¹-2^-2四位数字。随机数产生模块随机产生的位数，为校准数据最低位与数字编码105最低位相差的位，如上述实施例中流水线转换模块输出的最低位权值为2⁰，校准数据最低位权值为2^-2，随机数产生模块即产生2^-1、2^-2两位，在数据加法模块中实现按位相加。通过引入随机数产生模块，配合校准数据的设置，产生的随机数与校准数据进行加法运算，随机数的加入引起输出数据的调整，提高了模数转换器的校准精度，亦可实现所需要的各种的校准精度。并且，在提高校准精度的同时，因并不需要增加流水线转换模块输出的位数，而由随机数产生模块产生2^-1、2^-2两位与校准数据对应位相加。因流水线模数转换器需要加入额外的转换级来提高输出数据位数，因而芯片面积需要更大，通过增加随机数产生模块，流水线转换模块的芯片面积不用增加，同时节省了流水线转换模块芯片的功率。

又如图6显示的另一实施例，流水线转换模块160’除了包含一串子流水线级用于量化产生数字序列2¹³-2⁰之外，还具有额外的一级或多级子流水线转换电路用于量化产生一级或多级低于LSB的数字序列2^-1和2^-2。这样，流水线转换模块160’输出16位数字编码105’，其中包括两位低于LSB的编码。

本实施例中的校准数据存储模块120’存储着对应各子量程区间的六位数字序列，权值为2¹-2^-4，用于校准流水线转换模块160’的转换误差。对应的，随机数产生模块190在本实施例中同样可使用LFSR结构产生并输出两位低于LSB的数字即2^-3、2^-4位。

图7为此实施例的校准逻辑原理图，展现的是数据105^’的最后6位数字即权值为2¹到2^-4的6位数字是如何得到的。数字信号106’包括流水线转换模块经数据排列模块输出的D₁-D_-2，其权值为2¹-2^-2，(前D₁₃-D₂位权值为2¹³-2²的在此省略)，另一部分为随机数RB_-3、RB_-4，其权值为2^-3、2^-4。校准数据125’由六位二进制编码C₁-C_-4组成，权值为2¹-2^-4。经过加法器170之后，数据输出序列105^’为流水线模数转换器的最终输出数据。

模数转换器最终输出数据105^’中，低于LSB的数据位取值主要由校准数据C’和随机数据RB’确定。即由流水线转换模块生成的数字信号106’与权值为2^-3、2^-4的两位随机数组成的数据，和校准数据存储模块选取的校准数据125’，在加法模块中相加得到数据输出105^’。参见图8，如果校准数据位C_-3’、C_-4’的取值为01，当随机数RB_-3’、RB_-4’为00、01或10时，校准数据位C_-3’、C_-4’不影响O₀’的输出值，当随机数RB_-3’、RB_-4’为11时，校准数据位C_-3’、C_-4’将改变O₀’的输出值。所以可以得出，当校准数据位C_-3’、C_-4’的取值为01时，只有1/16的情况，输出数据位O₀’的值会发生改变(本例中由0变为1，如果原为1则变为0，从而往O₁进一)，也就是说输出的LSB即O₀具有1/16调整性，流水线模数转换器的校准精度提高至1/16LSB。与上一个实施例相比，虽然增加了额外的转换级用于输出两位低LSB数据，但校准精度也相对更高。所以上述实施例只为举例说明本发明的工作原理，如果使随机数产生模块产生LSB右侧的四个低位2^-1-2^-4，校准数据仍为2¹-2^-4六位，则流水线转换模块160无需增加额外的子流水线转换电路，即不增大芯片面积和芯片功率，亦能实现1/16LSB的校准精度。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种模数转换器的校准电路，包括流水线转换模块(160)、数据排列模块(180)、校准数据存储模块(120)、数据加法模块(170)，其中，

所述流水线转换模块(160)用于将模拟输入信号(185)转化为数字信号(105)，并发送给所述数据排列模块(180)；

所述数据排列模块(180)用于对所述流水线转换模块(180)转化输出的数字信号(105)进行初步校准，得到初步校准数据(106)；

校准数据存储模块(120)用于根据初步校准数据对应的量程区间选择对应的校准数据(125)；

其特征在于，所述流水线转换模块(160)输出的数字信号(105)包含最低有效位LSB；所述校准电路还包括随机数产生模块(190)，用于产生低于所述流水线转换模块(180)转化输出的数字信号(105)最低位的随机数；

所述校准数据存储模块(120)输出的所述校准数据(125)最低位与所述随机数的最低位的权值相同；

所述数据加法模块(170)，用于将所述数据排列模块输出的初步校准信号(105)与所述随机数产生模块产生的随机数、所述校准数据存储模块(120)选择的校准数据(125)进行按位相加，获得最终校准数据(105^)。

2.根据权利要求1所述的校准电路，其特征在于，所述校准数据存储模块(120)输出的校准数据(125)的最高位，至低比LSB高1位。

3.根据权利要求2所述的校准电路，其特征在于，所述校准数据存储模块(120)输出的校准数据(125)的最低两位的值为01。

4.根据权利要求1至3任一项所述的校准电路，其特征在于，所述流水线转换模块(160)输出的数字信号(105)的最低位为LSB。

5.根据权利要求1至3任一项所述的校准电路，其特征在于，所述随机数产生模块(190)产生2位数字信号。

6.根据权利要求1至3任一项所述的校准电路，其特征在于，所述随机数产生模块由线性反馈移位寄存器LFSR构成。

7.一种模数转换器，包含校准电路，所述校准电路包括流水线转换模块(160)、数据排列模块(180)、校准数据存储模块(120)、数据加法模块(170)，其中，

所述流水线转换模块(160)用于将模拟输入信号(185)转化为数字信号(105)，并发送给所述数据排列模块(180)；

所述数据排列模块(180)用于对所述流水线转换模块(180)转化输出的数字信号(105)进行初步校准，得到初步校准数据(106)；

校准数据存储模块(120)用于根据初步校准数据对应的量程区间选择对应的校准数据(125)；

其特征在于，所述流水线转换模块(160)输出的数字信号(105)包含最低有效位LSB；所述校准电路还包括随机数产生模块(190)，用于产生低于所述流水线转换模块(180)转化输出的数字信号(105)最低位的随机数；

所述校准数据存储模块(120)输出的所述校准数据(125)最低位与所述随机数的最低位的权值相同；

所述数据加法模块(170)，用于将所述数据排列模块输出的初步校准信号(105)与所述随机数产生模块产生的随机数、所述校准数据存储模块(120)选择的校准数据(125)进行按位相加，获得最终校准数据(105^)。

8.如权利要求7所述的模数转换器，其特征在于，所述校准数据存储模块(120)输出的校准数据(125)的最高位，至低比LSB高1位。

9.如权利要求8所述的模数转换器，其特征在于，所述校准数据存储模块(120)输出的校准数据(125)的最低两位的值为01。

10.如权利要求7～9中任一项所述的模数转换器，其特征在于，所述流水线转换模块(160)输出的数字信号(105)的最低位为LSB。

Images