CN106301366A - 模拟至数字转换装置及相关的校准方法与校准模块 - Google Patents
模拟至数字转换装置及相关的校准方法与校准模块 Download PDFInfo
- Publication number
- CN106301366A CN106301366A CN201510317423.0A CN201510317423A CN106301366A CN 106301366 A CN106301366 A CN 106301366A CN 201510317423 A CN201510317423 A CN 201510317423A CN 106301366 A CN106301366 A CN 106301366A
- Authority
- CN
- China
- Prior art keywords
- weight
- signal
- digital
- digital signal
- switching device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title abstract description 36
- 238000004088 simulation Methods 0.000 claims description 46
- 238000012545 processing Methods 0.000 claims description 17
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 238000005070 sampling Methods 0.000 abstract description 49
- 239000000047 product Substances 0.000 description 54
- 101100137546 Arabidopsis thaliana PRF2 gene Proteins 0.000 description 24
- 102100022361 CAAX prenyl protease 1 homolog Human genes 0.000 description 24
- 101000824531 Homo sapiens CAAX prenyl protease 1 homolog Proteins 0.000 description 24
- 101001003584 Homo sapiens Prelamin-A/C Proteins 0.000 description 24
- 101150004094 PRO2 gene Proteins 0.000 description 24
- 230000008569 process Effects 0.000 description 21
- 230000000694 effects Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000009466 transformation Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 238000010845 search algorithm Methods 0.000 description 2
- 102100036988 Cyclin-dependent kinase 2-interacting protein Human genes 0.000 description 1
- 101000737869 Homo sapiens Cyclin-dependent kinase 2-interacting protein Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Power Engineering (AREA)
Abstract
本发明公开了一种模拟至数字转换装置及相关的校准方法与校准模块，所述模拟至数字转换装置包括一转换模块，用来根据多个取样信号，取样一输入电压，以产生一比较信号；一控制模块，用来根据所述比较信号，调整所述多个取样信号，以产生对应于所述输入电压的一第一数字信号，其中所述第一数字信号对应于多个权重；以及一校准模块，用来根据所述第一数字信号，调整所述多个取样信号，以使所述控制模块根据所述比较信号取得一第二数字信号，其中所述第二数字信号相异于所述第一数字信号且对应于所述多个权重；以及根据所述第一数字信号及所述第二数字信号，调整所述多个权重。
Description
技术领域
本发明涉及一种模拟至数字转换装置及相关的校准方法与校准模块，尤其涉及一种可通过调整输出数字信号的位元权重来消除非理想效应的模拟至数字转换装置及相关的校准方法与校准模块。
背景技术
连续逼近暂存器式模拟至数字转换器是一种将二进位搜索算法(thebinary search algorithm)应用于模拟数字转换的模拟至数字转换器。一般而言，连续逼近暂存器式模拟至数字转换器的转换速率通常被外部提供的转换时钟(conversion clock)所控制。在转换时钟的每个周期，连续逼近暂存器式模拟至数字转换器必须采样一模拟输入，以及从最高有效位元(the mostsignificant bit，MSB)到最低有效位元(the least significant bit，LSB)逐位的产生一相对应的数字输出。
当连续逼近暂存器式模拟至数字转换器中的电路元件因制程漂移而发生不匹配的状况时，连续逼近暂存器式模拟至数字转换器的分辨率会受到影响。通常来说，现有技术可通过提高电路元件面积来降低制程漂移所造成的影响。然而，提高电路元件面积会造成额外的功率消耗并增加连续逼近暂存器式模拟至数字转换器所需晶片面积。因此，如何在不影响电路效能及成本的情况下降低制程漂移所造成的影响便成为业界亟欲探讨的议题。
发明内容
为了解决上述的问题，本发明提供一种可通过调整输出数字信号的位元权重来消除非理想效应的模拟至数字转换装置及相关的校准方法与校准模块。
本发明公开一种模拟至数字转换装置，包括一转换模块，用来根据多个取样信号，取样一输入电压，以产生一比较信号；一控制模块，用来根据该比较信号，调整该多个取样信号，以产生对应于该输入电压的一第一数字信号，其中该第一数字信号对应于多个权重；以及一校准模块，用来根据该第一数字信号，调整该多个取样信号，以使该控制模块根据该比较信号取得一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。
本发明还公开一种校准方法，用于一模拟至数字转换装置，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号，该校准方法包括根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。
本发明还公开一种校准模块，用于一模拟至数字转换装置，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号，该校准模块包括一处理单元；以及一储存单元，用来储存一程式代码，该程式代码指示该处理单元执行以下步骤：根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重；以及根据该第一数字信号及该第二数字信号，调整该多个权重。
附图说明
图1为本发明实施例一模拟至数字转换装置的示意图。
图2为图1所示模拟至数字转换装置一实现方式的示意图。
图3～5为图2所示的模拟至数字转换装置运作时相关信号的示意图。
图6为本发明实施例一校准方法的流程图。
图7为本发明实施例一校准模块的示意图。
其中，附图标记说明如下：
10 模拟至数字转换装置
100 转换模块
102 控制模块
104 校准模块
106 取样与保持单元
108 比较单元
60 校准方法
600～606 步骤
70 校准模块
700 处理单元
710 储存单元
714 程序代码
ADJ 控制信号
C1P～C10P、C1N～C10N 电容
CA 电容阵列
Cu 单位电容值
Di～D0、Dz 位元
DOUT、Draw1、Draw2 数字输出信号
Ni～N1、Pi～P1、SAM 取样信号
PRO1、PRO2 乘积
VIN 输入电压
VP 电压
Wi～W0、Wx 权重
WSET 权重集
具体实施方式
请参考图1，图1为本发明实施例一模拟至数字转换装置10的示意图。模拟至数字转换装置10可为一连续逼近暂存器式模拟至数字转换器，用来将一输入电压VIN转换为一数字输出信号DOUT。如图1所示，模拟至数字转换装置10包括一转换模块100、一控制模块102以及一校准模块104。转换模块100包括一取样与保持单元106、一比较单元108，用来根据一取样信号SAM、Pi～P1、Ni～N1，取样输入电压VIN，以产生一比较信号VOUT。控制模块102根据比较信号VOUT，调整取样信号SAM及取样信号Pi～P1、Ni～N1，以取得数字输出信号DOUT的位元Di～D0，其中位元Di～D0分别对应于一权重集WSET中的权重Wi～W0，且位元Di～D1对应于取样信号Pi～P1、Ni～N1。校准模块104用来根据数字输出信号DOUT，调整权重集WSET，以消除制程漂移所产生的非理想效应。
详细来说，当模拟至数字转换装置10起始运作时，取样与保持单元106根据取样信号SAM，取样输入电压VIN来产生一电压VP；取样与保持单元106并根据取样信号Pi～P1、Ni～N1调整电压VP。比较单元108根据电压VP，产生比较信号VOUT至控制模块102。根据比较信号VOUT，控制模块102首先产生数字输出信号DOUT的最大有效位元Di，并根据位元Di调整取样信号Pi、Ni。接下来，控制模块102根据比较信号VOUT，产生位于位元Di之后的位元Di-1，并根据位元Di-1调整取样信号Pi-1、Ni-1，以此类推。通过上述流程，控制模块102可依序产生数字输出信号DOUT的位元Di～D0，其中位元Di～D0分别对应于权重集WSET的权重Wi～W0。
在此实施例中，权重Wi～W0包括至少一权重Wx，其中权重Wx的数值小于权重Wi～W0中位于权重Wx后方所有权重的总和(即)。在此状况下，相同的输入电压VIN可以用相异的数字输出信号DOUT来表示。当校准模块104根据数字输出信号DOUT，判断数字输出信号DOUT所对应的输入电压VIN可以用不同的方式表示时，校准模块104会将此时的数字输出信号DOUT存为数字输出信号Draw1。接下来，校准模块104利用控制信号ADJ，调整控制模块102所产生的取样信号Pi～P1、Ni～N1，以使控制模块102产生相异的数字输出信号DOUT来表示输入电压VIN。在转换程序完毕后，校准模块104将新的数字输出信号DOUT储存为数字输出信号Draw2。通过比较数字输出信号Draw1及Draw2，校准模块104可调整权重集WSET，以消除模拟至数字转换装置10中元件不匹配所造成的非理想效应。
需注意的是，虽然模拟至数字转换装置10产生的数字输出信号DOUT具有i+1个位元，然而为了使相同的输入电压VIN可以用相异的数字输出信号DOUT来表示，权重Wi～W0中权重Wj会被设计为小于等于2j(即Wj≤2j,j∈[0,i])。在此状况下，相较于传统具有二元分布权重的模拟至数字转换器，模拟至数字转换装置10需使用较多的位元数来表达相同的数值。举例来说，具有i+1个位元输出信号的模拟至数字转换装置10可能为i位元的模拟至数字转换器。
关于图1所示模拟至数字转换装置10详细运作方式，举例说明如下。请参考图2，图2为图1所示模拟至数字转换装置10一实现方式的示意图。在图2中，模拟至数字转换装置10为一10位元模拟至数字转换器，输入电压VIN为输入端INP的电压VINP与输入端INN的电压VINN间的电压差(即VIN＝VINP-VINN)，电压VP为比较单元108输入端CINP的电压VPP与输入端CINN的电压VPN间的电压差(即VP＝VPP-VPN)。取样与保持单元106包括开关SW1、SW2及一电容阵列CA，电容阵列包括电容C1P～C10P及C1N～C10N，其中电容C1P～C10P分别耦接于取样信号P1～P10与输入端VPP之间，而电容C1N～C10N分别耦接于取样信号N1～N10与输入端VPN之间。电容C1P、C1N对应于位元D1，且电容C1P、C1N的电容值正比于权重W1；电容C2P、C2N对应于位元D2，且电容C2P、C2N的电容值正比于权重W2，以此类推。在此实施例中，权重集WSET的权重W10～W0分别为[448,256,144,80,46,24,12,8,4,2,1]，因此电容C1P、C1N的电容值为Cu，电容C2P、C2N的电容值为2Cu，以此类推。
需注意的是，权重集WSET的权重W10小于权重W9～W0的总和。也就是说，在此实施例中，权重W10为前述的权重Wx，使得相同的输入电压VIN可以用相异的数字输出信号DOUT来表示。此外，此实施例中权重集WSET的权重W9～W4也皆符合成为权重Wx的条件。
当图2所示模拟至数字转换装置10起始运作时，控制模块102切换取样信号SAM，以断开开关SW1、SW2。此时，电压VP等于输入电压VIN，取样信号P10～P1、N10～N1皆为模拟至数字转换装置10中一电源电压VDD。接下来，比较单元108根据电压VP，产生比较信号VOUT。根据比较信号VOUT，控制模块102产生数字输出信号DOUT的位元D10。当电压VPP大于电压VPN时，控制模块102调整位元D10为高逻辑准位(即〝1〞)，并将取样信号P10调整为地端电压及维持取样信号N10为电源电压VDD；而当电压VPP小于电压VPN时，控制模块102调整位元D10为低逻辑准位(即〝0〞)，并将取样信号P10维持在电源电压VDD及将取样信号N10调整为地端电压。于产生位元D10并据以调整取样信号P10、N10后，比较单元108依据调整后的电压VP，产生位元D9并经由控制模块102调整取样信号P9、N9。通过重复实施产生位元D10、D9的流程，控制模块102可依序产生数字输出信号DOUT的位元D8～D0。
在此实施例中，电容C1P～C10P及C1N～C10N的电容值可能会因制程漂移而偏离原始设计值，因此权重集WSET的权重W10～W0需被合适调整，以消除制程漂移所造成的非理想效应。为了达到上述目的，校准模块104会侦测数字输出信号DOUT是否具有相异的表达方式。在一实施例中，当数字输出信号DOUT的位元D10～D0中一位元Dz相异于位于位元Dz之后的多个位元时，校准模块104判断数字输出信号DOUT具有相异的表达方式。当校准模块104判断数字输出信号DOUT具有相异的表达方式时，校准模块104会将此时的数字输出信号DOUT储存为数字输出信号Draw1，并通过控制信号ADJ使控制模块102调整取样信号P10～P1、N10～N1为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在第2次转换电压VP的过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元Dz相异于数字输出信号Draw1的位元Dz。于第2次转换程序完毕后，校准模块104将新的数字输出信号DOUT储存为数字输出信号Draw2。根据数字输出信号Draw1与权重集WSET间的乘积PRO1()与数字输出信号Draw2与权重集WSET间的乘积PRO2间的差距，校准模块104调整权重集WSET，以消除模拟至数字转换装置10中制程漂移所造成的非理想效应。在此实施例中，模拟至数字转换装置10不需使用额外的模拟元件，来消除制程漂移所造成的非理想效应，模拟至数字转换装置10的制造成本及设计复杂度可被有效降低。
请参考图3，图3为图2所示的模拟至数字转换装置10运作时相关信号的示意图。在图3中，模拟至数字转换装置10在第1次取样所产生的数字输出信号DOUT的位元D10～D0为10001001010。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N1为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝0〞，并取得01110010100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为504及乘积PRO2为496，并将乘积PRO2与乘积PRO1的差距－8加至权重W10。经过第1次取样后，权重集WSET改变为[440,256,144,80,46,24,12,8,4,2,1]。
模拟至数字转换装置10在第2次取样所产生的数字输出信号DOUT的位元D10～D0也为10001001010。类似于第1次取样过程，校准模块104将10001001010储存为数字输出信号Draw1，并通过控制信号ADJ，取得01110010100作为数字输出信号Draw2。由于权重集WSET中W10已在第1次取样过程中被修正，因此在第2次取样时，乘积PRO1等于乘积PRO2，校准模块104不会调整权重集WSET。
在第3次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为01000101000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝0〞，并取得00111011010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为288及乘积PRO2为292，并将乘积PRO2与乘积PRO1间的差距4加至权重W9。需注意的是，在此实施例中，校准模块104会将乘积PRO2与乘积PRO1间的差距4一并加至权重W10。
模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为01000101000。类似于第3次取样过程，由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将01000101000储存为数字输出信号Draw1，并通过控制信号ADJ，取得00111011010作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第3次取样过程中被修正，因此在第4次取样时，乘积PRO1与PRO2相等，校准模块104不调整权重集WSET。通过重复上述校准程序，校准模块104可逐步修正权重集WSET，以达到消除模拟至数字转换装置10中非理想效应的目的。
请参考图4，图4为图2所示的模拟至数字转换装置10运作时相关信号的示意图。图4所示第1、2次取样过程可参照图3所示第1、2次取样过程的相关叙述，为求简洁在此不赘述。在第3次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为01000101000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝0〞，并取得00111011010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为288及计算数字输出信号Draw2与权重集WSET的乘积PRO2为292，并将乘积PRO2与乘积PRO1间的差距4加至权重W9。在此实施例中，在调整权重W9时，校准模块104不会一并调整权重W10。
类似于第3次取样过程，模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为01000101000。校准单元将01000101000储存为数字输出信号Draw1，并通过控制信号ADJ，取得00111011010作为数字输出信号Draw2。由于权重集WSET中W9已在第3次取样过程中被修正，因此在第4次取样过程中乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。
在第5次取样时，模拟至数字转换装置10产生的数字输出信号DOUT的位元D10～D0为10001001010。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝0〞，并取得01110010100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为496且乘积PRO2为500，并将乘积PRO2与乘积PRO1间的差距－4加至权重W10。
类似于第5次取样过程，模拟至数字转换装置10在第6次取样所产生的数字输出信号DOUT的位元D10～D0也为10001001010。校准单元将10001001010储存为数字输出信号Draw1，并通过控制信号ADJ，取得01110010100作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第1、3、5次取样过程中被修正，因此在第6次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。通过多次取样及校准过程，校准模块104可逐步修正权重集WSET，以消除模拟至数字转换装置10中的非理想效应。
请参考图5，图5为图2所示的模拟至数字转换装置10运作时相关信号的示意图。在第1次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D10，而取得01110000000作为数字输出信号DOUT的位元D10～D0。在此状况下，由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝1〞，并取得10000110100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为480及数字输出信号Draw2与权重集WSET的乘积PRO2为488。由于在取得数字输出信号Draw2时是将数字输出信号DOUT的位元D10强制设为〝1〞，因此在此实施例中校准模块104是将权重W10减去乘积PRO2与乘积PRO1间的差距8。经过第1次取样后，权重集WSET改变为[440,256,144,80,46,24,12,8,4,2,1]。
类似于第1次取样过程，模拟至数字转换装置10在第2次取样所产生的数字输出信号DOUT的位元D10～D0也为01110000000。校准单元将01110000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得10000110100作为数字输出信号Draw2。由于权重集WSET中W10已在第1次取样过程中被修正，因此在第2次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。
在第3次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D9，而取得00111000000作为数字输出信号DOUT的位元D10～D0。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D9为〝1〞，并取得01000001010作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算数字输出信号Draw1与权重集WSET的乘积PRO1为270及计算数字输出信号Draw2与权重集WSET的乘积PRO2为266。由于在取得数字输出信号Draw2时是将数字输出信号DOUT的位元D9强制设为〝1〞，因此在此实施例中校准模块104是将权重W9减去乘积PRO2与乘积PRO1间的差距－4。
类似于第3次取样过程，模拟至数字转换装置10在第4次取样所产生的数字输出信号DOUT的位元D10～D0也为00111000000。由于位元D9相异于随后的位元D8～D6，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将00111000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得01000001010作为数字输出信号Draw2。由于权重集WSET中W9已在第3次取样过程中被修正，因此在第4次取样时，乘积PRO2与乘积PRO1相等，校准模块104不调整权重集WSET。
在第5次取样时，模拟至数字转换装置10错误地判断数字输出信号DOUT的位元D10，而取得01110000000作为数字输出信号DOUT的位元D10～D0。在此状况下，由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式，并将数字输出信号DOUT储存为数字输出信号Draw1。接下来，校准模块104通过控制信号ADJ，使控制模块102调整取样信号P10～P1、N10～N10为电源电压VDD，以再次将电压VP转换为数字输出信号DOUT。在此次的转换过程中，控制模块102会根据控制信号ADJ，强制数字输出信号DOUT的位元D10为〝1〞，并取得10000110100作为数字输出信号Draw2。在取得数字输出信号Draw1、Draw2之后，校准模块104计算乘积PRO1为484及乘积PRO2为480，并将权重W10减去乘积PRO2与乘积PRO1间的差距－4。经过第5次取样后，权重集WSET改变为[444,260,144,80,46,24,12,8,4,2,1]。
类似于第5次取样过程，模拟至数字转换装置10在第6次取样所产生的数字输出信号DOUT的位元D10～D0也为01110000000。由于位元D10相异于随后的位元D9～D7，校准模块104判断数字输出信号DOUT具有相异的表达方式。校准单元将01110000000储存为数字输出信号Draw1，并通过控制信号ADJ，取得10000110100作为数字输出信号Draw2。由于权重集WSET中W10、W9已在第1、3、5次取样过程中被修正，因此在第6次取样时，乘积PRO1与乘积PRO2相等，校准模块104不调整权重集WSET。通过多次取样及校准过程，校准模块104可逐步修正权重集WSET，以消除模拟至数字转换装置10中的非理想效应。
由图5所示的实施例可知，即使模拟至数字转换装置10在转换数字输出信号DOUT时发生不正常运作，校准模块104仍可合适地修正权重集WSET。
根据不同应用及设计理念，本领域技术人员应可实施合适的更动及修改。在一实施例中，校准模块104可根据校准精准度的要求，调整校准模块在单次校准程序中修正权重集WSET的改变量。当修正权重集WSET的精准度要求提升时，校准模块104在单次校准程序中调整权重集WSET的改变量可小于数字输出信号Draw2与权重集WSET的乘积与数字输出信号Draw1与权重集WSET的乘积间的差距。举例来说，校准模块104在单次校准程序中调整权重集WSET的改变量可为1、0.5、0.25、0.125等数值，且不限于此。在另一实施例中，校准模块104在单次校准程序中调整权重集WSET的改变量可根据校准模块104所实施校准程序的次数而逐渐降低，以在精准度与校准速度间取得平衡。
此外，模拟至数字转换装置10可另包括一储存模块(未绘示于第1、2图)，用来储存调整过后的权重集WSET。在此状况下，模拟至数字转换装置10与起始运作时可读取储存模块中所储存的权重集WSET，作为产生数字输出信号DOUT的依据。储存单元可为只读式存储器(Read-Only Memory，ROM)、随机存取存储器(Random-Access Memory，RAM)、光碟只读存储器(CD-ROM/DVD-ROM)、磁带(magnetic tape)、硬碟(hard disk)及光学数据储存装置(optical data storage device)等，而不限于此。
上述实施例中校准模块104调整权重集WSET的流程可归纳为一校准方法60，如图6所示。校准方法60可用于一模拟至数字转换装置中一校准模块，其中该模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据该比较信号调整该多个取样信号，以产生对应于该输入电压及多个权重的一第一数字信号(如数字输出信号Draw1)。需注意的是，多个权重包括一第一权重，其中该第一权重的数值小于该多个权重中位于该第一权重之后的权重的数值总和。也就是说，该模拟至数字转换装置可利用相异的数字信号表示相同的输入电压。校准方法60包括以下步骤：
步骤600：开始。
步骤602：根据该第一数字信号，调整该多个取样信号，以产生一第二数字信号，其中该第二数字信号相异于该第一数字信号且对应于该多个权重。
步骤604：根据该第一数字信号及该第二数字信号，调整该多个权重。
步骤606：结束。
根据校准方法60，校准模块首先根据第一数字信号(如数字输出信号Draw1)，调整多个取样信号，以取得一第二数字信号(如数字输出信号Draw2)。第二数字信号相异于第一数字信号且对应于多个权重。举例来说，当第一数字信号中一第一位元相异于位于第一位元之后的多个位元时，校准模块通过调整多个取样信号所取得的第二数字信号的第一位元相异于第一数字信号的第一位元。
接下来，校准模块根据第一数字信号及第二数字信号，调整多个权重。在一实施例中，校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与多个权重的一第二乘积间的一差距，调整多个权重中对应于第一位元的一第一权重。在另一实施例中，该校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与多个权重的一第二乘积间的一差距，调整多个权重中对应于第i位元的一第i权重及多个权重中位于第i权重之前的权重。在又另一实施例中，该校准模块根据第一数字信号与多个权重的一第一乘积与第二数字信号与该多个权重的一第二乘积间的一差距，将多个权重中对应于第一位元的一第一权重调整一改变量，其中该改变量可等于或小于第一乘积与第二乘积间的差距。校准方法60的详细运作过程可参照前述，为求简洁，在此不赘述。
此外，校准模块可将调整过后的多个权重储存于模拟至数字转换装置中一储存模块。模拟至数字转换装置起始运作时，可读取储存模块的多个权重作为产生第一数字信号及第二数字信号的依据。
根据不同应用及设计理念，校准模块106可以各式各样的方式实现。举例来说，请参考图7，图7为本发明实施例中一校准模块70的示意图。校准模块70用于一模拟至数字转换装置，其包括一处理单元700以及一储存单元710。处理单元700可为一微处理器或一特定应用集成电路(Application-Specific Integrated Circuit，ASIC)。储存单元710可为任一数据储存装置，用来储存一程序代码714，处理单元700可通过储存单元710读取及执行程序代码714。举例来说，储存单元710可为只读式存储器、随机存取存储器、光盘只读存储器、磁带、硬盘及光学数据储存装置等，而不限于此。
在此实施例中，校准方法60可被编译成程序代码714，以使校准模块70根据程序代码714，实施步骤600～606来调整对应于模拟至数字转换装置的数字输出信号的多个权重，从而消除模拟至数字转换装置中的非理想效应。
综上所述，上述实施例中校准模块可根据对应于相同输入电压的相异数字输出信号，调整模拟至数字转换装置中对应于数字输出信号的多个权重。如此一来，模拟至数字转换装置不需使用额外的模拟元件，即可消除制程漂移所造成的非理想效应。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种模拟至数字转换装置，包括：
一转换模块，用来根据多个取样信号，取样一输入电压，以产生一比较信号；
一控制模块，用来根据所述比较信号，调整所述多个取样信号，以产生对应于所述输入电压的一第一数字信号，其中所述第一数字信号对应于多个权重；以及
一校准模块，用来根据所述第一数字信号，调整所述多个取样信号，以使所述控制模块根据所述比较信号取得一第二数字信号，其中所述第二数字信号相异于所述第一数字信号且对应于所述多个权重；以及根据所述第一数字信号及所述第二数字信号，调整所述多个权重。
2.如权利要求1所述的模拟至数字转换装置，其特征在于所述多个权重包括一第一权重，其中所述第一权重的数值小于所述多个权重中位于所述第一权重之后的权重的数值总和。
3.如权利要求1所述的模拟至数字转换装置，其特征在于当所述第一数字信号中一第一位元相异于所述第一数字信号中位于所述第一位元随后的多个位元时，所述校准模块调整所述多个取样信号，以使所述第一数字信号的所述第一位元相异于所述第二数字信号的所述第一位元。
4.如权利要求3所述的模拟至数字转换装置，其特征在于所述校准模块根据所述第一数字信号与所述多个权重的一第一乘积与所述第二数字信号与所述多个权重的一第二乘积间的一差距，调整所述多个权重中对应于所述第一位元的一第一权重。
5.如权利要求4所述的模拟至数字转换装置，其特征在于所述校准模块根据所述第一乘积与所述第二乘积的所述差距，调整所述多个权重中所述第一权重及位于所述第一权重之前的权重。
6.如权利要求4所述的模拟至数字转换装置，其特征在于所述校准模块根据所述第一乘积与所述第二乘积的所述差距，将所述第一权重调整一改变量。
7.如权利要求6所述的模拟至数字转换装置，其特征在于所述改变量等于或小于所述差距。
8.如权利要求1所述的模拟至数字转换装置，还包括：
一储存单元，用来储存调整后的所述多个权重。
9.一种校准方法，用于一模拟至数字转换装置，其特征在于所述模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据所述比较信号调整所述多个取样信号，以产生对应于所述输入电压及多个权重的一第一数字信号，所述校准方法包括：
根据所述第一数字信号，调整所述多个取样信号，以产生一第二数字信号，其中所述第二数字信号相异于所述第一数字信号且对应于所述多个权重；以及
根据所述第一数字信号及所述第二数字信号，调整所述多个权重。
10.一种校准模块，用于一模拟至数字转换装置，其特征在于所述模拟至数字转换装置根据多个取样信号，取样一输入电压来产生一比较信号，并根据所述比较信号调整所述多个取样信号，以产生对应于所述输入电压及多个权重的一第一数字信号，所述校准模块包括：
一处理单元；以及
一储存单元，用来储存一程式代码，所述程式代码指示所述处理单元执行以下步骤：
根据所述第一数字信号，调整所述多个取样信号，以产生一第二数字信号，其中所述第二数字信号相异于所述第一数字信号且对应于所述多个权重；以及
根据所述第一数字信号及所述第二数字信号，调整所述多个权重。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104115165A TWI568192B (zh) | 2015-05-13 | 2015-05-13 | 類比至數位轉換裝置及相關的校正方法與校正模組 |
| TW104115165 | 2015-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106301366A true CN106301366A (zh) | 2017-01-04 |
| CN106301366B CN106301366B (zh) | 2019-10-18 |
Family
ID=55275532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510317423.0A Active CN106301366B (zh) | 2015-05-13 | 2015-06-11 | 模拟至数字转换装置及相关的校准方法与校准模块 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9264058B1 (zh) |
| CN (1) | CN106301366B (zh) |
| TW (1) | TWI568192B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10128862B2 (en) * | 2016-01-21 | 2018-11-13 | Mediatek Inc. | Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device |
| TWI717958B (zh) | 2019-12-31 | 2021-02-01 | 財團法人工業技術研究院 | 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989002A (en) * | 1990-02-12 | 1991-01-29 | Texas Instruments Incorporated | Common-mode error self-calibration circuit and method of operation |
| US6707403B1 (en) * | 2002-11-12 | 2004-03-16 | Analog Devices, Inc. | Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter |
| CN101072032A (zh) * | 2006-05-12 | 2007-11-14 | 中兴通讯股份有限公司 | 一种逐次逼近的模数转换电路 |
| CN101322313A (zh) * | 2005-12-08 | 2008-12-10 | 模拟装置公司 | 包含校正数模转换器的数字校正连续逼近例程转换器 |
| CN102025375A (zh) * | 2010-12-07 | 2011-04-20 | 西安电子科技大学 | 模数转换器及其数字校准电路 |
| US20130044014A1 (en) * | 2011-08-15 | 2013-02-21 | Himax Technologies Limited | Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof |
| US8981973B2 (en) * | 2013-03-08 | 2015-03-17 | Microchip Technology Incorporated | Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6809859B2 (en) * | 2002-07-31 | 2004-10-26 | Semrock, Inc. | Optical filter and fluorescence spectroscopy system incorporating the same |
| CN103583002A (zh) * | 2011-05-10 | 2014-02-12 | 松下电器产业株式会社 | 逐次比较型ad变换器 |
| TWI454065B (zh) * | 2011-11-23 | 2014-09-21 | Ind Tech Res Inst | 逐次逼近暫存器類比數位轉換器及其線性度校正的方法 |
-
2015
- 2015-05-13 TW TW104115165A patent/TWI568192B/zh active
- 2015-06-11 CN CN201510317423.0A patent/CN106301366B/zh active Active
- 2015-07-13 US US14/797,192 patent/US9264058B1/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989002A (en) * | 1990-02-12 | 1991-01-29 | Texas Instruments Incorporated | Common-mode error self-calibration circuit and method of operation |
| US6707403B1 (en) * | 2002-11-12 | 2004-03-16 | Analog Devices, Inc. | Analog to digital converter with a calibration circuit for compensating for coupling capacitor errors, and a method for calibrating the analog to digital converter |
| CN101322313A (zh) * | 2005-12-08 | 2008-12-10 | 模拟装置公司 | 包含校正数模转换器的数字校正连续逼近例程转换器 |
| CN101072032A (zh) * | 2006-05-12 | 2007-11-14 | 中兴通讯股份有限公司 | 一种逐次逼近的模数转换电路 |
| CN102025375A (zh) * | 2010-12-07 | 2011-04-20 | 西安电子科技大学 | 模数转换器及其数字校准电路 |
| US20130044014A1 (en) * | 2011-08-15 | 2013-02-21 | Himax Technologies Limited | Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof |
| US8981973B2 (en) * | 2013-03-08 | 2015-03-17 | Microchip Technology Incorporated | Successive-approximation-register (SAR) analog-to-digital converter (ADC) attenuation capacitor calibration method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI568192B (zh) | 2017-01-21 |
| CN106301366B (zh) | 2019-10-18 |
| US9264058B1 (en) | 2016-02-16 |
| TW201640828A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103281083B (zh) | 带数字校正的逐次逼近全差分模数转换器及其处理方法 | |
| CN102171931B (zh) | 数据转换电路及其方法 | |
| CN104796149B (zh) | 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法 | |
| CN107046424A (zh) | 具有双转换的adc后台校准 | |
| CN104779954B (zh) | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 | |
| CN107565969B (zh) | 电容阵列、逐次逼近型模数转换器以及电容阵列板 | |
| CN104079298A (zh) | 自校准桥接电容结构的逐次逼近型模数转换器 | |
| CN102970038B (zh) | 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法 | |
| CN104283558B (zh) | 高速比较器直流失调数字辅助自校准系统及控制方法 | |
| KR20180062975A (ko) | Dac 커패시터 어레이 및 아날로그-디지털 컨버터, 아날로그-디지털 컨버터 전력 소비를 감소하는 방법 | |
| CN1625840A (zh) | 用于校准数模转换器的方法和数模转换器 | |
| CN106253901A (zh) | 模拟数字转换装置及相关的校准方法及校准模块 | |
| CN101388667B (zh) | 可自我校准的数字模拟转换器及其方法 | |
| CN110649924B (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
| CN103117747A (zh) | 数模转换器dac及其校准电路 | |
| CN112803946B (zh) | 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法 | |
| CN103095300A (zh) | 逐次逼近模拟至数字转换器及转换方法 | |
| CN108631783A (zh) | 一种用于多通道adc的基准电压失配校准电路 | |
| CN107302359A (zh) | 高精度逐次逼近结构adc的变权重子dac校正方法 | |
| CN103095303A (zh) | 一种电流型与电压型组合数模转换器 | |
| CN107046422A (zh) | 模数转换器中减少偏移的技术 | |
| CN106301366A (zh) | 模拟至数字转换装置及相关的校准方法与校准模块 | |
| CN106899300A (zh) | 一种用于逐次逼近模数转换器的冗余循环平均方法 | |
| CN110504966B (zh) | 一种模数转换器的校准系统及方法 | |
| CN107248864A (zh) | 基于权重校准的高精度模数转换器及转换方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |