CN101322313A - 包含校正数模转换器的数字校正连续逼近例程转换器 - Google Patents

包含校正数模转换器的数字校正连续逼近例程转换器 Download PDF

Info

Publication number
CN101322313A
CN101322313A CNA2006800456677A CN200680045667A CN101322313A CN 101322313 A CN101322313 A CN 101322313A CN A2006800456677 A CNA2006800456677 A CN A2006800456677A CN 200680045667 A CN200680045667 A CN 200680045667A CN 101322313 A CN101322313 A CN 101322313A
Authority
CN
China
Prior art keywords
analog
conversion
digital converter
continuously
engine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800456677A
Other languages
English (en)
Other versions
CN101322313B (zh
Inventor
克里斯托弗·彼得·赫里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101322313A publication Critical patent/CN101322313A/zh
Application granted granted Critical
Publication of CN101322313B publication Critical patent/CN101322313B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

提供了一种具有改进的差分非线性的模数转换器。这个转换器具有存储器，这个存储器用来查找实际的权重或与一些位相对应的权重误差，这些位被保留作为SAR处理的一部分来形成输出校正值。这个值的一部分，比如一个余数(十进制表示法的小数点后面的部分)被用于驱动校正DAC，导致对提供给由ADC使用的比较器的试验值应用校正。

Description

包含校正数模转换器的数字校正连续逼近例程转换器
技术领域
本发明涉及一种改进的连续逼近例程(SAR)模数转换器和改进模数转换器的准确度的方法。
背景技术
数字校准连续逼近模数转换器(ADC)现在是众所周知的。为了避免在这样的ADC中丢失代码，需要在数模转换器DAC中，如果有的话，有某种形式的误差校正。这可以具有少于两位权重的基数、附加纠错位的形式，或其他的冗余形式。
在没有校正的传统SAR转换器中，最终的结果是理想的保留位权重的和。比如，对于6位转换器，它输出结果101011，这个结果的值被取为32+8+2+1＝43。但是假设对这个转换器我们知道实际的位权重是32.5，16.0，8.4，4.0，2.1和1。数字校正转换器通过把这些保留位的实权重相加来确定最终的结果，32.5+8.4+2.1+1＝44，然后输出代表那个结果的适当数字值。于是最终结果数字校正后的二进制结果是101100。
如上文所述，数字校正ADC需要某种形式的冗余来避免误差。为了示范这一点，考虑这样的例子，一个6位ADC有33，16，8，4，2和1的位权重，也就是，最高有效位的权重多出一个最低有效位LSB。假设输入等效于比如32.9的位权重。值33将会在第一位试验时被拒绝，因为33的权重比32.9大。所有后续的位会被保留，得出一个值16+8+4+2+1＝31。这有1.9的误差。为了避免这个，需要和保留位的任意组合的最大总误差同量级的冗余。对于上面的例子我们可以增加权重为1的冗余位，得出具有权重33，16，8，4，2，1，1的DAC。现在，MSB位被拒绝后，所有后面的位都被保留，包括附加的冗余位，得出权重16+8+4+2+1+1＝32。现在误差被减小到0.9LSB，在转换器的精度内。
ADC的一个特别重要的规格是差分非线性，DNL。这可以被定义为转换器代码的实际代码宽度和理想代码宽度的差相对于理想代码宽度(1个LSB)的比值。注意到数字校正是一个后处理活动很重要。它根本不会影响到ADC的模拟部分的操作。因此对于一个模拟ADC和一个应用数字校正的同样的ADC，代码之间的变换发生在同一个地方。这是数字校正ADC的一个局限。ADC的另一个重要的规格是积分非线性，INL。INL可以定义为相对于穿过ADC传递函数的端点的直线的偏差。数字校正可以改进ADC的INL。
发明内容
按照本发明的第一个方面，提供了一个模数转换器，包括连续逼近引擎；转换校正器；和校正数模转换器，其与连续逼近引擎通信以向其提供模拟校正因子，从而解决所述引擎中实际位权重与理想位权重之间的差异；其中在模数转换期间，转换校正器形成转换校正器输出值，且这个转换校正器输出值的一部分被作为校正值提供给校正数模转换器。
这样就有可能提供一种数字校正模数转换器，其中相邻代码变换之间的步长对应于转换器的输入的等间距变化，使得DNL误差被基本消除。
优选地，校正DAC具有从零到满标度只跨越少数LSB的输出。
优选地，这个校正值代表试验的位的实际值和它的理想值之间的差的剩余数(也就是小于1个LSB的值，或者我们为了方便讨论转换成十进制表示法，小数点右边的值)。更加优选地，这个校正值代表在转换过程中保留的位的实际值和理想值之间的差的剩余数(或余数)，该实际值可包含正被试验的位的值。令人惊奇的是，发明者已经认识到，校正模数转换器能够被限制为输出1LSB或比1LSB稍小的实际位权重和理想位权重之差的剩余数。这个剩余数可以比1LSB稍小，因为形成余数的二进制位加起来小于1个LSB。
有利的是，校正转换器具有保存位的实际权重的存储器。从而，校正转换器能够担当提供校正过的数字输出值和形成可以用于校正数模转换器的校正值的双重角色。这个校正值可以被截取出余数(也就是小于1LSB的部分)，或被限制为代表实际值和理想值的差，其中校正值的整数部分，或者实际上整个校正值被限制在有界的值范围内。
这样，本发明提供了一种消除数字校正ADC的DNL误差的方法。这可以通过增加一个非常小的ADC来达到，它在优选实施例中具有正好为1LSB的满标度跨度。这个DAC负责实际位权重与理想位权重之差的余数，因此在下文的描述中被称为余数ADC。本发明可以被认为是介于模拟ADC和数字校正ADC之间的混合体。余数ADC以及任何跟它有关联的逻辑具有反相操作。因此馈送给它的余数越大，DAC的输出就越负。因此，在优选实施例中，这个校正值或余数被从ADC的模拟值输出中减去，并在连续逼近转换过程中被测试。
根据本发明的第二个方面，提供了一种执行模数转换的方法，包括步骤：
a.作为连续逼近转换的一部分，使用连续逼近转换器执行至少一个位试验；
b.形成转换较正器输出值，其中考虑到连续逼近转换器中实际位权重相对于其理想值的差异；
c.使用转换校正器输出的值约束表示来形成校正，该校正被应用于连续逼近转换器；和
d.继续连续逼近转换。
根据本发明的第三个方面，提供了一种执行模数转换的方法，包括步骤：
a.作为连续逼近转换的一部分，执行多个位试验；
b.确定由位试验导致的实际权重，和计算余数；
c.使用这个余数形成校正，该校正被应用于模数转换器；和
d.完成连续逼近转换。
附图说明
将参考附图仅通过非限制性例子来进一步描述本发明，其中：
图1示意性示出一个ADC，其构成本发明的一个例子；
图2示意性示出开关电容器SAR和余数ADC的优选实现。
具体实施方式
图1示出了ADC的顶层图。块1表示连续转换引擎，包括DAC 2，比较器4和连续逼近寄存器6，这些形成SAR转换器的主要部件。块2表示转换校正器，包括ROM 10和累加器12，ROM 10含有实际的(与理想的相对)位权重的表示，累加器12用来对这些位权重求和。控制逻辑14被这些块共享，且为本领域技术人员所熟知。校正DAC 20被提供来修正被比较器4比较的电压，并对累加器12的输出做出响应。块1和其DAC可以由任何ADC/DAC技术构成，并因此不需要详细的描述。应当理解，DAC 2尤其适合用开关电容器技术实现。
块2中部件的操作也应是本领域技术人员所熟悉的。作为SAR试验一部分被保留的保留位的实际权重被从ROM中调出，并且在累加器12中相加在一起。然后将最后的结果截取到所需的精度，该精度通常就是转换器的精度。
随着校正DAC 20的加入，ADC的操作如下。就常规数字校正转换器而言，在每一个位试验后，如果一个位要被保留，这个位的实际权重被从ROM中提取，并在累加器中与所有先前保留的权重的和相加。然而这个累加和的一部分，比如“余数”，也就是计算结果小数点后面的部分(或者小于1LSB的剩余数)被计算出来，并提供给校正DAC 20来输出到转换引擎的模拟部分。
位权重中的大误差几乎总是与较高有效位相关。较低有效位可以因此被认为是理想的。比如我们可以选择，在这个简化例子中，将位权重4，2和1认作是理想的位权重。所以在与位权重8关联的位试验后，余数将不会变化。当DAC被设置来测试位权重4的时候，余数被馈送到校正DAC 20，使得对于位权重4的试验，最终，比较器的输入也会受余数DAC的影响。此后位权重2和1的试验正常执行。
为了理解为什么校正DAC 20能消除DNL误差，考虑一个没有校正DAC的简单情况，其中仅位权重8有误差并且值为8.75(由整数部分8和余数部分0.75组成)。每当这一位被设定时，DAC会高3/4LSB。所以对于代码7到8的变化，DAC会改变对应于1.75LSB的量，这会为ADC带来0.75LSB的DNL误差。而有了校正DAC 20的操作，DAC减去3/4LSB的余数，得到这个位的净权重8.75-0.75＝8。位权重8的误差由此被消除。
如果这个位具有9.75的权重而不是8.75，每当这个位被设定时，余数DAC仍然会扣除3/4 LSB的量，得出净权重9。虽然这个位的理想权重是8，然而累加器会解决这个误差的整数部分，因为一个9.75的值将会被加到累加器中。误差中的0.75部分，即整数以下的余数，被校正DAC有效去除。
由此更进一步，考虑当位权重16也存在误差，并且实际值为16.5的情况。于是这两个位的权重合计为25.25。当这两个位都被保留时，校正DAC会减去0.25LSB的值，得出净权重25。在这个情况下，DAC误差的余数部分，也就是说小于1LSB的部分被消除，但组合的权重仍然高1LSB，它应该是24LSB。再一次地，这个误差的整数部分会在累加器中解决，因为一个25.25的值将会被加到累加器中，且最终结果被取为累加器输出的整数部分。
SAR转换器可以被认为是像权重标尺(weigh scale)一样操作，其中我们寻找等于(或平衡于)我们试图测量的模拟值的组合权重。如果我们在转换结束的时候已经取得了平衡，那么如果我们知道实际权重的组合值，我们就知道了我们试图测量的输入值的权重。因而在上面的情况中，如果设置这两个位导致平衡，那么我们就知道输入值有一个25的权重，误差在这个转换器的精度，1个LSB以内。
像此前所提那样，对于有实误差的DAC，数字校准ADC需要冗余来避免误差。在转换结束前将校正ADC改变一些LSB，会增加对冗余的进一步要求。就像上面描述的那样，余数DAC可以递减0到1LSB之间的量。对于在转换结束前仍达到“平衡”的转换器，DAC 2必须也能够递增0到1LSB之间的量。这可以用很多方法执行。一种方法需要具有位权重为1LSB的附加冗余位，这个冗余位在对校正DAC的最后(或唯一)更新后被测试。
上述广泛的概念可以通过多种方法实现。一些或全部位权重的整数部分的累加可以在转换后被执行，以最小化累加器到其他敏感的模拟元件的噪声耦合。校正DAC可以有不同的范围，比如说从-0.5到+0.5的范围，以最小化以后在转换中的步长。校正DAC可以在转换中被不止一次地更新，而不仅仅是优选实施例中的一次。
虽然校正DAC被如优选实施例中那样描述为具有1LSB的范围，然而很有可能N位余数DAC会具有(2N-1)/2NLSB的实际范围。虽然随着N的变大，这会趋于1LSB，但是不会正好为1LSB。
提供比余数DAC具有更多小于1LSB的位的累加器会更有效率。
校正DAC以降低主DAC的输出值的方法有利地耦合到主DAC。然而在单端ADC中，校正DAC可被耦合到比较器的输入端，而用于SAR试验的开关电容器阵列被耦合到比较器的另一个输入端。进一步地，这个比较器可以被修正使得即使ADC是一个差分ADC，校正DAC仍然可以通过对校正DAC在比较器输入级的贡献求和来修正由开关电容器阵列提供的信号的有效值。在开关电容器DAC的实现中，如图2所示，校正DAC 40可以是分立的DAC，其通过耦合电容器44耦合到主DAC 42。高精度转换器通常拥有主DAC 42和一个或多个次DAC 46，它们之间有耦合电容器44。在其最简单的形式中，单个次DAC 46通过小耦合电容器耦合到主DAC 42。通过这种安排，余数DAC 40可以通过对次DAC 46增加额外的电容器和相应的开关来有效地构成。
这个优选实施例的6位例子(为了使这个例子简单而选择)如图2所示。DAC被分为两个阵列(虽然可以是更多)来降低电容器阵列的总体尺寸，信号只被采样到主阵列。众所周知，如果次阵列也不采样输入信号，就会出现增益误差，除非使用所谓的采样电容器C5。这个电容器，在主阵列中，与这个阵列中的其他电容器并行对输入采样，但之后只被切换到Vref-用于位试验。
在采样S0闭合时，余数电容器Cr1和Cr2被开关SR2和SR4切换到Vref+，C1到C4被开关S1，S3，S5和S7切换到Vref-，电容器C5到C8被开关S10，S12，S15和S18切换到输入端。在采样之后S0断开，C1到C7被切换到Vref-，C8被切换到Vref+，从而允许MSB位B6的测试。然后当比较器指示DAC相对于比较器-Ve输入上的电压是正的时，这个电容器被切换回到Vref-。然后同样的位试验操作在位B5，B4，B3和B2上执行。存储的保留位的权重被从ROM 10中取回，并在转换过程中加到累加器上。在位试验B2后，来自累加器的余数被馈送到余数DAC开关SR1到SR4。如果累加器的0.5位是逻辑1，那么Cr2的驱动极板被从Vref+切换到Vref-。同样的，如果余数DAC的0.25位是逻辑1，则Cr1的驱动极板从Vref+切换到Vref-。通过这种方法，次DAC电压的负偏移可以被产生，然后通过耦合电容器耦合到主DAC。然后位试验B1和B0通过正常方式执行。最后的结果被取为累加器输出的整数部分。
差分SAR转换器已被熟知，这些转换器通常有DAC阵列，其耦合到比较器的两个输入端。在这种转换器中，校正DAC能够被形成为负阵列的一部分。这种余数DAC的电容器会以更加传统的方式下被切换，被选择电容器的驱动节点被从Vref-切换到Vref+，以在负DAC中产生正偏移。这与上述的在正DAC中产生负偏移具有相同的效果。
虽然在仅仅传递作为小数点后面部分的余数到校正DAC的环境中描述了本发明，然而其他操作模式也是可能的。这样，连续逼近转换引擎的权重的实际值和连续逼近转换引擎的权重理想值之间的误差可以被计算，并且这个差值的一部分能够用于驱动校正DAC。这样，把这个差值看作包括一个整数部分和一个余数部分，整数部分可以被限制在一个范围内，例如，1或2LSB，而余数部分可以不经修改地传递，使得被校正DAC应用的最大校正可以是限制的整数部分和余数部分的和，因此，其本身可被限制为或许2或3LSB。
然而在限制提供给校正DAC的校正值到仅小于1LSB(余数)的量时有一些明显的好处。具有仅仅小于1LSB的全标尺范围的校正DAC不单单比具有几个LSB的全标尺范围的校正DAC尺寸更小，而且具有更小的增益和DNL误差。从这样的事实中可看到只使用余数的特别优势：任何馈送到校正DAC的值必须也从实际保留位权重的和所给出的转换结果中减去。这里，只有余数被馈送到校正DAC，不需要任何实际的减法操作，因为通过忽略在转换结果中小于1LSB的值，余数被有效地减去。然而，如果大于1LSB的值范围被馈送到校正DAC，实际减法操作是需要的。
与位权重误差分别地对位权重理想值求和是熟知的。也可以提供整个积累的保留位权重误差作为校正DAC的输入，使得DAC输出被去除保留位误差。最后结果由积累的理想位置给出。然而，校正DAC将必须包含保留位权重误差的整个整数部分和小数部分。结果需要一个更大的校正DAC。
虽然校正DAC被示出为和连续逼近转换引擎内的DAC通信，然而也可以把校正DAC直接连接到比较器，使得例如主DAC连接到比较器的非反相输入端，并且校正DAC连接到比较器的反相输入端。
如之前这里提到的，连续逼近转换引擎需要冗余。这能够以本领域技术人员熟知的方式提供。例如通过包含冗余位或通过使用基数小于2的转换引擎。
以上方法也是去除DNL误差的有效方法，因为不需要多于一次的附加位试验。这与现有技术的使DAC具有高于所需的精度并且然后取整或截取到要求的精度的方法可形成有利的对比。虽然这不去除DNL误差，但它们可被降低到一个可以接受的水平。

Claims (23)

1.一种模数转换器，包括：
连续逼近引擎；
转换校正器和
校正数模转换器，其与连续逼近引擎通信，用于向连续逼近引擎通信提供模拟校正因子，从而解决所述引擎中实际和理想位权重之间的差异；
其中在模数转换期间，转换校正器形成转换校正器输出值，并且一部分转换校正器输出值作为校正值被提供给校正数模转换器。
2.根据权利要求1所述的模数转换器，其中，转换校正器包括储存连续逼近引擎的位权重的实际值的存储器，并且由连续逼近引擎选择的位权重的实际值被求和以形成转换校正器输出值。
3.根据权利要求1所述的模数转换器，其中，转换校正器包括存储连续逼近引擎的位权重的实际值和理想位权重值之间的差值的存储器，并且由连续逼近引擎选择的位权重的差值被求和以形成转换校正器输出值。
4.根据权利要求1所述的模数转换器，其中，在连续逼近转换结束前，校正值应用于至少一个位试验。
5.根据权利要求1所述的模数转换器，其中，校正值应用于连续逼近引擎，以增加连续逼近引擎的数模转换器的输出和连续逼近引擎的比较器的参考输入之间的差值。
6.根据权利要求1所述的模数转换器，其中，选择的位权重的值被从存储器读出以找到真实位权重，并且真实位权重的余数被用作校正数模转换器的输入。
7.根据权利要求1所述的模数转换器，其中，转换输出值的部分包括其余数。
8.根据权利要求7所述的模数转换器，其中，转换输出值的部分还包括转换校正器输出值的整数部分，该整数部分被约束在预定值范围内。
9.根据权利要求1所述的模数转换器，其中，模数转换器包括第一开关电容器阵列，用于在连续逼近转换过程中提供试验值，并且校正数模转换器被形成为第一开关电容器阵列通信的另一个阵列中的多个开关电容器。
10.根据权利要求9所述的模数转换器，其中，另一个阵列中的电容器不涉及输入信号采样，并且与用于采样输入信号的第一阵列中电容器通过至少一个耦合电容器分离开。
11.根据权利要求1所述的模数转换器，其中，转换校正器输出值的部分是转换校正器输出值的余数。
12.根据权利要求1所述的模数转换器，其中，校正值具有一个最低有效位的范围。
13.根据权利要求1所述的模数转换器，其中，校正值具有少于模数转换器输出的一个最低有效位的范围。
14.根据权利要求1所述的模数转换器，其中，模数转换引擎有冗余。
15.根据权利要求14所述的模数转换器，其中，连续逼近转换引擎的一些冗余出现在对校正数模转换器的最终更新后的一个或多个位试验中。
16.根据权利要求1所述的模数转换器，其中，校正数模转换器被形成为连续逼近引擎内的数模转换器的部分，或与连续逼近引擎内的比较器的比较器输入通信。
17.根据权利要求1所述的模数转换器，其中，校正值应用于连续逼近引擎，使得对于模数转换器的至少一些输入，未保留的后续位权重将被保留。
18.一种执行模数转换的方法，包括步骤：
a.使用连续逼近转换器执行作为连续逼近转换的部分的至少一个位试验；
b.在考虑到连续逼近转换器中实际位权重与理想值的差异的情况下形成转换校正器输出值；
c.使用转换校正器输出的值约束表示形成应用于连续逼近转换器的校正；以及
d.继续连续逼近转换。
19.根据权利要求18所述的方法，其中，转换输出的约束表示是其余数部分。
20.一种执行模数转换的方法，包括步骤：
a.作为连续逼近转换的部分，执行多个位试验；
b.确定由位试验产生的实际位权重，并计算余数；
c.使用余数形成应用于模数转换器的校正；和
d.完成连续逼近转换。
21.根据权利要求20所述的方法，其中，余数校正具有少于最低有效位的量。
22.根据权利要求20所述的方法，其中，作为连续逼近过程的部分，将校正从模数转换器产生的试验值中减去。
23.根据权利要求20所述的方法，还包括输出除去余数的连续逼近位试验的结果的步骤。
CN2006800456677A 2005-12-08 2006-12-08 包含校正数模转换器的数字校正连续逼近例程转换器及其模数转换方法 Expired - Fee Related CN101322313B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US74844105P 2005-12-08 2005-12-08
US60/748,441 2005-12-08
US11/634,053 2006-12-05
US11/634,053 US7605741B2 (en) 2005-12-08 2006-12-05 Digitally corrected SAR converter including a correction DAC
PCT/US2006/047045 WO2007145665A2 (en) 2005-12-08 2006-12-08 Digitally corrected sar converter including a correction dac

Publications (2)

Publication Number Publication Date
CN101322313A true CN101322313A (zh) 2008-12-10
CN101322313B CN101322313B (zh) 2011-06-15

Family

ID=38138748

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800456677A Expired - Fee Related CN101322313B (zh) 2005-12-08 2006-12-08 包含校正数模转换器的数字校正连续逼近例程转换器及其模数转换方法

Country Status (6)

Country Link
US (1) US7605741B2 (zh)
EP (1) EP1958333B1 (zh)
JP (1) JP4890561B2 (zh)
CN (1) CN101322313B (zh)
DE (1) DE602006014195D1 (zh)
WO (1) WO2007145665A2 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101895294A (zh) * 2010-08-12 2010-11-24 美凌微电子(上海)有限公司 一种用于逐步接近型数模转换器的自测装置和自测方法
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN103518327A (zh) * 2011-04-13 2014-01-15 美国亚德诺半导体公司 自定时的数模转换器
CN103546157A (zh) * 2013-10-23 2014-01-29 电子科技大学 电流舵数模转换装置
CN104396145A (zh) * 2012-04-26 2015-03-04 马维尔国际贸易有限公司 用于模数转换器的方法和设备
CN105610446A (zh) * 2014-11-10 2016-05-25 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换器与转换方法
CN106301366A (zh) * 2015-05-13 2017-01-04 矽创电子股份有限公司 模拟至数字转换装置及相关的校准方法与校准模块
CN106712770A (zh) * 2016-12-28 2017-05-24 广东大普通信技术有限公司 一种提高数模转换器的输出精度的方法和装置
CN107248864A (zh) * 2017-06-08 2017-10-13 中国电子科技集团公司第二十四研究所 基于权重校准的高精度模数转换器及转换方法
CN107306135A (zh) * 2016-04-22 2017-10-31 瑞昱半导体股份有限公司 数字模拟转换器的校正电路及校正方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331640B1 (en) 1998-10-13 2001-12-18 Hoffmann-La Roche Inc. Diaminopropionic acid derivatives
US7609184B2 (en) * 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
KR101007063B1 (ko) * 2008-10-31 2011-01-12 한국과학기술원 Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
US7755521B1 (en) * 2008-12-23 2010-07-13 Advantest Corporation A-D convert apparatus, D-A convert apparatus and adjustment method
US7916057B2 (en) * 2009-04-27 2011-03-29 Linear Technology Corporation Complex-admittance digital-to-analog converter
US8164495B2 (en) * 2009-11-12 2012-04-24 Intersil Americas Inc. Integrated non-linearity (INL) and differential non-linearity (DNL) correction techniques for digital-to-analog converters (DACS)
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
US8223044B2 (en) 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
US8295214B2 (en) * 2010-04-22 2012-10-23 Plx Technology, Inc. Reducing transmit signal components of a receive signal of a transceiver
KR101716782B1 (ko) 2010-09-30 2017-03-16 삼성전자 주식회사 디지털-아날로그 변환 회로 및 이를 포함하는 아날로그-디지털 변환기
TWI454065B (zh) 2011-11-23 2014-09-21 Ind Tech Res Inst 逐次逼近暫存器類比數位轉換器及其線性度校正的方法
TWI497918B (zh) 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
CN104348485B (zh) * 2013-08-06 2017-09-15 博通集成电路（上海）有限公司 模数转换器和将模拟信号转换为数字信号的方法
US9077355B2 (en) * 2013-08-20 2015-07-07 Broadcom Corporation Switched capacitance converter
DE102013222782A1 (de) * 2013-11-08 2015-05-13 Robert Bosch Gmbh Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
CN104660261B (zh) * 2013-11-19 2019-01-29 山东共达电声股份有限公司 一种自适应量化的模拟数字转换装置
US9461664B2 (en) 2013-11-26 2016-10-04 Semiconductor Components Industries, Llc Imaging pixels with improved analog-to-digital circuitry
CN103929178B (zh) * 2014-04-29 2017-02-08 中国电子科技集团公司第二十四研究所 逐次逼近模数转换器及其转换方法
US9252792B2 (en) * 2014-05-12 2016-02-02 Texas Instruments Incorporated Tunable frequency-to-voltage controlled oscillation
US9337860B1 (en) * 2014-07-03 2016-05-10 Maxim Integrated Products, Inc. Precision sub-RADIX2 DAC with analog weight based calibration
US9071265B1 (en) 2014-08-12 2015-06-30 Freescale Semiconductor, Inc. Successive approximation analog-to-digital converter with linearity error correction
US9252800B1 (en) * 2014-08-19 2016-02-02 Texas Instruments Incorporated Enhanced resolution successive-approximation register analog-to-digital converter and method
JP6703814B2 (ja) 2015-08-28 2020-06-03 ルネサスエレクトロニクス株式会社 Ａｄ変換器及びａｄ変換装置
JP2017123531A (ja) * 2016-01-06 2017-07-13 ルネサスエレクトロニクス株式会社 アナログ／デジタル変換回路
TWI591969B (zh) * 2016-04-15 2017-07-11 瑞昱半導體股份有限公司 數位類比轉換器之校正電路及校正方法
EP3484053A1 (en) 2017-11-14 2019-05-15 Nxp B.V. Successive approximation register analog-to-digital converter, electronic device and method therefor
CN111669178B (zh) * 2019-11-29 2023-07-04 西安电子科技大学 一种高精度逐次逼近型模数转换器及其线性度校准方法
CN111431529B (zh) * 2019-12-11 2023-06-06 成都铭科思微电子技术有限责任公司 具有电容失配校正功能的逐次逼近型模数转换器
JP2023070600A (ja) * 2021-11-09 2023-05-19 ルネサスエレクトロニクス株式会社 半導体装置、ａｄ変換器およびａｄ変換方法
CN113794475B (zh) * 2021-11-16 2022-03-15 杭州深谙微电子科技有限公司 电容阵列型逐次逼近模数转换器的校准方法
US11811416B2 (en) 2021-12-14 2023-11-07 International Business Machines Corporation Energy-efficient analog-to-digital conversion in mixed signal circuitry
US11984904B2 (en) * 2022-05-04 2024-05-14 Nxp B.V. Analog-to-digital converter (ADC) having calibration
CN117318721B (zh) * 2023-10-27 2024-06-11 重庆览山汽车电子有限公司 基于模数转换器的量化方法与装置、模数转换器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4399426A (en) 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
US4679028A (en) * 1986-03-31 1987-07-07 Motorola Inc. Fault detection algorithm for successive-approximation A/D converters
JPH03206728A (ja) * 1990-01-08 1991-09-10 Matsushita Electric Ind Co Ltd 自己校正方式ａｄコンバータおよびそのテスト方法
JPH03280720A (ja) * 1990-03-29 1991-12-11 Sanyo Electric Co Ltd Ａ／ｄ変換器
GB9503783D0 (en) * 1995-02-24 1995-04-12 Fujitsu Ltd Analog-to-digital converters
US5684487A (en) 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US6404375B1 (en) * 1999-09-09 2002-06-11 Cirrus Logic, Inc. System and method of selecting and using bit testing sequences during successive approximation for calibrating an analog-to-digital converter
US6351231B1 (en) * 1999-12-23 2002-02-26 Analog Devices, Inc. Successive approximation analogue-to-digital converter
DE10139488C1 (de) * 2001-08-10 2003-01-02 Infineon Technologies Ag Analog/Digital-Wandler
JP4011377B2 (ja) * 2002-03-22 2007-11-21 株式会社ルネサステクノロジ Ａ／ｄ変換回路
US6882295B2 (en) * 2003-06-03 2005-04-19 Silicon Labs Cp, Inc., High speed comparator for a SAR converter with resistor loading and resistor bias to control common mode bias
US6850181B1 (en) * 2004-01-08 2005-02-01 National Semiconductor Corporation Apparatus and method for noise reduction for a successive approximation analog-to-digital converter circuit
US7286075B2 (en) * 2005-11-14 2007-10-23 Analog Devices, Inc. Analog to digital converter with dither
US7501965B2 (en) * 2007-02-06 2009-03-10 Texas Instruments Incorporated Correcting for errors that cause generated digital codes to deviate from expected values in an ADC

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101895294A (zh) * 2010-08-12 2010-11-24 美凌微电子(上海)有限公司 一种用于逐步接近型数模转换器的自测装置和自测方法
CN101895294B (zh) * 2010-08-12 2013-09-04 聚辰半导体(上海)有限公司 一种用于逐步接近型模数转换器的自测装置和自测方法
CN101977058A (zh) * 2010-10-28 2011-02-16 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN101977058B (zh) * 2010-10-28 2013-04-03 电子科技大学 带数字校正的逐次逼近模数转换器及其处理方法
CN103518327A (zh) * 2011-04-13 2014-01-15 美国亚德诺半导体公司 自定时的数模转换器
CN103518327B (zh) * 2011-04-13 2016-11-16 美国亚德诺半导体公司 自定时的数模转换器
CN104396145A (zh) * 2012-04-26 2015-03-04 马维尔国际贸易有限公司 用于模数转换器的方法和设备
CN104396145B (zh) * 2012-04-26 2018-03-27 马维尔国际贸易有限公司 用于模数转换器的方法和设备
CN103546157A (zh) * 2013-10-23 2014-01-29 电子科技大学 电流舵数模转换装置
CN103546157B (zh) * 2013-10-23 2016-10-05 电子科技大学 电流舵数模转换装置
CN105610446A (zh) * 2014-11-10 2016-05-25 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换器与转换方法
CN105610446B (zh) * 2014-11-10 2019-03-15 瑞昱半导体股份有限公司 连续逼近式模拟至数字转换器与转换方法
CN106301366A (zh) * 2015-05-13 2017-01-04 矽创电子股份有限公司 模拟至数字转换装置及相关的校准方法与校准模块
CN106301366B (zh) * 2015-05-13 2019-10-18 矽创电子股份有限公司 模拟至数字转换装置及相关的校准方法与校准模块
CN107306135B (zh) * 2016-04-22 2020-03-10 瑞昱半导体股份有限公司 数字模拟转换器的校正电路及校正方法
CN107306135A (zh) * 2016-04-22 2017-10-31 瑞昱半导体股份有限公司 数字模拟转换器的校正电路及校正方法
CN106712770B (zh) * 2016-12-28 2020-02-18 深圳市英特瑞半导体科技有限公司 一种提高数模转换器的输出精度的方法和装置
WO2018120346A1 (zh) * 2016-12-28 2018-07-05 广东大普通信技术有限公司 提高数模转换器的输出精度的方法和装置
CN106712770A (zh) * 2016-12-28 2017-05-24 广东大普通信技术有限公司 一种提高数模转换器的输出精度的方法和装置
US10917099B2 (en) 2016-12-28 2021-02-09 Guangdong DAPU Telecom Technology Co., Ltd. Method and device for improving output accuracy of digital-to-analogue converter
CN107248864A (zh) * 2017-06-08 2017-10-13 中国电子科技集团公司第二十四研究所 基于权重校准的高精度模数转换器及转换方法
CN107248864B (zh) * 2017-06-08 2020-09-08 中国电子科技集团公司第二十四研究所 基于权重校准的高精度模数转换器及转换方法
CN110873836A (zh) * 2018-08-30 2020-03-10 恩智浦有限公司 涉及校准比较器电路的模拟测试总线设备和其方法
CN112202448A (zh) * 2020-09-28 2021-01-08 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备
CN112202448B (zh) * 2020-09-28 2023-08-29 上海艾为电子技术股份有限公司 逐次逼近型模数转换器及其校准方法、电子设备

Also Published As

Publication number Publication date
DE602006014195D1 (de) 2010-06-17
WO2007145665A2 (en) 2007-12-21
US7605741B2 (en) 2009-10-20
WO2007145665A3 (en) 2008-02-21
JP4890561B2 (ja) 2012-03-07
US20070132626A1 (en) 2007-06-14
CN101322313B (zh) 2011-06-15
JP2009518964A (ja) 2009-05-07
EP1958333A2 (en) 2008-08-20
EP1958333B1 (en) 2010-05-05

Similar Documents

Publication Publication Date Title
CN101322313B (zh) 包含校正数模转换器的数字校正连续逼近例程转换器及其模数转换方法
CN107046424B (zh) 具有双转换的adc后台校准
JP6563349B2 (ja) Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US20130044014A1 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
US9362938B2 (en) Error measurement and calibration of analog to digital converters
CN107359878B (zh) 一种基于最小量化误差的流水线adc的前端校准方法
CN102082572A (zh) 电容器阵列的校正方法和电容器阵列的校正装置
CN104052478A (zh) 由于输入信号相关引起的adc基准电压的背景校准
US9300312B2 (en) Analog-digital converter
CN107302359B (zh) 高精度逐次逼近结构adc的变权重子dac校正方法
CN110504971B (zh) 基于储存电容器的模数转换器
CN113037287B (zh) 一种高精度逐次逼近性模数转换器的后台校准方法及系统
US10541704B2 (en) Pipelined analog-to-digital converter
US20130021181A1 (en) Non-binary successive approximation analog to digital converter
US7659845B2 (en) Analog-to-digital converter with capacitor array
JP7115841B2 (ja) 逐次比較レジスタ型ａｄ変換器におけるオフセット較正方法、及び逐次比較レジスタ型アナログデジタル変換器
CN107453756B (zh) 一种用于流水线adc的前端校准方法
CN105556847A (zh) 流水线逐次近似模数转换器
US6975950B2 (en) Variable resolution digital calibration
WO2007064604A1 (en) Analog-to-digital converter
EP2355357A1 (en) Time-multiplexed residue amplifier
CN110719104A (zh) 储存电容器模数转换器中的共模抑制
CN113517891B (zh) 一种应用于数模转换器的线性校准系统和方法
Han et al. A 14-bit 500-MS/s Pipelined-SAR ADC in 28-nm CMOS with Foreground and Background Calibration

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

CF01 Termination of patent right due to non-payment of annual fee