TWI455487B - 用以描繪組件比例及建立組件比例之數位表示之系統及方法 - Google Patents

用以描繪組件比例及建立組件比例之數位表示之系統及方法 Download PDF

Info

Publication number
TWI455487B
TWI455487B TW098134408A TW98134408A TWI455487B TW I455487 B TWI455487 B TW I455487B TW 098134408 A TW098134408 A TW 098134408A TW 98134408 A TW98134408 A TW 98134408A TW I455487 B TWI455487 B TW I455487B
Authority
TW
Taiwan
Prior art keywords
component
capacitor
digital
analog
subsets
Prior art date
Application number
TW098134408A
Other languages
English (en)
Other versions
TW201025867A (en
Inventor
Heemin Yi Yang
Original Assignee
Linear Techn Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linear Techn Inc filed Critical Linear Techn Inc
Publication of TW201025867A publication Critical patent/TW201025867A/zh
Application granted granted Critical
Publication of TWI455487B publication Critical patent/TWI455487B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

用以描繪組件比例及建立組件比例之數位表示之系統及方法
本發明係有關組件比例決定。詳言之，本發明係有關用於決定取樣系統之組件比例及修正因子之應用的系統及方法。
儘管在真實世界的訊號為類比式，然而常會想要使用類比至數位轉換器(ADC)將其轉換至數位域中。由於現今存在能夠有效率地傳輸、儲存，及操控數位訊號的方法，因此電路設計者被激發去執行此種類比至數位轉換。例如，代表一音頻訊號的一數位表示，其可讓CD播放器使用光碟來達到基本無誤差的儲存。對於複雜的訊號處理的需求亦使得類比至數位轉換成為必需，因為此種訊號處理僅在數位域中藉由使用數位電腦或專用的數位訊號處理器才可行。在數位域中進行訊號處理，對於諸如生物醫學應用之類的領域而言亦特別有用，其在諸如核磁共振之類的工作上可提供所要求的正確性。
在操作上，類比至數位轉換器需要一代表性類比訊號(「取樣」)，並將該取樣訊號與一參考位準進行比較，以量化該取樣訊號至數位域中。例如，一取樣類比輸入訊號可與部分基於參考位準的一連串多個不同電壓位準進行比較。這些比較結果係用來建立數位字元，以代表該取樣類比訊號的數位值。此種轉換器係相關技術領域所習知的連續逼近式暫存器轉換器(Successive Approximation Register converter,SAR)。
一種流行的SAR類型為電荷重分配SAR，其使用電荷比例(charge-scaling)數位至類比轉換器(DAC)，來將預先設置的參考位準之分數與取樣類比輸入訊號加總起來。這一般係藉由使用一組各別切換式二元加權電容來實現，這些電容組合起來可產生預先設置的參考位準之分數。將輸入訊號與預先設置的參考位準之分數的總合連續地與一預先設置位準(例如，接地)進行比較，以產生比較位元，直到達到轉換器的解析度限制為止。
為了能夠讓上述ADC操作在所要的精確度上，其複數個電容間必須相互間具有正確的比例關係，否則會發生轉換誤差。ADC依賴精確的比例關係來產生足夠準確的預先設置的參考位準之分數，以確保有意義且正確的取樣類比輸入訊號轉換。例如，在許多ADC中，常見到比較電容與一共用端點連接或以降序方式進行配置，其中每一在後的電容值為在前的較大電容值的一半。每一電容一般具有一各別端點(其可選地連接至一參考位準源的兩個端點之一)，且與其他的比較電容共同構成一分壓器。
如此，一預先設置的參考位準之分數可建立在比較電容的共用端點上，該分數與取樣類比輸入訊號加總起來。接著，比較電容的共用端點連接至一比較器，以基於將加總值與已知值進行比較來提供數位輸出。
然而，當電容值因製造容許誤差所引起的相關不準度而發生變化時，會對分壓器比例造成不利影響，進而造成預先設置的參考位準之分數的誤差。接著，此會造成數位量化程序的誤差。
鑑於這樣的已知問題，已提出各種方案來修正此種轉換誤差。一種已知解決手段涉及使用調整表，用以補償轉換期間的比較電容誤差或不匹配問題。此一般可藉由提供一包括補償值的調整表來達到，表中之補償值可被加入至加總電壓或自該加總電壓減去該補償值，以修正由於電容不匹配所造成的所供應的參考位準之分數的誤差(即，補償由不正確的比例電容所提供的不正確的電荷量)。
此調整表中包含有各種值，這些值可在校正期間基於將所產生的數位表示(其會被轉換回類比域)與原來的取樣類比輸入訊號進行比較來決定。此種方式需要使用另一專用DAC電路(例如，一次DAC電路)，將數位調整表項目轉換回類比域，以在之後的轉換程序期間與所加總的訊號進行結合，以提供修正電容不準度所需的補償。
然而，此類結構存在數個缺點。例如，這些習知系統的專用DAC電路，其所受到的處理梯度、封裝應力，及其他因素的影響與主要測量DAC的情形相比大大不同，因此可能導致修正因子之誤差。此外，昂貴的模面大小必須貢獻給專用DAC，卻只為了執行校正功能之目的。
此外，在此種系統中，在實際的類比至數位轉換程序本身期間，會應用到一或多個調整表修正因子。也就是說，每一次基於取樣類比輸入訊號來測試一位元時，專用DAC提供電荷以調整該測試位元的加權至所要的加權。因此，專用DAC在轉換期間會不斷地在作用中，以持續地為每一測試位元切換進/出電荷。此類轉換期間之校正被稱為「迴圈式」校正。
與此迴圈式校正法相關的持續性電容式切換會導致系統的雜訊，而對電路的類比比例造成不利影響；另外亦會造成不希望的大的切換負載強加於參考源上。以上二者皆可能使電路效能降低。
因此，鑑於以上所述，會想要提供一種系統及方法能夠克服習知技藝中所遇到的這些及其他缺點。
本發明提供一種用於決定組件比例的電路及系統。一類比至數位轉換器電路，可包括：配置成一上部群組及一下部群組的比較電容，用以量化類比訊號至數位域中。下部群組的比較電容除了在輸入取樣的類比至數位轉換期間決定低位元外，亦可用來測量代表上部群組的電容不匹配性的其餘訊號，而非使用一專用數位至類比轉換器來執行此功能。
在本發明之一具體實施例中，提供一種方法來推導出描繪複數個元件的比例的表示，該方法包括：提供從該等複數個元件中選出的一元件子集，該元件子集具有基本上已知的比例；提供來自複數個元件中不屬於該元件子集而會影響該比例的一元件；使用該元件及該等複數個元件中的該元件子集，來產生一描繪該比例的訊號；及使用該元件子集來推導出該表示。
在本發明的來另一具體實施例中，提供一電子電路來產生一代表電路組件之比例關係的訊號，該電子電路包括：複數個電路組件，用以處理一輸入訊號，該等複數個電路組件包含一第一複數組件子集及一第二複數組件子集，其中第二複數組件子集中的組件的比例關係大致為已知，及其中第一複數組件子集中至少一組件與至少第二複數組件子集進行比較，使得第二複數組件子集產生一數位比例訊號，其代表第一複數組件子集中至少一組件相對於至少第二複數組件子集的比例關係。
在本發明的另一具體實施例中，提供一操作在一轉換模式及一校正模式的類比至數位轉換電路，包括複數個連續逼近電容，用以在轉換模式下將類比輸入訊號轉換為數位訊號。該等連續逼近電容包括：一上部群組電容及一下部群組電容；複數個切換器，用以可選地將該等連續逼近電容連接至一第一參考位準及第二參考位準；其中在校正期間，上部群組中至少一電容與至少下部群組中之電容進行比較，使得下部群組之電容產生一數位比例訊號，其代表上部群組中至少一電容與至少下部群組的電容的比例關係。
第1圖顯示依據本發明之一態樣的用以產生一描繪組件比例的訊號的電路100的一例示性具體實施例的示意圖。雖然以下特定具體實施例係有關產生一代表組件比例的訊號，特別是針對一群組的某些平行連接的電容中的電容比例，然而將可明瞭這些特定具體實施例係提供來說明本發明，並非用作限制條件。本發明所描述的創新概念可應用到其他電路配置，例如在需要時可用來決定在任何適當的電阻性或電抗性網路中的其他組件的比例。
如圖所示，電路100一般包括切換器102、比較器電路104、比較電容112、114、116、118、132、134、136、138，及140，及切換器120、122、124、126、142、144、146、148、150。比較電容可分成兩個群組：一上部群組110及一下部群組130。電容112、114、116，及118可分配到上部群組110，而電容132、134、136、138，及140可分配到下部群組130(如虛線所示)。在某些具體實施例中，電路100可嵌入於一類比至數位轉換器電路(ADC)，並使用二元加權電容來實現一電容式數位至類比轉換器(DAC)。因此，群組110中的電容可代表一電容式DAC的最高位元(MSB)，而群組130中的電容可代表最低位元(LSB)。
為了清楚說明之目的，省略了本文中將進一步描述的習知ADC電路的其他部分(例如，連續逼近暫存器)及用於操控電路100之操作的控制電路。此外將瞭解到，電容的總數目及上部群組110或下部群組130中所配置的任一特定電容，可依據各種因素進行改變，例如一給定ADC的電容大小或所欲解析度、提供的比較電容數目、製造容許誤差等。
電路100可大致操作如下：起初，可假定上部群組110之電容與他們的設計值有此許不同，而因此就他們與電路100中其他電容的目標比例而言為「不匹配」。相反地，假定下部群組130中的電容基本上夠接近他們的目標值(即，「良好匹配」)，而能夠精確地產生他們意圖代表的相當小的電壓增量。
因此，在上部群組110中的電容可視為需要進行校正，而下部群組130中的電容則可視為不需要進行校正。可依據此假設，來對某些特定電容被分配到群組110或130進行改變。例如，若基於(例如)與某一特定製造程序相關的習知變量統計，決定(或假定)更多的電容需要進行校正，則可增加群組110中的電容數目並減少群組130中的電容數目(反之亦然)。亦可藉由電容間相互比較而非基於假設，來決定電容係分配到群組110或130中(下文將詳細說明)。
一般而言，在某些具體實施例中，電路100可部署成ADC電路的一部分，且具有兩種(或更多)操作模式。電路100的第一操作模式可視為一「校正」模式，而第二操作模式可視為一「轉換」模式。在校正模式期間，上部群組110中電容不匹配性可由以下操作來決定：將該群組中的電容與下部群組130中的電容進行比較，以產生一「比例訊號」，用以指示其不匹配性。該比例訊號接著可被群組130中電容量化，進而作為用以產生修正因子的基礎，該修正因子係用來補償在轉換模式期間上部群組110的電容大小的變化(以下將詳細說明)。此量化的比例訊號在此可被稱為「數位比例訊號」。
在校正完成後，在群組110及130二群組中的電容用於在轉換模式期間量化一類比輸入訊號。此種轉換可使用習知技術(例如，藉由產生一剩餘訊號並使用習知的連續逼近技術將其量化)來達成。因此，依據本發明之一態樣，在校正期間使用大致相同的電容來產生比例訊號，而這些電容在轉換模式操作期間被用來量化一類比輸入訊號。因此將瞭解到，該轉換模式及校正模式一般大致上是相互獨立的，亦即電路100不是在校正模式就是在轉換模式。因此，比例訊號及任何相關聯的修正因子一般不會在轉換期間產生，反之亦然。
另外，將進一步瞭解到，對上部群組110的校正可定期地(或在製造時)發生。例如，上部群組110可在每次電路100被開啟電力時進行校正，使得新的修正因子在整個壽命期間能持續地產生。此外，在電路100長時間處在轉換模式的情況中，校正可定期地發生以確保準確度。此種校正可基於一外部訊號來啟始，或可在已執行了某一特定次數的轉換後、已經過某一特定供電時間(ON time)期間後等，由內部控制電路(未圖示)自發地進行校正。
進一步詳言之，在校正模式中，上部群組110中電容比例可藉由以下操作來決定：基於一參考位準，為上部群組110中電容之每一者產生一描繪組件比例的比例訊號。達成以上操作的一種方法，是藉由連續地將一參考位準供應到群組110中的每一電容，並將其餘電容接地。如此產生一分壓器於該等電容間，使得直接與非接地的電容之值成比例的參考位準的分數被儲存在該非接地的電容上。此電壓可與儲存在其餘電容上的電壓之總合進行比較。若兩者之值相等，則總合將為零並指示該等電容為匹配(即，每一電容具有一大致相等的電容值)。若比較結果導致產生一非零比例訊號(不論是正值或負值)，該比例訊號是與不匹配性成比例。比例訊號可接著使用下部群組130中電容來進行量化，以產生一數位比例訊號。
因此，(例如)若電容112的電容值等於群組110及130中剩餘電容之電容值總合，則所供應的參考位準將平均分配在電容112及剩餘電容之間。若該二者之電容值不相等，在具有較大電容值的組件上將儲存較多的電荷。
因此，若比較結果導致產生一非零比例訊號，此訊號可於後續以下部群組130中電容進行量化，並將其作為用以建立與電容112相關聯的修正因子的基礎。此值可儲存成調整表中的一項目，用以校正ADC。
因此，在一具體實施例中，若電容112之電容值大於群組110的其餘電容及群組130的電容的總合，則比例訊號將為正值，若其電容值小於總合則比例訊號將為負值。
可為上部群組110中每一電容重複此程序，直到獲得所有這些電容的校正值為止。例如，電容114可藉由將其耦接至參考位準並將其餘電容接地來測量得。若電容114之電容值大致與群組110及130的其餘電容之電容值總合相等，則所供應的參考位準將大致平均分置在電容114及其餘電容(不包括電容112，其在此測量中無作用)之間。
若該二電容值不相等，則在具有較大電容值的組件上將儲存較多電荷。因此，若比較結果導致產生一非零比例訊號，則此訊號可於後續使用下部群組130中電容來進行量化，並作為用來建立一修正因子(其可儲存成調整表的一項目以用於校正ADC)的基礎。可針對電容116及118重複此程序，直到上部群組110中的所有電容皆已測量到為止。
將瞭解到，當每次針對上部群組110中一特定電容來獲得一比例訊號時，該特定電容及任何在前的電容最好被排除在後續比較中，以利用二元加權建立的電路100。例如，一般而言，電路100係建立成預期每一後續的電容與該後續電容之後的所有電容的總合大致相等。因此，電容118之電容值預期與電容132、134、136，及138相等，而電容116之電容值預期與電容118、132、134、136，及138相等。
因此，當測量上部群組110中某一特定電容時，應排除任何在前的較大電容。在某些具體實施例中，此二元總合特性可能需要一額外的LSB電容，例如其值大致與電容138的電容值相等的一電容，以提供一「終止電容」(如第1圖電容140所示)來完成串聯。
如前所述，在獲得一針對上部群組110的一電容的比例訊號後，可使用習知的連續逼近技術以下部群組130中電容來量化該比例訊號，以產生一數位比例訊號。來自群組130的電容可接著被連續切換到VREF ，直到所儲存電壓回到一預設值(例如，接地)。這個可使用耦接至比較器104的輸出及下部群組130的連續逼近暫存器(未圖示)來達成。
在某些具體實施例中，假定由上部群組110中的任一電容所產生的比例訊號將不會超過一大於下部群組130中電容的總合的值(即，將不會超過下部群組130之範圍)。然而，此情況可能定期發生，因此可重新定義二群組110及130，使得群組110包含群組130中某些較大電容。
在某些具體實施例中，下部群組130無法測量一正的比例訊號，因為其在連續量化程序期間僅能加入正的電荷。在這樣的具體實施例中，一負的固定偏移值可被加入至與下部群組130之範圍大致相等的比例訊號，以確保該比例訊號仍然為一負值。可由比較器104偵測到出現了正的比例訊號，此時一負的偏移電容(未圖示)被切換到下部群組130。此電容可大致為電容132的兩倍大小(且因此大致等於電容118)。在加入新的電容後，將再次產生比例訊號。若其為負值，則量化程序繼續。若其仍為正值，則可產生一誤差訊號。在某些具體實施例中，可持續加入額外的電容，直到獲得一負的比例訊號。
此外，如前所述，對上部群組110或下部群組130中某些特定電容進行分組，可基於對某些特定LSB電容的準度的相關假設。然而在某些具體實施例中，電路100中的電容可基於其電容量及(或)與其他電容的比較，而被分配到群組130。例如，在一具體實施例中，假定僅兩個最小的LSB電容一開始是在群組130中。如前文所述，這些電容與第三小的LSB電容進行比較。若比較結果導致產生一大致為零的比例訊號，則加入此電容至群組130。若不產生一大致為零的比例訊號，則將其分配至群組110。可依一升序形式重複此程序，直到獲得一非零比例訊號。將第一個產生非零比例訊號的電容分配到上部群組110。一旦獲得非零比例訊號，電路100中所有其他具有較大值的電容會自動地分配到群組110。
在其他具體實施例中，某一特定大小或更大的電容可被自動分配到上部群組110(不論比較結果為何)。在具有如前所述的校正程序的情況下，在製造時或操作在校正模式前或以定期方式，可選擇地將電容分配到群組130或群組110。
採用此方法的一項好處為：其可減少分配到群組110的電容數目，藉此流線化校正程序。另一項好處為：可偵測到較小電容的不準確度，藉以改善校正程序整體品質並因此改善任一ADC的準確性。
第2圖圖示本發明之另一具體實施例的示意圖，該具體實施例依據本發明之另一態樣用以產生描繪組件比例的比例訊號。電路200在各方面皆與電路100相類似，且包括具有類似元件符號的組件以表示二電路的大致對應關係。例如，電路200一般包括：切換器202、比較器電路204、比較電容212、214、216、218、232、234、236、238，及切換器220、222、224、226、242、244、246、248。
如同第1圖中所示電路，比較電容可區分為兩個群組：上部群組210及下部群組230(以虛線表示)。電容212、214、216，及218可分配到上部群組210，而電容232、234、236，及238可分配到下部群組230。電路200的操作方式大致與前述電路100的操作方式相同。
然而，電路200與電路100有兩處顯著不同。第一，電路200已將終止電容(第1圖中電容140)自下部群組230中移除。如此會改變群組230中電容之總合，而使得此處電容值總合和電容218之值相比還少了該終止電容之值。
考慮到此差異，電容232可建立成使得其值大致等於電容218之值，如此的電容232被稱作「偏移電容」。電容234可被建立成使得其值為電容232之值的一半，等等。結果，由電路200產生的任一比例訊號(或數位比例訊號)將包括一偏移，其大致與移除的終止電容及偏移電容232的值相等。在如前述的例行校正期間的任一後續量化作用期間，可將此已知的偏移列入考慮。此配置的一項好處為：其減少了下部群組中的電容數目。
此外，已修改電路200，使其基於兩個參考訊號(VREF1 及VREF2 )而非基於一個參考位準和接地，來產生代表組件比例的一比例訊號。如此可讓電路200產生相對於兩個可選的電位(而非一個可選的電位和接地)的輸出訊號。
第3圖圖示針對第2圖電路的進一步改良電路300。如同第2圖中所示電路，比較電容可區分為兩個群組：上部群組310及下部群組330(以虛線表示)。電容312、314、316，及318可分配到上部群組310，而電容332、334、336，及338可分配到下部群組330。電路330還包括：耦接電容306、切換器302及308，及比較器電路304。
電路300的操作方式大致與前述的電路100及200的操作方式相同。然而，耦接電容306在此具體實施例中可作為一放大器，使得下部群組330中的電容大小可減小。
此外，由於此處上部群組310的共用端點係相對於DC電壓而浮動(由於加入了耦接電容306)，因此加入切換器308，其與切換器302同相操作以達成與切換器302相同的目的。此改良可被加入到本發明之任何單一端點或差動電路的具體實施例中。
第4圖圖示本發明之用於產生一描繪組件比例的比例訊號的另一具體實施例之示意圖。電路400在一些方面類似於電路100、200，及300，且包括具有類似元件符號的組件以表示大致對應關係。例如，電路400一般包括：切換器402、比較器電路454、比較電容412、414、416、418、432、434、436、438，及切換器420、422、424、426、442、444、446、448。
如圖所示，電路400亦包括一額外電容組，其配置大致與前述電路相同且一般包括：切換器452、比較電容462、464、466、468、482、484、486、488，及切換器470、472、474、476、492、494、496，及498。
如同第1至3圖所示電路，比較電容可區分為兩個群組：上部群組410、460及下部群組430、480(以虛線表示)。電容412、414、416，及418可分配到上部群組410，且電容462、464、466，及468可分配到上部群組460；而電容432、434、436，及438可分配到下部群組430，且電容482、484、486，及488可分配到下部群組480。電路400可嵌入至一使用二元加權電容的ADC電路中，以實現一電容式DAC。
因此，群組410及460中電容可代表ADC中最高位元(MSB)，而群組430及480中電容可代表最低位元(LSB)。為了清楚說明之目的，省略了習知ADC電路的其他部分。此外將瞭解到，電容的總數目及上部群組或下部群組中所分配的任一特定電容，可依據各種因素進行改變，例如一給定ADC的電容大小、所欲解析度或電容數目，或者可如前述可選擇地分配到上部或下部群組中。
電路400可大致操作如下：起初，可假定僅上部群組410及460中電容具有未知比例，且下部群組430及480中電容具有大致已知的比例。因此，上部群組410及460中電容可視為需要進行校正，而下部群組430及480中電容視為不需要進行校正。
於一開始，電路400可類似電路100進行操作且具有一主動電容組(410與430或者460與480)來獲得比例訊號。例如，假定電容組410及430為主動。在此情況下，電路400操作來產生一比例訊號，用以描繪電容412、414、416，及418之比例。起初，產生一描繪電容412的比例的比例訊號。接著，由比較器454決定該比例訊號的符號(即，正、負號)。此資訊被另一端的下部群組480使用來設定其初始條件，因此其可被用來並行地量化比例訊號，而非重複利用下部群組430中電容來執行此操作。最終所產生的量化訊號，為一針對電容412的比例訊號之數位表示。
此種配置的一好處為：由於下部群組480可測量到正/負符號的比例訊號，因此不需要大的偏移電壓。結果，可由一相應的小電荷量來偏移小的比例訊號。由於僅需用到較小的電荷量，下部群組430及480內的電容匹配需求因此變得較不嚴格要求。
若決定了上部群組410的比例訊號的符號為負號，則將下部群組480中電容接地，並重複比例訊號產生程序。在此例中，負的比例訊號可由下部群組480量化，因為其連接到比較器454之反相端。
相反地，若決定了上部群組410的比例訊號的符號為正號，則將下部群組480中電容連接至參考位準，並重複比例訊號產生程序。在此例中，正的比例訊號亦由群組480量化。針對上部群組410中每一電容重複此程序。
若電容群組460及480亦被電路400使用來實現一差動類比至數位轉換器，則群組460的電容比例亦需要如前述方式進行量化。然而，在此一例中，下部群組430此時被用來產生針對上部群組460的比例訊號。
此外，可建立電路400的變化型，該變化型係基於兩個參考位準(VREF1 及VREF2 )而非基於一參考位準與接地，來產生比例訊號(未圖示)。此變化型可產生相對於兩個可選的電位(而非一可選電位及接地)的輸出訊號，如此電路400可提供更大範圍的比例訊號。
第5圖圖示依據本發明原理所建立的另一具體實施例--電路500。一般而言，電路500為第2圖所示電路200的一「分列DAC」實施例。亦即，電路200中每一電容皆被剖半且相互耦接，並透過額外的切換器耦接至個別的參考位準，使得這些電容同步地耦接至相同參考位準。
例如，下部群組530、531及上部群組510、511中每一電容，其值為第2圖中群組210及230中相應電容的一半。因此，特別是，電容538及539之值大致為其相應電容238之值的一半。同樣地，電容536及537之值大致為其相應電容236之值的一半；電容534及535之值大致為其相應電容234之值的一半；電容532及533之值大致為其相應電容232之值的一半；電容518及519之值大致為其相應電容218之值的一半；電容516及517之值大致為其相應電容216之值的一半；電容514及515之值大致為其相應電容214之值的一半；及電容512及513之值大致為其相應電容212之值的一半。
此外，切換器542及543對應切換器242。同樣地，切換器544及545對應切換器244；切換器546及547對應切換器246；切換器548及549對應切換器248；切換器520及521對應切換器220；切換器522及523對應切換器222；切換器524及525對應切換器224；及切換器526及527對應切換器226。此外，設定VREF2 大於VREF1 。
在操作期間，多數電容對中每一電容對一致地運作如同一單一電容，且因此電路500可類似前述電路200或與電路200大致相同的方式操作。例如，描繪電路500中MSB電容(電容對512與513)的比例的比例訊號，可藉由以下方式產生：將該電容對上之電荷與群組510、511、530，及531中所有其餘電容上的電荷總合進行比較，並將該比例訊號量化。如前所述，此程序可依降序方式繼續(但排除先前已受到連續逼近技術檢查的電容對)，直到群組510及511中所有電容對之比例皆已被描繪出為止。
然而，以下將不使用一標準二元搜尋技術來產生數位比例訊號(如第2圖)，反而使用一分列DAC演算法來推導出數位比例訊號。
首先，一代表組件比例的比例訊號依前述方式產生，之後使用下部電容群組630及631來推導出此訊號的數位表示(即，數位比例訊號)。推導程序的第一步為：將該比例訊號與下部電容群組的一半幅配置進行比較，以決定其相對振幅(半規模測試)。例如，在群組530中，一半規模比較訊號可藉由以下方式產生：將電容534、536，及538連接至VREF2 (與VREF1 斷接)，而群組530及531中電容仍然連接至VREF1 。比較器504決定比例訊號是大於或小於半規模比較訊號。
若比較器決定比例訊號係大於半規模訊號，則將比例訊號與四分之三規模值進行比較(藉由將電容535連接至VREF2 而與VREF1 斷接)。然而，若比較器決定比例訊號小於半規模訊號，則將比例訊號與四分之一規模值進行比較(藉由將電容534連接回至VREF1 )。可針對下部群組中所有電容來重複此程序，直到獲得該比例的一最終數位表示。
更詳言之，在一具體實施例中，分列DAC演算法可如下操作：起初，切換器512係閉合的，以將比較器504的反相端及電容的共用端耦接至接地點。切換器542-549接著將下部群組530及531中電容耦接至VREF2 ，以將電容充電至該電壓位準。同樣地，群組510及511中電容514-519透過切換器522-527而耦接至VREF2 ，使其充電至VREF2 位準。然而，電容512及513(其代表電路500的MSB)透過切換器520及521而耦接至VREF1 (其小於VREF2 )，使其充電至VREF1 位準。
接著，切換器502關閉，即電容的共用端與接地點斷接。切換器542-549接著將下部群組530及531中電容耦接至VREF1 ，且電容514-519藉由切換器522-527而耦接至VREF1 。此外，電容512及513透過切換器520及521而耦接至VREF2 。此時，代表電容512、513與電路500中其餘電容的比例的一比例訊號，係出現在比較器504的反相輸入端。
假定此訊號為負值，則執行前述的半規模測試。亦即，切換器544、546，及548將電容534、536，及538耦接至VREF2 ，而其餘電容仍然如前述方式連接。若比較器504之反相輸入端處之電壓為正值(其指示比例訊號大於半規模位準)，則切換器546將電容536連接回至VREF1 ，並執行四分之一規模測試。
若四分之一規模測試導致在比較器504之反相端處產生一負值訊號，則切換器547將電容537連接至VREF2 ，並執行八分之三規模測試。針對群組530及531中其餘的LSB電容，重複此分列DAC程序。最終將產生一數位訊號，其代表群組510及511中MSB電容與電路500中其餘電容的比例。
接著針對群組510及511中所有其餘的MSB電容對(即，電容514與515、516與517，及518與519)，重複此整個程序，以獲得電路500中每一MSB電容的數位比例訊號。這些數位比例訊號可用來計算儲存於類比至數位轉換器中一調整表上的修正因子，以下第7圖將進一步說明。
第6圖圖示依據本發明之原理所建立的另一具體實施例--電路600。一般而言，電路600為第4圖所示電路400的一「分列DAC」實施例。亦即，電路400中每一電容皆被剖半且相互耦接，並透過額外的切換器耦接至個別的參考位準，使得這些電容同步地耦接至相同參考位準。
例如，上部群組410及460中電容分別被分割成上部群組610與611及660與661。同樣地，下部群組430及480分別被分割成下部群組630與631及680與681。上部群組610及611包括電容612-619及切換器620-627，如第6圖所示。同樣地，上部群組660及661包括電容662-669及切換器672-679，如圖所示。下部群組630及631包括電容632-639及切換器640-647，如圖所示。同樣地，下部群組680及680包括電容682-689及切換器692-699，如圖所示。
下部群組630、631、680，及681及上部群組610、611、660，及661中每一電容，其值大致為第4圖之群組410、430、460，及480中相應電容值之一半。
起初，電路600可類似電路400進行操作，且僅具有一個主動電容組來獲得比例訊號(不是610、611、630，及631就是660、661、680，及681)。例如，假定電容組610、611、630，及631為主動。在此一例中，電路600產生一比例訊號用以描繪電容612-619之比例。
一開始，產生一比例訊號用以描繪MSB電容對612及613之比例。接著，由比較器604決定該比例訊號之符號(即，正、負號)。此資訊被另一端的下部群組680及681使用來設定其初始條件，因此其可被用來並行地量化比例訊號，而非重複利用下部群組630及631中電容來執行此操作。最終所產生的量化訊號，為一針對MSB電容對612及613的比例訊號之數位表示。
此種配置的一好處為：由於下部群組680及681可測量到正/負符號的比例訊號，因此不需要大的偏移電壓。結果，可由一相應的小電荷量來偏移小的比例訊號。由於僅需用到較小的電荷量，下部群組630、631、680，及681內的電容匹配需求因此變得較不嚴格要求。
若決定了上部群組610及611的比例訊號的符號為負號，則將下部群組680及681中電容接地，並重複比例訊號產生程序。在此例中，負的比例訊號可由下部群組680及681量化，因為其連接到比較器604之反相端。
相反地，若決定了上部群組610及611的比例訊號的符號為正號，則將下部群組680及681中電容連接至參考位準，並重複比例訊號產生程序。在此例中，正的比例訊號亦由群組680及681量化。針對上部群組610及611中每一電容對，重複此程序。
若電容群組660、661、680，及681亦被使用來實現一差動類比至數位轉換器，則群組660及661的電容比例亦需要如前述方式進行量化。然而，在此一例中，下部群組630及631此時被用來推導出針對上部群組660及661的比例訊號的數位表示。
第7圖為依據本發明之原理所建立的一類比至數位轉換器的示意圖。如圖所示，電路700採用與第1-6圖所示電路相同或類似的電路703，用以執行前述的校正及轉換技術。為了清楚說明目的，圖中圖示一類似電路100的電路。
如圖所示，電路700包括電路703及數位修正電路760。電路703具有比較器704、連續逼近暫存器705、上部群組710中比較電容712、714、716，及718、下部群組730中電容732、734、736、738，及740；數位修正電路760包括調整表762、累加器764、總合節點766，及誤差修正電路768。
在一開始的電力開啟期間，電路700可執行前述的校正程序，以獲得針對上部群組中每一MSB電容的適當修正因子並將其填入調整表762中。一般而言，僅上部群組中MSB電容具有調整表項目(儘管在某些實施例中，亦可例如在製造時進行最初校正等，而具有針對某些或所有下部群組電容的調整表項目)。
在完成校正後，電路700可自校正模式切換成轉換操作模式。此切換可由位在連續逼近暫存器(SAR)705中或電路700其它處(未圖示)的控制邏輯操控。在轉換模式期間，一類比輸入訊號VIN 係耦接至類比至數位轉換器703，用以量化該輸入訊號。一旦SAR轉換完成，原始未經調整的量化輸入訊號DOUT 被用來從調整表762中選擇合適的調整值。
例如，在操作期間，調整表762分析原始的量化輸出訊號DOUT 之每一位元。若某一特定位元為邏輯高，則相應針對該位元的相應調整值係從調整表762獲得，並將其傳送至累加器764。原始的量化輸出訊號之每一位元同樣地被分析，且將所有調整值在累加器764中加在一起以產生一總調整值。該總調整值接著在總合節點766中被加入至DOUT ，以產生修正的輸出字元BOUT 。在某些具體實施例中，數位修正電路760可不作用或處在微功率模式下，直到電路703之SAR轉換完成且未經調整輸出訊號DOUT 已準備好進行進一步處理。
此種轉換可稱為「非迴圈式」轉換，因為調整表修正因子係在SAR轉換完成後，於累加器764處基本上直接施用至未經調整數位輸出訊號DOUT ，而不是如習知技藝一般需透過一回授迴圈，使比較器基於採用的類比修正因子來持續地產生結果。此外，由於量化的調整值在非迴圈式轉換期間於累加器764中被加總，SAR轉換的所有數位修正的量化誤差可被累計。這可能需要將一或多個次LSB電容(未圖示)加入到下部群組730中，藉以更高解析度地量化比例訊號。更高解析度的數位比例訊號可導致調整表762具有更高解析度的調整值，藉此減小量化誤差的所造成的影響。
相較於傳統系統，前述的非迴圈式轉換程序提供數個好處：在第一實施例中，不存在回授迴圈，如此讓轉換器700操作成如同沒有在執行校正一樣。如此可減少當將類比修正因子施用到某些特定SAR電容時所造成的切換雜訊。其亦可減小VREF 上的切換負載。此外，由於數位計算係在SAR轉換完成後才執行，因此數位修正電路760產生的數位雜訊一般將不影響在SAR轉換期間電路703中類比組件的效能。由於這些好處，轉換器電路700能產生更精確的轉換結果，且在某些實施例中可更快速地操作；相較於習知系統，可建立具有更高解析度的轉換器電路700。
在操作中，轉換器電路700可能碰到不預期的電容比例產生「寬碼(wide code)」誤差的情況。在此情況下，於SAR量化程序期間，電路703中的上部群組電容可能產生一太大的電荷，因此使得下部群組電容無法精確地執行偏移。這會造成兩個非常不同的類比輸入訊號由電路703產生相同的未經調整輸出訊號DOUT 。數位修正電路760一般無法分辨此等訊號。因此，寬碼誤差一般無法由數位修正電路760進行修正。
一種修正此情況的方式為：藉由將一或多「重疊位元」加入至下部群組的量化電容。這樣的一個重疊位元係由量化電容731所表示，其值大致與下部群組之量化電容(即，電容732)的MSB相等。這提供了額外的電荷儲存容量來偏移上部群組之量化電容所產生的相當大的電荷，以確保寬碼誤差狀況不會發生。重疊位元提供一擴展區域可因此表示額外的資訊，其讓額外修正因子可施用至此等訊號上。
例如，誤差修正方塊768可監視輸出訊號DOUT ，以決定是否出現任何重疊位元。若有重疊位元，則當採用調整值來產生精確的輸出訊號BOUT 時，將該重疊位元特有的額外誤差修正因子提供至總合節點766。
重疊電容731亦可能需要進行校正。因此，調整表762亦包含針對重疊位元的調整資訊。結果，未經調整的數位輸出碼與重疊位元DOUT (非誤差修正碼DEC_OUT )一起被傳遞至調整表762。
儘管本發明之較佳具體實施例已揭露成包括各種電路與其他電路相連接，本領域之熟習技藝人士將認知到不要求這些連接係直接連接，且額外電路亦可內接於所示的連接電路中，而不會因此悖離如所示的本發明之精神。此外，儘管此處本發明係以類比至數位及數位至類比轉換器之架構來進行說明，將明瞭到本發明可應用到任何預期用來決定組件比例或組件測量的電路上。
此外，雖然本發明使用電容來進行說明，將瞭解到若需要時亦可使用其他類型的組件，例如電感及電阻。另外，雖然此處之具體實施例係以電壓訊號進行描述，將瞭解到其涵蓋了以電流訊號、電荷訊號，或其他電能訊號(配合適當組件)來取代這些電壓訊號的其他具體實施例，而不會因此悖離本發明之精神及範圍。
本領域習知技藝人士亦將認知到，除了此處所具體描述的實施例外，本發明亦可由其他實施方式來實施。此處所描述的具體實施例係用作說明目的，而不應視為具有限制性。本發明之保護範圍僅由以下的申請專利範圍限制。
100．．．組件比例訊號產生電路
102．．．切換器
104．．．比較器
110．．．上部群組
112-118．．．比較電容
120-126．．．切換器
130．．．下部群組
132-140．．．比較電容
142-150．．．切換器
200．．．組件比例訊號產生電路
202．．．切換器
204．．．比較器
210．．．上部群組
212-218．．．比較電容
220-226．．．切換器
230．．．下部群組
232-238．．．比較電容
242-248．．．切換器
300．．．組件比例訊號產生電路
302．．．切換器
304．．．比較器
306．．．耦接電容
308．．．切換器
310．．．上部群組
312-318．．．比較電容
320-326．．．切換器
330．．．下部群組
332-338．．．比較電容
342-348．．．切換器
400．．．組件比例訊號產生電路
402．．．切換器
410．．．上部群組
412-418．．．比較電容
420-426．．．切換器
430．．．下部群組
432-438．．．比較電容
442-448．．．切換器
452．．．切換器
454．．．比較器
460．．．上部群組
462-468．．．比較電容
470-476．．．切換器
480．．．下部群組
482-488．．．比較電容
492-498．．．切換器
500．．．組件比例訊號產生電路
502．．．切換器
504．．．比較器
510．．．上部群組
511．．．上部群組
512-519．．．比較電容
520-527．．．切換器
530．．．下部群組
531．．．下部群組
532-539．．．比較電容
542-549．．．切換器
600．．．組件比例訊號產生電路
602．．．切換器
604．．．比較器
610-611．．．上部群組
612-619．．．電容
620-627．．．切換器
630-631．．．下部群組
632-639．．．電容
642-649．．．切換器
652．．．切換器
660-661．．．上部群組
662-669．．．比較電容
670-677．．．切換器
680-681．．．下部群組
682-689．．．比較電容
692-699．．．切換器
700．．．類比至數位轉換器電路
703．．．組件比例訊號產生電路
704．．．比較器
705．．．連續逼近暫存器
710．．．上部群組
712-718．．．比較電容
730．．．下部群組
731．．．重疊電容
732-740．．．比較電容
760．．．數位修正電路
762．．．調整表
764．．．累加器
766．．．總合節點
768．．．誤差修正電路
本發明之前述及其他目的和優點，在經過上文之詳細描述並配合附圖之圖示後，將變得明顯。所附圖示中，相同的元件符號係指相同的元件，其中：
第1圖係依據本發明之例示性具體實施例的一電路之一部分的概略示意圖，此電路用來產生一描繪組件比例的訊號；
第2圖係依據本發明之例示性具體實施例的一電路之一部分的示意圖，此電路用來產生一描繪組件比例的訊號；
第3圖係依據本發明之例示性具體實施例的一電路之一部分的示意圖，此電路用來產生一描繪組件比例的訊號；
第4圖係依據本發明之例示性具體實施例的一電路之一部分的示意圖，此電路用來產生一描繪組件比例的訊號；
第5圖係依據本發明之例示性具體實施例的一電路之一部分的示意圖，此電路用來產生一描繪組件比例的訊號；
第6圖係依據本發明之例示性具體實施例的一電路之一部分的示意圖，此電路用來產生一描繪組件比例的訊號；
第7圖係依據本發明之具體實施例的使用第1圖所示電路的一類比至數位轉換電路之一部分的示意圖。
100．．．組件比例訊號產生電路
102．．．切換器
104．．．比較器
110．．．上部群組
112-118．．．比較電容
120-126．．．切換器
130．．．下部群組
132-140．．．比較電容
142-150．．．切換器

Claims (41)

  1. 一種用於推導出描繪複數元件之一比例的一表示的方法，包括以下步驟：提供自該等複數元件中選擇出的一元件子集，該元件子集具有大致已知比例；提供該等複數元件中不屬於該元件子集且會影響該比例的一元件；使用該元件及該等複數元件中的該元件子集，產生一描繪該比例的訊號；及使用該元件子集來推導出該表示。
  2. 如申請專利範圍第1項所述之方法，還包括以下步驟：提供該等複數元件中不屬於該元件子集且會影響該比例的一額外元件。
  3. 如申請專利範圍第1項所述之方法，其中產生一描繪該比例的訊號之該步驟，還包括：提供一第一參考位準；提供一第二參考位準；可選擇地將該等元件中每一者耦接至該第一及該第二參考位準二者中之一者。
  4. 如申請專利範圍第1項所述之方法，其中該等複數元件係嵌入至一類比至數位轉換器中。
  5. 如申請專利範圍第1項所述之方法，其中該等複數元件係嵌入至一數位至類比轉換器中。
  6. 如申請專利範圍第1項所述之方法，其中推導出該表示之該步驟，還包括：使用一連續逼近演算法。
  7. 如申請專利範圍第1項所述之方法，其中該等複數元件包括電容。
  8. 如申請專利範圍第1項所述之方法，其中該等複數元件包括電阻。
  9. 如申請專利範圍第1項所述之方法，還包括以下步驟：將該表示轉換成一數位修正因子。
  10. 如申請專利範圍第9項所述之方法，還包括以下步驟：將該數位修正因子與一代表一類比輸入訊號的大致未經修正數位訊號結合，以產生一修正數位輸出訊號。
  11. 如申請專利範圍第1項所述之方法，其中該元件子集係在該類比至數位轉換器中代表最低位元的電容。
  12. 如申請專利範圍第1項所述之方法，其中該元件係在該類比至數位轉換器中代表一最高位元的一電容。
  13. 如申請專利範圍第1項所述之方法，還包括以下步驟：使用該元件子集來量化一類比輸入訊號。
  14. 如申請專利範圍第1項所述之方法，其中提供一額外元件之該步驟，還包括：使用該額外元件來量化一類比輸入訊號。
  15. 一種產生代表電路組件之一比例關係的一訊號的電子電路，包括：用以處理一輸入訊號的複數電路組件，其具有一第一複數組件子集及一第二複數組件子集，其中該第二複數組件子集中組件之比例關係為大致已知；及其中將該第一複數組件子集中至少一組件與至少該第二複數組件子集進行比較，使得該第二複數組件子集產生一數位比例訊號，該訊號代表該第一複數組件子集中該至少一組件相對於至少該第二複數組件子集的該比例關係。
  16. 如申請專利範圍第15項所述之電子電路，其中該第二複數組件子集係在一類比至數位轉換器中代表最低位元的電容。
  17. 如申請專利範圍第15項所述之電子電路，其中該第一複數組件子集係在一類比至數位轉換器中代表最高位元的電容。
  18. 如申請專利範圍第15項所述之電子電路，其中該等複數組件係用來在轉換模式期間量化一類比輸入訊號。
  19. 如申請專利範圍第15項所述之電子電路，其中該等第一及第二複數組件子集係基於該電子電路的製造容許誤差來選擇定。
  20. 如申請專利範圍第15項所述之電子電路，其中該等第一及第二複數組件子集係基於比較結果來選擇定。
  21. 如申請專利範圍第15項所述之電子電路，其中代表該至少一組件的該比例關係的該數位比例訊號，係使用一連續逼近演算法來產生。
  22. 如申請專利範圍第15項所述之電子電路，其中代表該至少一組件的該比例關係的該訊號，被轉換成一數位修正因子以用於一資料轉換電路中。
  23. 如申請專利範圍第22項所述之電子電路，其中該數位修正因子與代表一類比輸入訊號的一大致未經修正數位訊號相結合，以產生一修正數位輸出訊號。
  24. 如申請專利範圍第16項所述之電子電路，其中該第二複數組件子集包括一偏移電容，其讓該第二複數組件子集能夠量化正的及負的比例訊號。
  25. 如申請專利範圍第15項所述之電子電路，其中：該第一複數組件子集被分割成一第一多重組件及一第二多重組件，該第一多重組件大致類似該第二多重組件；及該第二複數組件子集被分割成一第三多重組件及一第四多重組件，該第三多重組件大致類似該第四多重組件。
  26. 如申請專利範圍第25項所述之電子電路，其中代表該第一複數組件子集中該至少一組件的該比例關係的該數位比例訊號，係使用一分列DAC演算法來產生。
  27. 如申請專利範圍第15項所述之電子電路，還包括：一第三複數組件子集，其大致類似該第一複數組件子集；及一第四複數組件子集，其大致類似該第一複數組件子集，其中將該第一複數組件子集中該至少一組件與該第二複數組件子集進行比較，使得該第四複數組件子集產生代表該第一複數組件子集中該至少一組件的該比例關係的該數位比例訊號。
  28. 如申請專利範圍第27項所述之電子電路，其中：該第一複數組件子集被分割成一第一多重組件及一第二多重組件，該第一多重組件大致類似該第二多重組件；該第二複數組件子集被分割成一第三多重組件及一第四多重組件，該第三多重組件大致類似該第四多重組件；該第三複數組件子集被分割成一第五多重組件及一第六多重組件，該第五多重組件大致類似該第六多重組件；及該第四複數組件子集被分割成一第七多重組件及一第八多重組件，該第七多重組件大致類似該第八多重組件。
  29. 如申請專利範圍第28項所述之電子電路，其中代表該第一複數組件子集中該至少一組件的該比例關係的該數位比例訊號，係使用一分列DAC演算法來產生。
  30. 一種操作在一轉換模式及一校正模式的類比至數位轉換電路，包括：複數個連續逼近電容，用於在該轉換模式中將一類比輸入訊號轉換至一數位訊號，該等複數個連續逼近電容包括一上部群組電容及一下部群組電容；複數個切換器，用於可選擇地將該等複數個連續逼近電容連接至一第一參考位準及第二參考位準，其中在該校正模式期間，將該上部群組中至少一電容與至少該下部群組中電容進行比較，使得該下部群組電容產生一數位比例訊號，其代表該上部群組中該至少一電容與至少該下部群組電容之一比例關係。
  31. 如申請專利範圍第30項所述之類比至數位轉換電路，其中該下部群組電容代表最低位元。
  32. 如申請專利範圍第30項所述之類比至數位轉換電路，其中該上部群組電容代表最高位元。
  33. 如申請專利範圍第30項所述之類比至數位轉換電路，其中在該校正模式期間，將該上部群組中額外的逼近電容與該下部群組中逼近電容及該上部群組中其它逼近電容依一大致降序方式進行比較，使得先前與該下部群組中該等逼近電容進行比較的該上部群組中逼近電容被排除在一目前的比較操作之外。
  34. 如申請專利範圍第30項所述之類比至數位轉換電路，其中該等上部及下部電容群組係基於電子電路的製造容許誤差來選擇定。
  35. 如申請專利範圍第30項所述之類比至數位轉換電路，其中該等上部及下部電容群組係基於比較結果來選擇定。
  36. 如申請專利範圍第30項所述之類比至數位轉換電路，其中代表該上部群組中該至少一電容的該比例關係的該數位比例訊號，係使用一連續逼近演算法來產生。
  37. 如申請專利範圍第30項所述之類比至數位轉換電路，其中代表該上部群組中該至少一電容的該比例關係的該訊號，被轉換成一數位修正因子以用於該類比至數位轉換電路中。
  38. 如申請專利範圍第37項所述之類比至數位轉換電路，其中該數位修正因子與代表該類比輸入訊號的一大致未經修正數位訊號相結合，以產生一修正數位輸出訊號。
  39. 如申請專利範圍第30項所述之類比至數位轉換電路，其中該下部群組電容包括一偏移電容，其讓該下部群組電容能夠量化由該上部群組電容產生的正的及負的比例訊號。
  40. 如申請專利範圍第30項所述之類比至數位轉換電路，其中：該上部群組電容被分割成一第一多重電容及一第二多重電容，該第一多重電容與該第二多重電容大致相同；及該下部群組電容被分割成一第三多重電容及一第四多重電容，該第三多重電容與該第四多重電容大致相同。
  41. 如申請專利範圍第40項所述之類比至數位轉換電路，其中代表該第一複數組件子集中該至少一組件的該比例關係的該數位比例訊號，係使用一分列DAC演算法來產生。
TW098134408A 2008-10-10 2009-10-09 用以描繪組件比例及建立組件比例之數位表示之系統及方法 TWI455487B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/287,598 US7705765B1 (en) 2008-10-10 2008-10-10 Systems and methods for characterizing component ratios and generating a digital representation of same

Publications (2)

Publication Number Publication Date
TW201025867A TW201025867A (en) 2010-07-01
TWI455487B true TWI455487B (zh) 2014-10-01

Family

ID=42098373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134408A TWI455487B (zh) 2008-10-10 2009-10-09 用以描繪組件比例及建立組件比例之數位表示之系統及方法

Country Status (2)

Country Link
US (1) US7705765B1 (zh)
TW (1) TWI455487B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961520B2 (en) 2009-08-18 2011-06-14 Seagate Technology Llc Encoding and decoding to reduce switching of flash memory transistors
US8692612B2 (en) * 2009-09-29 2014-04-08 Stmicroelectronics S.R.L. Electronic device for regulating a variable capacitance of an integrated circuit
US8390497B2 (en) 2010-05-18 2013-03-05 Linear Technology Corporation Method and circuit for encoding and transmitting numerical values from an analog-to-digital conversion process
FR2965427B1 (fr) * 2010-09-28 2013-06-21 St Microelectronics Sa Convertisseur analogique-numerique a approximations successives compact
US8477052B2 (en) * 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
TWI482438B (zh) * 2012-09-26 2015-04-21 Realtek Semiconductor Corp 連續漸進式數位類比轉換器及其方法
US10073104B2 (en) 2013-03-14 2018-09-11 Siemens Healthcare Diagnostics Inc. Control of pH in aqueous urea-containing solutions utilizing amino acid-containing compositions
JP6372102B2 (ja) * 2014-03-10 2018-08-15 株式会社ソシオネクスト アナログデジタル変換回路
US9362938B2 (en) * 2014-09-16 2016-06-07 Qualcomm Technologies International, Ltd. Error measurement and calibration of analog to digital converters
CN106301377A (zh) * 2015-06-04 2017-01-04 智原微电子(苏州)有限公司 逐次逼近型模拟至数字转换器
US10128862B2 (en) * 2016-01-21 2018-11-13 Mediatek Inc. Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device
JP6650788B2 (ja) * 2016-03-07 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US9912343B1 (en) * 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
TWI657666B (zh) * 2017-10-31 2019-04-21 聯陽半導體股份有限公司 類比至數位轉換器及其校正方法以及校正設備
US10483994B2 (en) * 2017-12-29 2019-11-19 Texas Instruments Incorporated Kickback compensation for a capacitively driven comparator
US10447291B1 (en) 2018-09-14 2019-10-15 Linear Technology Holding, LLC High dynamic range analog-to-digital converter
CN109217874B (zh) * 2018-11-16 2020-11-17 深圳锐越微技术有限公司 余量转移环路、逐次逼近型模数转换器和增益校准方法
US10608655B1 (en) 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
KR20220017291A (ko) * 2020-08-04 2022-02-11 삼성전기주식회사 커패시터 회로 및 이를 포함하는 가변 커패시턴스 시스템
US11171662B1 (en) 2020-08-11 2021-11-09 Analog Devices, Inc. Analog-to-digital conversion circuit with improved linearity

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6480137B2 (en) * 2001-02-28 2002-11-12 Texas Instruments Incorporated Method of generating matched capacitor arrays
US6587066B1 (en) * 2002-01-18 2003-07-01 Cirrus Logic, Inc. Circuits and methods for sampling an input signal in a charge redistribution digital to analog converter
US6853324B2 (en) * 2000-09-14 2005-02-08 Sharp Kabushiki Kaisha Digital-to-analog conversion circuit and image display apparatus using the same
US6985101B2 (en) * 2003-06-03 2006-01-10 Silicon Labs Cp, Inc. High speed comparator with blocking switches for SAR convertor
US7170439B1 (en) * 2005-11-10 2007-01-30 Prolific Technology Inc. Self-calibration circuit for capacitance mismatch

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US7355536B2 (en) * 2002-09-27 2008-04-08 Analog Devices, Inc. System and method for digital compensation of digital to analog and analog to digital converters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US6853324B2 (en) * 2000-09-14 2005-02-08 Sharp Kabushiki Kaisha Digital-to-analog conversion circuit and image display apparatus using the same
US6480137B2 (en) * 2001-02-28 2002-11-12 Texas Instruments Incorporated Method of generating matched capacitor arrays
US6587066B1 (en) * 2002-01-18 2003-07-01 Cirrus Logic, Inc. Circuits and methods for sampling an input signal in a charge redistribution digital to analog converter
US6985101B2 (en) * 2003-06-03 2006-01-10 Silicon Labs Cp, Inc. High speed comparator with blocking switches for SAR convertor
US7170439B1 (en) * 2005-11-10 2007-01-30 Prolific Technology Inc. Self-calibration circuit for capacitance mismatch

Also Published As

Publication number Publication date
TW201025867A (en) 2010-07-01
US20100090873A1 (en) 2010-04-15
US7705765B1 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
TWI455487B (zh) 用以描繪組件比例及建立組件比例之數位表示之系統及方法
KR102636356B1 (ko) 감소된 커패시터 어레이 dac를 이용한 sar adc에서의 오프셋 보정을 위한 방법 및 장치
US10135455B2 (en) Digitally calibrated successive approximation register analog-to-digital converter
US8416107B1 (en) Charge compensation calibration for high resolution data converter
US8421658B1 (en) Parallel pipelined calculation of two calibration values during the prior conversion cycle in a successive-approximation-register analog-to-digital converter (SAR-ADC)
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US8451151B2 (en) Successive approximation analog to digital converter with capacitor mismatch calibration and method thereof
CN107994903B (zh) 模数转换电路及流水线模数转换器
US8514114B2 (en) Measurement method and apparatus for ADC calibration
US20140077979A1 (en) Successive approximation ad converter
US7659845B2 (en) Analog-to-digital converter with capacitor array
KR20180105027A (ko) 분할-커패시터 기반의 디지털-아날로그 변환기를 갖는 축차 근사형 아날로그-디지털 컨버터
CN112636757B (zh) 逐次逼近型模数转换器及其失调补偿方法
US9191018B2 (en) Analog-digital converter
CN112803946B (zh) 应用于高精度逐次逼近型adc的电容失配和失调电压校正方法
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
CN113131933B (zh) 具校正功能连续近似缓存器模拟至数字转换器及校正方法
CN111865318A (zh) 模拟数字转换装置及其电容调整方法
CN118074714B (zh) 逐次逼近模数转换器的采样电容的非线性补偿电路及方法
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
CN118473406A (zh) 一种逐次逼近型模数转换器校准方法与模数转换器
CN118590062A (zh) 一种逐次逼近寄存器型模数转换器的校准方法及相关装置
Sansen et al. CMOS ADC and DAC principles