CN111865318A - 模拟数字转换装置及其电容调整方法 - Google Patents

模拟数字转换装置及其电容调整方法 Download PDF

Info

Publication number
CN111865318A
CN111865318A CN201910360962.0A CN201910360962A CN111865318A CN 111865318 A CN111865318 A CN 111865318A CN 201910360962 A CN201910360962 A CN 201910360962A CN 111865318 A CN111865318 A CN 111865318A
Authority
CN
China
Prior art keywords
signal
digital
analog converter
capacitance
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910360962.0A
Other languages
English (en)
Other versions
CN111865318B (zh
Inventor
周晓波
黄诗雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910360962.0A priority Critical patent/CN111865318B/zh
Priority to TW108131120A priority patent/TWI703830B/zh
Priority to US16/853,970 priority patent/US10985773B2/en
Publication of CN111865318A publication Critical patent/CN111865318A/zh
Application granted granted Critical
Publication of CN111865318B publication Critical patent/CN111865318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种模拟数字转换装置及其电容调整方法，其包含比较器、至少一数字模拟转换器及参考缓冲器。比较器用以比较第一输入信号与第二输入信号而输出比较信号。至少一数字模拟转换器包含至少一电容。参考缓冲器用以提供参考信号，至少一数字模拟转换器接收参考信号，致使参考信号的电压抖动而产生抖动信号。至少一数字模拟转换器的该至少一电容的容值依据该抖动信号而调整。

Description

模拟数字转换装置及其电容调整方法
技术领域
本公开是有关于一种转换装置及其调整方法，且特别是有关于一种模拟数字转换装置及其电容调整方法。
背景技术
由于循续渐近式模拟数字转换器(Successive approximation ADC,SAR ADC)具有低功耗的优势，因而广泛地使用于无线电子通信系统中。
然而，在使用SAR ADC时，时常因为参考缓冲器提供的参考电压被SAR ADC抽取电荷后，导致参考电压变化，进而使得SAR ADC的比较器在进行取样信号与参考电压的比较时，产生错误的比较结果。
发明内容
发明内容旨在提供本公开内容的简化摘要，以使阅读者对本公开内容具备基本的理解。此发明内容并非本公开内容的完整概述，且其用意并非在指出本公开实施例的重要/关键组件或界定本公开的范围。
本公开内容的一目的是在提供一种模拟数字转换装置及其电容调整方法，以便解决现有技术存在的问题，解决的手段如后所述。
为达上述目的，本公开内容的一技术的实施方式是关于一种模拟数字转换装置，其包含比较器、至少一数字模拟转换器及参考缓冲器。比较器用以比较第一输入信号与第二输入信号而输出第一比较信号。至少一数字模拟转换器包含至少一电容。参考缓冲器用以提供一参考信号，其中该至少一数字模拟转换器接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考缓冲器，该至少一数字模拟转换器接收该参考信号，致使该参考信号的电压抖动产生一第一抖动信号，其中该至少一数字模拟转换器的该至少一电容的容值依据该第一抖动信号而调整。
为达上述目的，本公开内容的另一技术的实施方式是关于一种模拟数字转换装置的电容调整方法，其中模拟数字转换装置包含比较器、至少一数字模拟转换器以及参考缓冲器，至少一数字模拟转换器包含至少一电容，其包含以下步骤：由该比较器根据该第一输入信号与该第二输入信号而输出一第二比较信号；由该至少一数字模拟转换器接收该第二比较信号并依据该第二比较信号以将该些电容的其中至少一个耦接于该参考缓冲器；由该至少一数字模拟转换器接收该参考信号，致使该参考信号的电压抖动产生一第一抖动信号；以及依据该第一抖动信号而调整该至少一数字模拟转换器的该至少一电容的容值。
因此，根据本公开的技术内容，本公开实施例所示的模拟数字转换装置及电容调整方法，得以将参考电压Vref的电压抖动造成的误差精确地计算出来，如此一来，模拟数字转换装置中的电容排布得以最佳的冗余度(redundancy)来进行补偿。
在参阅下文实施方式后，本公开所属技术领域中普通技术人员当可轻易了解本公开的基本精神及其他发明目的，以及本公开所采用的技术手段与实施方式。
附图说明
为让本公开之上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：
图1是依照本公开一实施例绘示一种模拟数字转换装置的示意图。
图2是示出依照本公开一实施例的一种如图1所示的模拟数字转换装置的参考缓冲器的输出波形示意图。
图3是依照本公开一实施例绘示一种模拟数字转换装置的电容调整方法的流程示意图。
根据惯常的作业方式，图中各种特征与组件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本公开相关的具体特征与组件。此外，在不同图式间，以相同或相似的组件符号来指称相似的组件/部件。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本公开的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本公开具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。
除非本说明书另有定义，此处所用的科学与技术词汇的含义与本公开所属技术领域中普通技术人员所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词亦涵盖该名词的单数型。
图1是依照本公开一实施例绘示一种模拟数字转换装置100的示意图。如图1所示，模拟数字转换装置100包含取样开关110、比较器120、数字模拟转换器130、数字模拟转换器140、参考缓冲器150及逻辑电路160。在一实施例中，模拟数字转换装置100可为但不限于循续渐近式模拟数字转换器(Successive approximation ADC,SAR ADC)，逻辑电路160可为但不限于循续渐近式(SAR)逻辑电路，用以输出模拟数字转换装置100的数字输出信号。
在连接关系上，取样开关110耦接于比较器120。比较器120耦接于数字模拟转换器130、数字模拟转换器140及逻辑电路160。数字模拟转换器130及数字模拟转换器140耦接于参考缓冲器150。
在操作上，取样开关110在取样周期时接收第一输入信号vip与第二输入信号vin，并提供第一输入信号vip与第二输入信号vin给比较器120输入侧的第一端与第二端。第一输入信号vip与第二输入信号vin可以是相同或不同的直流电压，本发明不限于此。比较器120用以比较第一输入信号vip与第二输入信号vin而输出比较信号至逻辑电路160。逻辑电路160依序输出n个位(bit)的数字输出信号。数字模拟转换器130包含复数个电容C1～Cn，数字模拟转换器140包含多个电容C1～Cm，n与m为正整数。上述多个电容分别对应不同的位数的电容。参考缓冲器150提供一参考信号Vref给数字模拟转换器130及数字模拟转换器140。其中，数字模拟转换器130及数字模拟转换器140通过分别连接多个电容的开关132(例如：反相器(invertor))，将各个电容的下板选择性地切换至参考信号Vref或参考电位(例如：接地电位)，其中，各个开关是依据第n个位的数字输出信号选择性地切换各个电容的下板连接至参考信号Vref或参考电位。此外，数字模拟转换器130的多个电容的上板是连接比较器120的输入端点B，数字模拟转换器140的多个电容的上板是连接比较器120的输入端点A。当取样开关110在取样周期结束后，模拟数字转换装置100进入二元搜寻(binarysearch)模式，由于此时数字模拟转换器130(或模拟转换器140)会抽取参考缓冲器150的电荷，致使参考信号Vref的电压抖动产生抖动信号。外部主机(图中未示)用以依据抖动信号而调整数字模拟转换器130及数字模拟转换器140的各个电容的容值。
在一实施例中，在二元搜寻模式下的第一循环周期(cycle)，比较器120用以比较输入端点A与输入端点B的电压，若输入端点A的电压大于输入端点B的电压则输出1，逻辑电路160输出1，此时，数字模拟转换器130的最高有效位(Most Significant Bit，MSB)电容的下板会切到参考缓冲器150的参考信号Vref。反之，若输入端点A的电压小于输入端点B的电压，则比较器120输出0，逻辑电路160输出0，此时，数字模拟转换器140的最高有效位电容会切到参考缓冲器150的参考信号Vref。接着在后续的循环周期中，对应各个位的电容依据逻辑电路160的数字输出信号，切换至参考信号Vref或参考电位，直至最低有效位(LeastSignificant Bit，LSB)，逻辑电路160依序输出数字输出信号d[n:0]，详细的二元搜寻模式为该发明领域的常识，在此不予赘述。需说明的是，在后文中，以数字模拟转换器130切到参考缓冲器150为例进行说明，然本公开的概念亦包含数字模拟转换器140切到参考缓冲器150的范围。
图2是绘示依照本公开一实施例的一种如图1所示的模拟数字转换装置100的参考缓冲器150的输出波形示意图，即参考信号Vref的波形示意图。因数字模拟转换器130及数字模拟转换器140抽取参考缓冲器150的电荷，致使参考信号Vref的电压产生抖动，抖动信号包含第一抖动区段、第二抖动区段及第三抖动区段，分别位于第一区段T1、第二区段T2及第三区段T3。需说明的是，图2以抖动信号包含第一抖动区段、第二抖动区段及第三抖动区段为例进行说明，然实际上亦可包含更多的抖动区段。
当参考缓冲器150提供参考信号Vref给数字模拟转换器130时，在第一循环周期，数字模拟转换器130会抽取参考缓冲器150的电荷，而导致第一抖动区段的第一起始电压降幅Vst(1)，外部主机(图中未示)用以计算第一起始电压降幅Vst(1)。随后，参考信号Vref会逐渐回升，形成如图2所示的第一终止电压降幅Vend(1)，外部主机计算第一终止电压降幅Vend(1)。同时，外部主机依据第一抖动区段末期比较器判决时抖动信号的实际参考电压值Vref计算第一抖动区段的第一输入误差。
上述第一起始电压降幅Vst(1)可以下式计算：
Vst(1)＝Q(1)/Cdec…式1
在上述式1中，Q(1)为参考信号Vref在第一抖动区段T1开始时刻被抽取的电量，Cdec为图1所示的参考缓冲器150的输出电容的容值。
上述第一终止电压降幅Vend(1)可以下式计算：
Vend(1)＝Vst(1)*exp[-T1/τ(1)]…式2
在上述式2中，T1为第一抖动区段的时间长度，τ(1)为第一抖动区段参考电压的建立时间常数(settling time)。除了Vst(1)与Vend(1)，参考电压Vref在第一抖动区段过程中任何时刻的值都能通过以上方式计算出。在上述公式中，时间常数τ(n)可以下式计算：
τ(n)＝Rout*[Cdec+Cp,ref(n)//(Ctotal-Cp,ref(n)+Cn,ref(n)//(Ctotal-Cn,ref(n)]…式3
在上述式3中，Rout为图1所示的参考缓冲器150的输出阻抗，Cdec为参考缓冲器150的输出电容的容值。Cp,ref(n)为在第n抖动区段比较器120正端耦接到参考缓冲器150的总电容值，Cn,ref(n)为在第n抖动区段比较器120负端耦接到参考缓冲器150的总电容值。Ctotal为数字模拟转换器130或数字模拟转换器140内的总电容值。
再者，在第一抖动区段末期，比较器会进行判决，外部主机依据比较器判决时的实际参考电压值与部分该些第一电容C1～Cn、第二电容C1～Cm的电容值，以计算第一输入误差。上述第一输入误差可以依下式计算：
Error(n)＝[Vrefideal-Vref(n)]*[Cp,ref(n)/Ctotal-Cn,ref(n)/Ctotal]…式4
在上述式4中，n表示在第几个抖动区段，Error(1)即为第一输入误差，Vrefideal为输入参考缓冲器150的理想参考信号，Vref(n)为在第n抖动区段末期比较器进行判断时刻的实际参考信号(即抖动信号)。上述式4是依据实际参考信号Vref(n)(即抖动信号)与理想参考信号Vrefideal的一差值，并经由经数字模拟转换器130及模拟转换器140的至少一电容分压后，计算一输入误差Error(n)。上述式4中的输入误差为经由数字模拟转换器130及模拟转换器140的至少一电容分压后，而在比较器120输入侧的端点A与端点B产生的误差值。
在一实施例中，请一并参阅图1及图2，在第二循环周期，外部主机用以计算第二抖动区段的第二起始电压降幅Vst(2)，并计算第二终止电压降幅Vend(2)。同时，外部主机依据第二抖动区段末期比较器判决时的实际参考电压值计算第二抖动区段的第二输入误差。
上述第二起始电压降幅Vst(2)可以下式计算：
Vst(2)＝Vend(1)+Q(2)/Cdec…式5
在上述式5中，Q(2)为参考信号Vref在第二区段T2开始时刻被抽取的电量，Cdec为图1所示的参考缓冲器150的输出电容的容值。
上述第二终止电压降幅Vend(2)可以下式计算：
Vend(2)＝Vst(2)*exp[-T2/τ(2)]…式6
在上述式6中，T2为第二抖动区段的时间长度，τ(2)为第二抖动区段参考电压的建立时间常数。除了Vst(2)与Vend(2)，参考电压Vref在第二抖动区段过程中任何时刻的值都能通过以上方式计算出。
同样地，外部主机依据第二抖动区段末期比较器判决时的实际参考电压值与部分该些第一电容C1～Cn、第二电容C1～Cm的容值，以计算第二输入误差。第二输入误差的计算方式请参照上述式4。
如此，可得到多个误差值(如第一输入误差Error(1)及第二输入误差Error(2))，外部主机依据多个误差值，以调整第一数字模拟转换器130的该些第一电容C1～Cn的容值以及第二数字模拟转换器140的第二电容C1～Cm的容值。举例而言，以4位的模拟数字转换装置为例，第一数字模拟转换器130包含电容C1、电容C2、电容C3及电容C4，初始的C1、C2、C3、C4的电容值可分别为1倍电容值(1C)、1倍电容值(1C)、2倍电容值(2C)、4倍电容值(4C)，外部主机将上述电容的电容值调整如下：
C1＝1C…式7
C2＝1C…式8
C3＝C1+C2-Ctotal*Error(2)/Vref…式9
C4＝C1+C2+C3-Ctotal*Error(1)/Vref…式10
接着，依照新的电容值，外部主机再依据第一起始电压降幅计算第一抖动区段的第一终止电压降幅，并且再依据第一抖动区段末期比较器判决时的实际参考电压值与部分该些第一电容、第二电容的电容值，以计算第一输入误差。随后，外部主机再依据第二起始电压降幅计算第二抖动区段的第二终止电压降幅，并且再依据第二抖动区间段末期比较器判决时的实际参考电压值与部分该些第一电容、第二电容的容值，以计算第二输入误差。如此，可得到另一新的电容值，再由外部主机重复以上步骤，直到上述电容值收敛。
再者，由于不同的输入信号会对应不同的电容排布，外部主机用以对在不同输入情况下逻辑电路160的数字输出信号d[n:0]进行快速傅立叶变换(FFT)，以寻找依各种电容排布产生的数字输出信号的最大信号噪声比(SNR)的一种排布，此种排布即为最优的电容排布。在另一实施例中，外部主机可对该些第一电容、第二电容的容值取整数。
图3是依照本公开一实施例绘示一种模拟数字转换装置的电容调整的流程示意图。
步骤310：由比较器比较第一输入信号与第二输入信号而输出第一比较信号；
步骤320：由参考缓冲器提供参考信号；
步骤330：由至少一数字模拟转换器接收第一比较信号并依据第一比较信号以将至少一电容耦接于参考缓冲器；
步骤340：由至少一数字模拟转换器接收参考信号，致使参考信号的电压抖动产生第一抖动信号；
步骤350：依据第一抖动信号而调整至少一数字模拟转换器的至少一电容的容值。
为使模拟数字转换装置的电容调整方法易于理解，请一并参阅图1、图2与图3以进行解说。应当理解，在本实施方式中所提及的步骤，除特别说明其顺序外，均可以依实际需要调整其前后顺序，甚至可以同时或部分同时执行。在步骤310中，由比较器120比较第一输入信号vip与第二输入信号vin而输出第一比较信号。举例来说，取样开关110在取样周期时接收第一输入信号vip与第二输入信号vin，并提供第一输入信号vip与第二输入信号vin给比较器120。比较器120用以比较第一输入信号vip与第二输入信号vin而输出比较信号。其余操作已于前文中说明，于此不作赘述。
在步骤320中，由参考缓冲器150提供参考信号Vref。
在步骤330中，由至少一数字模拟转换器130接收第一比较信号并依据第一比较信号以将至少一电容(C1～Cn)耦接于参考缓冲器150。举例而言，数字模拟转换器130及数字模拟转换器140通过分别连接多个电容的开关132(例如:反相器(invertor))，将各个电容的下板选择性地切换至参考信号Vref或参考电位(例如：接地电位)。
在步骤340中，由至少一数字模拟转换器130接收参考信号Vref，致使参考信号Vref的电压抖动产生第一抖动信号。举例而言，当取样开关110在取样周期结束后，模拟数字转换装置100进入二元搜寻(binary search)模式，由于此时数字模拟转换器130(140)会抽取参考缓冲器150的电荷，致使参考信号Vref的电压抖动而产生第一抖动信号。
在步骤350中，依据第一抖动信号而调整至少一数字模拟转换器130的至少一电容(C1～Cn)的容值。在一实施例中，外部主机用以依据抖动信号而调整数字模拟转换器130及数字模拟转换器140的各个电容的容值。
在一实施例中，图2所示的第一抖动信号包含第一抖动区段、第二抖动区段及第三抖动区段，分别位于第一区段T1、第二区段T2与第三区段T3。电容调整方法包含：由外部主机计算第一抖动信号在第一抖动区段末端比较器判决时的实际参考电压值Vref计算第一抖动区段的第一输入误差。其余操作已于前文中说明，于此不作赘述。
在另一实施例中，电容调整方法包含：由外部主机依据第一抖动区段末端比较器判决时的实际参考电压值与部分该些第一电容C1～Cn、第二电容C1～Cm的容值，以计算第一输入误差，第一输入误差可以依公式4计算，其余操作已于前文中说明，于此不作赘述。
在一实施例中，电容调整方法更包含：外部主机根据第一输入误差，以调整第一数字模拟转换器130的该些第一电容C1～Cn以及第二数字模拟转换器140的第二电容C1～Cm的容值。
在又一实施例中，电容调整方法包含：由外部主机计算第二抖动信号在第二抖动区段末端比较器判决时的实际参考电压值计算第二抖动区段的第二输入误差。其余操作已于前文中说明，于此不作赘述。
在再一实施例中，电容调整方法包含：由外部主机依据第二抖动区段末端比较器判决时的实际参考电压值与部分该些第一电容C1～Cn的容值、第二电容C1～Cm的容值，以计算第二输入误差。
在一实施例中，电容调整方法更包含：外部主机根据第二输入误差值，以调整第一数字模拟转换器130的该些第一电容C1～Cn、第二数字模拟转换器140的该些第二电容C1～Cm的容值。其余操作已于前文中说明，于此不作赘述。
在一实施例中，电容调整方法包含：在调整完第一数字模拟转换器130的第一电容C1～Cn、第二数字模拟转换器140的第二电容C1～Cm的容值后，依照新的电容值，外部主机再依据第一起始电压降幅计算第一抖动区段的第一终止电压降幅，并且再依据第一抖动区段末期比较器判决时的实际参考电压值与部分该些第一电容、第二电容的电容值，以计算第一输入误差。随后，外部主机再依据第二起始电压降幅计算第二抖动区段的第二终止电压降幅，并且再依据第二抖动区间段末期比较器判决时的实际参考电压值与部分该些第一电容、第二电容的容值，以计算第二输入误差。如此，可得到另一新的电容值，再由外部主机重复以上步骤，直到上述电容值收敛。
在一实施例中，电容调整方法包含：由外部主机用以对该模拟数字转换器100在不同输入情况下的数字输出信号d[n:0]进行快速傅立叶变换(FFT)；以及由外部主机寻找依各种电容排布产生的数字输出信号的最大信号噪声比(SNR)的一种排布，此种排布即为最佳的电容排布。
由上述本公开实施方式可知，应用本公开具有下列优点。本公开实施例所示的模拟数字转换装置及其电容调整方式，得以将参考电压Vref的电压抖动造成的误差以上述式子精确地计算出来，请参阅上述式9、式10，于式子中所减去的Ctotal*Error(2)/Vref、Ctotal*Error(1)/Vref即为精确地计算出来的冗余度(redundancy)，并依此准确地调整电容的容值，如此一来，即可以最佳的冗余度来进行补偿。
虽然上文实施方式中揭露了本公开的具体实施例，然其并非用以限定本公开，本公开所属技术领域中普通技术人员，在不悖离本公开之原理与精神的情形下，当可对其进行各种更动与修饰，因此本公开的保护范围当以附随权利要求范围所界定者为准。
【符号说明】
100：模拟数字转换装置
110：取样开关
120：比较器
130：数字模拟转换器
132：开关
140：数字模拟转换器
150：参考缓冲器
160：逻辑电路
C1～Cn：电容
C1～Cm：电容
Cdec：电容
T1～T3：区段
vip：第一输入信号
vin：第二输入信号
Vref：参考信号
Vst(1)：第一起始电压降幅
Vend(1)：第一终止电压降幅
Vst(2)：第二起始电压降幅
Vend(2)：第二终止电压降幅
310～350：步骤。

Claims (10)

1.一种模拟数字转换装置，包含：
一比较器，用以比较一第一输入信号与一第二输入信号而输出一第一比较信号；
至少一数字模拟转换器，包含至少一电容；以及
一参考缓冲器，用以提供一参考信号，其中该至少一数字模拟转换器接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考缓冲器，该至少一数字模拟转换器接收该参考信号，致使该参考信号的电压抖动产生一第一抖动信号，该至少一数字模拟转换器的该至少一电容的容值依据该第一抖动信号而调整。
2.根据权利要求1所述的模拟数字转换装置，其中，该至少一数字模拟转换器包含至少一开关，该至少一开关接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考信号或一参考电位。
3.根据权利要求1所述的模拟数字转换装置，其中，依据该第一抖动信号与一理想参考信号的一第一差值以计算一第一输入误差，且该第一输入误差为经该至少一数字模拟转换器的该至少一电容分压而在该比较器的一输入侧产生的一误差值，该至少一数字模拟转换器的该至少一电容的容值依据该第一输入误差而调整。
4.根据权利要求3所述的模拟数字转换装置，其中，该至少一数字模拟转换器包含多个电容，该比较器根据该第一输入信号与该第二输入信号而输出一第二比较信号，该至少一数字模拟转换器接收该第二比较信号并依据该第二比较信号以将该些电容的其中至少一个耦接于该参考缓冲器，该至少一数字模拟转换器接收该参考信号，致使该参考信号的电压抖动产生一第二抖动信号，该至少一数字模拟转换器的该些电容的其中至少一个的容值依据该第二抖动信号而调整，该第一抖动信号包含一第一抖动区段，依据该第一抖动信号在该第一抖动区段末端的一第一数值与该理想参考信号的该第一差值以计算该第一输入误差。
5.根据权利要求4所述的模拟数字转换装置，其中，依据该第二抖动信号与该理想参考信号的一第二差值以计算一第二输入误差，且该第二输入误差为经该至少一数字模拟转换器的该些电容分压而在该比较器的该输入侧产生的该误差值，该至少一数字模拟转换器的该些电容的其中至少一个的容值依据该第二输入误差而调整，该第二抖动信号包含一第二抖动区段，依据该第二抖动信号于该第二抖动区段末端的一第二数值与该理想参考信号的该第二差值以计算该第二输入误差。
6.根据权利要求5所述的模拟数字转换装置，其中，该至少一数字模拟转换器包含一第一数字模拟转换器与一第二数字模拟转换器，该第一数字模拟转换器耦接于该比较器的该输入侧的一第一端，该第二数字模拟转换器耦接于该比较器的该输入侧的一第二端，该第一数字模拟转换器与该第二数字模拟转换器分别包含多个电容。
7.根据权利要求6所述的模拟数字转换装置，其中，在该第一抖动区段，依据该第一差值、该比较器的该第一端通过该第一数字模拟转换器耦接于该参考缓冲器的一第一电容值、该比较器的该第二端通过该第二数字模拟转换器耦接于该参考缓冲器的一第二电容值以及该第一数字模拟转换器或该第二数字模拟转换器的总电容值，以计算该第一输入误差，在该第二抖动区段，依据该第二差值、该比较器的该第一端通过该第一数字模拟转换器耦接于该参考缓冲器的该第一电容值、该比较器的该第二端通过该第二数字模拟转换器耦接于该参考缓冲器的该第二电容值以及该第一数字模拟转换器或该第二数字模拟转换器的总电容值，以计算该第二输入误差。
8.一种模拟数字转换装置的电容调整方法，其中，该模拟数字转换装置包含一比较器、至少一数字模拟转换器以及一参考缓冲器，该至少一数字模拟转换器包含至少一电容，该电容调整方法包含：
由该比较器比较一第一输入信号与一第二输入信号而输出一第一比较信号；
由该参考缓冲器提供一参考信号；
由该至少一数字模拟转换器接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考缓冲器；
由该至少一数字模拟转换器接收该参考信号，致使该参考信号的电压抖动产生一第一抖动信号；以及
依据该第一抖动信号而调整该至少一数字模拟转换器的该至少一电容的容值。
9.根据权利要求8所述的电容调整方法，其中，该至少一数字模拟转换器包含至少一开关，由该至少一数字模拟转换器接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考缓冲器的步骤包含：
由该至少一开关接收该第一比较信号并依据该第一比较信号以将该至少一电容耦接于该参考信号或一参考电位。
10.根据权利要求8所述的电容调整方法，其中，依据该第一抖动信号而调整该至少一数字模拟转换器的该至少一电容的容值包含：
依据该第一抖动信号与一理想参考信号的一第一差值以计算一第一输入误差，且该第一输入误差为经该至少一数字模拟转换器的该至少一电容分压而在该比较器的一输入侧产生的一误差值；以及
依据该第一输入误差而调整该至少一数字模拟转换器的该至少一电容的容值。
CN201910360962.0A 2019-04-30 2019-04-30 模拟数字转换装置及其电容调整方法 Active CN111865318B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910360962.0A CN111865318B (zh) 2019-04-30 2019-04-30 模拟数字转换装置及其电容调整方法
TW108131120A TWI703830B (zh) 2019-04-30 2019-08-29 類比數位轉換裝置及其電容調整方法
US16/853,970 US10985773B2 (en) 2019-04-30 2020-04-21 Analog to digital converting device and capacitor adjusting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910360962.0A CN111865318B (zh) 2019-04-30 2019-04-30 模拟数字转换装置及其电容调整方法

Publications (2)

Publication Number Publication Date
CN111865318A true CN111865318A (zh) 2020-10-30
CN111865318B CN111865318B (zh) 2024-06-21

Family

ID=72965529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910360962.0A Active CN111865318B (zh) 2019-04-30 2019-04-30 模拟数字转换装置及其电容调整方法

Country Status (3)

Country Link
US (1) US10985773B2 (zh)
CN (1) CN111865318B (zh)
TW (1) TWI703830B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476868B2 (en) * 2020-01-24 2022-10-18 Rambus Inc. Dual loop SAR ADC with process driven architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647187A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 Adc校准装置
CN103178847A (zh) * 2011-12-21 2013-06-26 瑞昱半导体股份有限公司 连续近似寄存式模拟数字转换器及其方法
US20140097975A1 (en) * 2012-10-05 2014-04-10 National Chiao Tung University Method for estimating capacitance weight errors and successive approximation analog to digital converter using the same
JP2017046252A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 Ａｄ変換器、ａｄ変換装置及びａｄ変換方法
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564143B1 (en) * 1992-03-31 2001-11-21 Texas Instruments Incorporated Multi-mode analog to digital converter and method
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
EP1851859B1 (en) * 2005-02-24 2009-07-01 Microchip Technology Incorporated Analog-to-digital converter with interchange of resolution against number of sample and hold channels
JP4763644B2 (ja) * 2007-03-30 2011-08-31 ルネサスエレクトロニクス株式会社 ディザ回路及びディザ回路を備えたアナログデジタル変換器
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
US8188902B2 (en) * 2010-06-11 2012-05-29 Texas Instruments Incorporated Ternary search SAR ADC
DE102011110115B4 (de) * 2011-08-15 2015-02-26 Texas Instruments Deutschland Gmbh Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC
US8587466B2 (en) * 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8599059B1 (en) * 2012-09-07 2013-12-03 Mediatek Inc. Successive approximation register analog-digital converter and method for operating the same
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9774345B1 (en) * 2016-09-20 2017-09-26 Kabushiki Kaisha Toshiba Successive approximation register analog-to-digital converter
TWI649978B (zh) * 2017-10-24 2019-02-01 財團法人工業技術研究院 連續近似暫存器類比至數位轉換器及其運作方法
US10236901B1 (en) * 2018-05-29 2019-03-19 Xilinx, Inc. Circuit for and method of implementing asynchronous clock generation
US10812098B1 (en) * 2019-06-27 2020-10-20 Texas Instruments Incorporated Analog-to-digital converter decision control
US10790847B1 (en) * 2019-07-30 2020-09-29 Xilinx, Inc. Device for high-speed digital-to-analog conversion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102647187A (zh) * 2011-02-17 2012-08-22 台湾积体电路制造股份有限公司 Adc校准装置
CN103178847A (zh) * 2011-12-21 2013-06-26 瑞昱半导体股份有限公司 连续近似寄存式模拟数字转换器及其方法
US20140097975A1 (en) * 2012-10-05 2014-04-10 National Chiao Tung University Method for estimating capacitance weight errors and successive approximation analog to digital converter using the same
JP2017046252A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 Ａｄ変換器、ａｄ変換装置及びａｄ変換方法
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器

Also Published As

Publication number Publication date
TW202042511A (zh) 2020-11-16
TWI703830B (zh) 2020-09-01
CN111865318B (zh) 2024-06-21
US10985773B2 (en) 2021-04-20
US20200350922A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
CN108574487B (zh) 逐次逼近寄存器模数转换器
US9362939B1 (en) Reduction of input dependent capacitor DAC switching current in flash-SAR analog-to-digital converters
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US6958722B1 (en) SAR ADC providing digital codes with high accuracy and high throughput performance
US20100090873A1 (en) Systems and methods for characterizing component ratios and generating a digital representation of same
US11070225B2 (en) Successive approximation register (SAR) analog to digital converter (ADC) with overlapping reference voltage ranges
US10886933B1 (en) Analog-to-digital converter
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US10469096B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
CN111865318A (zh) 模拟数字转换装置及其电容调整方法
US10454491B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
US11984904B2 (en) Analog-to-digital converter (ADC) having calibration
US7176818B2 (en) Analog to digital converter, related method and use in voltage regulator circuits
US6906657B1 (en) Successive approximation analog-to-digital converter with sample and hold element
CN109690954B (zh) 高效逐次逼近寄存器模数转换器
KR100336781B1 (ko) 아날로그/디지털 변환기
Prathiba et al. Analysis of Reversible Switching Capacitive DAC Based Low Power SAR-ADC
CN118232919A (zh) 模数转换器adc，用于控制所述adc的方法
CN117579066A (zh) 逐次逼近型模数转换器及控制其的方法
US8274420B2 (en) Successive approximation analog-to-digital converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant