TWI703830B - 類比數位轉換裝置及其電容調整方法 - Google Patents

類比數位轉換裝置及其電容調整方法 Download PDF

Info

Publication number
TWI703830B
TWI703830B TW108131120A TW108131120A TWI703830B TW I703830 B TWI703830 B TW I703830B TW 108131120 A TW108131120 A TW 108131120A TW 108131120 A TW108131120 A TW 108131120A TW I703830 B TWI703830 B TW I703830B
Authority
TW
Taiwan
Prior art keywords
digital
signal
analog converter
capacitor
analog
Prior art date
Application number
TW108131120A
Other languages
English (en)
Other versions
TW202042511A (zh
Inventor
周曉波
黃詩雄
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI703830B publication Critical patent/TWI703830B/zh
Publication of TW202042511A publication Critical patent/TW202042511A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種類比數位轉換裝置，其包含比較器、至少一數位類比轉換器及參考緩衝器。比較器用以比較第一輸入信號與第二輸入信號而輸出比較信號。至少一數位類比轉換器包含至少一電容。參考緩衝器用以提供參考信號，至少一數位類比轉換器接收參考信號，致使參考信號之電壓抖動而產生抖動信號。至少一數位類比轉換器之該至少一電容的容值依據該抖動信號而調整。

Description

類比數位轉換裝置及其電容調整方法
本案係有關於一種轉換裝置及其調整方法，且特別是有關於一種類比數位轉換裝置及其電容調整方法。
由於循續漸近式類比數位轉換器(Successive approximation ADC,SAR ADC)具有低功耗的優勢，因而廣泛地使用於無線電子通訊系統中。
然而，在使用SAR ADC時，時常因為參考緩衝器提供之參考電壓被SAR ADC抽取電荷後，導致參考電壓變化，進而使得SAR ADC之比較器於進行取樣信號與參考電壓之比較時，產生錯誤的比較結果。
發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本案實施例的重要/關鍵元件或界定本案的範圍。
本案內容之一目的是在提供一種類比數位轉換裝置及其電容調整方法，藉以解決先前技術存在的問題，解決之手段如後所述。
為達上述目的，本案內容之一技術態樣係關於一種類比數位轉換裝置，其包含比較器、至少一數位類比轉換器及參考緩衝器。比較器用以比較第一輸入信號與第二輸入信號而輸出第一比較信號。至少一數位類比轉換器包含至少一電容。參考緩衝器用以提供一參考信號，其中該至少一數位類比轉換器接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考緩衝器，該至少一數位類比轉換器接收該參考信號，致使該參考信號之電壓抖動產生一第一抖動信號，其中該至少一數位類比轉換器之該至少一電容的容值依據該第一抖動信號而調整。
為達上述目的，本案內容之另一技術態樣係關於一種類比數位轉換裝置之電容調整方法，其中類比數位轉換裝置包含比較器、至少一數位類比轉換器以及參考緩衝器，至少一數位類比轉換器包含至少一電容，其包含以下步驟：由該比較器根據該第一輸入信號與該第二輸入信號而輸出一第二比較信號；由該至少一數位類比轉換器接收該第二比較信號並依據該第二比較信號以將該些電容的其中至少一者耦接於該參考緩衝器；由該至少一數位類比轉換器接收該參考信號，致使該參考信號之電壓抖動產生一第一抖動信號；以及依據該第一抖動信號而調整該至少一數位類比轉換器之該至少一電容的容值。
因此，根據本案之技術內容，本案實施例所示之類比數位轉換裝置及電容調整方法，得以將參考電壓Vref之電壓抖動造成的誤差精確地計算出來，如此一來，類比數位轉換裝置中的電容排布得以最佳的冗餘度(redundancy)來進行補償。
在參閱下文實施方式後，本案所屬技術領域中具有通常知識者當可輕易瞭解本案之基本精神及其他發明目的，以及本案所採用之技術手段與實施態樣。
100‧‧‧類比數位轉換裝置
110‧‧‧取樣開關
120‧‧‧比較器
130‧‧‧數位類比轉換器
132‧‧‧開關
140‧‧‧數位類比轉換器
150‧‧‧參考緩衝器
160‧‧‧邏輯電路
C1~Cn‧‧‧電容
C1~Cm‧‧‧電容
Cdec‧‧‧電容
T1~T3‧‧‧區段
vip‧‧‧第一輸入信號
vin‧‧‧第二輸入信號
Vref‧‧‧參考信號
Vst(1)‧‧‧第一起始電壓降幅
Vend(1)‧‧‧第一終止電壓降幅
Vst(2)‧‧‧第二起始電壓降幅
Vend(2)‧‧‧第二終止電壓降幅
310~350‧‧‧步驟
為讓本案之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖係依照本案一實施例繪示一種類比數位轉換裝置的示意圖。
第2圖係繪示依照本案一實施例的一種如第1圖所示之類比數位轉換裝置的參考緩衝器之輸出波形示意圖。
第3圖係依照本案一實施例繪示一種類比數位轉換裝置的電容調整方法之流程示意圖。
根據慣常的作業方式，圖中各種特徵與元件並未依比例繪製，其繪製方式是為了以最佳的方式呈現與本案相關的具體特徵與元件。此外，在不同圖式間，以相同或相似的元件符號來指稱相似的元件/部件。
為了使本揭示內容的敘述更加詳盡與完備，下文針對了本案的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本案具體實施例的唯一形式。實施方式中涵蓋了多個具體實施例的特徵以及用以建構與操作這些具體實施例的方法步驟與其順序。然而，亦可利用其他具體實施例來達成相同或均等的功能與步驟順序。
除非本說明書另有定義，此處所用的科學與技術詞彙之含義與本案所屬技術領域中具有通常知識者所理解與慣用的意義相同。此外，在不和上下文衝突的情形下，本說明書所用的單數名詞涵蓋該名詞的複數型；而所用的複數名詞時亦涵蓋該名詞的單數型。
第1圖係依照本案一實施例繪示一種類比數位轉換裝置100的示意圖。如圖所示，類比數位轉換裝置100包含取樣開關110、比較器120、數位類比轉換器130、數位類比轉換器140、參考緩衝器150及邏輯電路160。在一實施例中，類比數位轉換裝置100可為但不限於循續漸近式類比數位轉換器(Successive approximation ADC,SAR ADC)，邏輯電路160可為但不限於循續漸近式(SAR)邏輯電路，用以輸出類比數位轉換裝置100的數位輸出信號。
於連接關係上，取樣開關110耦接於比較器120。比較器120耦接於數位類比轉換器130、數位類比轉換器140及邏輯電路160。數位類比轉換器130及數位類比轉換器140耦接於參考緩衝器150。
於操作上，取樣開關110在取樣週期時接收第一輸入信號vip與第二輸入信號vin，並提供第一輸入信號vip與第二輸入信號vin給比較器120輸入側的第一端與第二端。第一輸入信號vip與第二輸入信號vin可以是相同或不同的直流電壓，本發明不限於此。比較器120用以比較第一輸入信號vip與第二輸入信號vin而輸出比較信號至邏輯電路160。邏輯電路160依序輸出n個位元(bit)的數位輸出信號。數位類比轉換器130包含複數個電容C1~Cn，數位類比轉換器140包含複數個電容C1~Cm，n與m為正整數。上述複數電容分別對應不同的位元數的電容。參考緩衝器150提供一參考信號Vref給數位類比轉換器130及數位類比轉換器140。其中，數位類比轉換器130及數位類比轉換器140藉由分別連接複數個電容的開關132(例如：反相器(invertor))，將各個電容的下板選擇性地切換至參考信號Vref或參考電位(例如：接地電位)其中，各個開關係依據第n個位元的數位輸出信號選擇性地切換各個電容的下板連接至參考信號Vref或參考電位。此外，數位類比轉換器130的複數電容的上板係連接比較器120的輸入端點B，數位類比轉換器140的複數電容的上板係連接比較器120的輸入端點A。當取樣開關110在取樣週期結束後，類比數位轉換裝置100進入二元搜尋(binary search)模式，由於此時數位類比轉換器130(或數位類比轉換器140)會抽取參考緩衝器150之電荷，致使參考信號Vref之電壓抖動產生抖動信號。外部主機(圖中未示)用以依據抖動信號而調整數位類比轉換器130及數位類比轉換器140之各個電容的容值。
在一實施例中，在二元搜尋模式下的第一循環週期(cycle)，比較器120用以比較輸入端點A與輸入端點B之電壓，若輸入端點A之電壓大於輸入端點B之電壓則輸出1，邏輯電路160輸出1，此時，數位類比轉換器130之最高有效位(Most Significant Bit，MSB)電容的下板會切到參考緩衝器150的參考信號Vref。反之，若輸入端點A之電壓小於輸入端點B之電壓，則比較器120輸出0，邏輯電路160輸出0，此時，數位類比轉換器140之最高有效位電容會切到參考緩衝器150的參考信號Vref。接著在後續的循環週期中，對應各個位元的電容依據邏輯電路160之數位輸出信號，切換至參考信號Vref或參考電位，直至最低有效位(Least Significant Bit，LSB)，邏輯電路160依序輸出數位輸出信號d[n：0]，詳細之二元搜尋模式為該發明領域之通常知識，在此不予贅述。需說明的是，於後文中，以數位類比轉換器130切到參考緩衝器150為例進行說明，然本案之概念亦包含數位類比轉換器140切到參考緩衝器150之範圍。
第2圖係繪示依照本案一實施例的一種如第1圖所示之類比數位轉換裝置100的參考緩衝器150之輸出波形示意圖，即參考信號Vref之波形示意圖。因數位類比轉換器130及數位類比轉換器140抽取參考緩衝器150之電荷，致使參考信號Vref之電壓產生抖動，抖動信號包含第一抖動區段、第二抖動區段及第三抖動區段，分別位於第一區段T1、第二區段T2及第三區段T3。需說明的是，第2圖以抖動信號包含第一抖 動區段、第二抖動區段及第三抖動區段為例進行說明，然實際上亦可包含更多的抖動區段。
當參考緩衝器150提供參考信號Vref給數位類比轉換器130時，在第一循環週期，數位類比轉換器130會抽取參考緩衝器150之電荷，而導致第一抖動區段之第一起始電壓降幅Vst(1)，外部主機(圖中未示)用以計算第一起始電壓降幅Vst(1)。隨後，參考信號Vref會逐漸回升，形成如第2圖所示之第一終止電壓降幅Vend(1)，外部主機計算第一終止電壓降幅Vend(1)。同時，外部主機依據第一抖動區段末期比較器判决時抖動信號的實際參考電壓值Vref計算第一抖動區段之第一輸入誤差。
上述第一起始電壓降幅Vst(1)可以下式計算：Vst(1)=Q(1)/Cdec…式1
在上述式1中，Q(1)為參考信號Vref於第一抖動區段T1開始時刻被抽取之電量，Cdec為第1圖所示之參考緩衝器150之輸出電容的容值。
上述第一終止電壓降幅Vend(1)可以下式計算：Vend(1)=Vst(1)*exp[-T1/τ(1)]…式2
在上述式2中，T1為第一抖動區段的時間長度，τ(1)為第一抖動區段參考電壓的建立時間常數(settling time)。除了Vst(1)與Vend(1)，參考電壓Vref在第一抖動區段過程中任何時刻的值都能通過以上方式計算出。在上述算式中，時間常數τ(n)可以下式計算：τ(n)=Rout*[Cdec+Cp,ref(n)//(Ctotal-Cp,ref(n)+Cn,ref(n)//(Ctotal-Cn,ref(n)]．．．式3
在上述式3中，Rout為第1圖所示之參考緩衝器150之輸出阻抗，Cdec為參考緩衝器150之輸出電容的容值。Cp,ref(n)為在第n抖動區段比較器120正端耦接到參考緩衝器150的總電容值，Cn,ref(n)為在第n抖動區段比較器120負端耦接到參考緩衝器150的總電容值。Ctotal為數位類比轉換器130或數位類比轉換器140內的總電容值。
再者，在第一抖動區段末期，比較器會進行判決，外部主機依據比較器判決時的實際參考電壓值與部分該些第一電容C1~Cn、第二電容C1~Cm的電容值，以計算第一輸入誤差。上述第一輸入誤差可以依下式計算：Error(n)=[Vref ideal -Vref(n)]*[Cp,ref(n)/Ctotal-Cn,ref(n)/Ctotal]．．．式4
在上述式4中，n表示在第幾個抖動區段，Error(1)即為第一輸入誤差，Vrefideal為輸入參考緩衝器150的理想參考信號，Vref(n)為在第n抖動區段末期比較器進行判斷時刻的實際參考信號(即抖動信號)。上述式4係依據實際參考信號Vref(n)(即抖動信號)與理想參考信號Vrefideal的一差值，並經由經數位類比轉換器130及數位類比轉換器140之至少一電容分壓後，計算一輸入誤差Error(n)。上述式4中的輸入誤差為經由數位類比轉換器130及數位類比轉換器140之至少一電容分壓後，而於比較器120輸入側的端點A與端點B產生的誤差值。
在一實施例中，請一併參閱第1圖及第2圖，在第二循環週期，外部主機用以計算第二抖動區段之第二起始電壓降幅Vst(2)，並計算第二終止電壓降幅Vend(2)。同時，外部主機依據第二抖動區段末期比較器判决時的實際參考電壓值計算第二抖動區段之第二輸入誤差。
上述第二起始電壓降幅Vst(2)可以下式計算：Vst(2)=Vend(1)+Q(2)/Cdec…式5
在上述式5中，Q(2)為參考信號Vref於第二區段T2開始時刻被抽取之電量，Cdec為第1圖所示之參考緩衝器150之輸出電容的容值。
上述第二終止電壓降幅Vend(2)可以下式計算：Vend(2)=Vst(2)*exp[-T2/τ(2)]…式6
在上述式6中，T2為第二抖動區段的時間長度，τ(2)為第二抖動區段參考電壓的建立時間常數。除了Vst(2)與Vend(2)，參考電壓Vref在第二抖動區段過程中任何時刻的值都能通過以上方式計算出。
同樣地，外部主機依據第二抖動區段末期比較器判决時的實際參考電壓值與部分該些第一電容C1~Cn、第二電容C1~Cm的容值，以計算第二輸入誤差。第二輸入誤差的計算方式請參照上述式4。
如此，可得到複數誤差值(如第一輸入誤差Error(1)及第二輸入誤差Error(2))，外部主機依據複數誤差值，以調整第一數位類比轉換器130之該些第一電容C1~Cn的容值以及第二數位類比轉換器140之第二電容C1~Cm的容 值。舉例而言，以4位元的類比數位轉換裝置為例，第一數位類比轉換器130包含電容C1、電容C2、電容C3及電容C4，初始之C1、C2、C3、C4的電容值可分別為1倍電容值(1C)、1倍電容值(1C)、2倍電容值(2C)、4倍電容值(4C)，外部主機將上述電容之電容值調整如下：C1=1C…式7
C2=1C…式8
C3=C1+C2-Ctotal*Error(2)/Vref…式9
C4=C1+C2+C3-Ctotal*Error(1)/Vref…式10
接著，依照新的電容值，外部主機再依據第一起始電壓降幅計算第一抖動區段之第一終止電壓降幅，並且再依據第一抖動區段末期比較器判决時的實際參考電壓值與部分該些第一電容、第二電容的電容值，以計算第一輸入誤差。隨後，外部主機再依據第二起始電壓降幅計算第二抖動區段之第二終止電壓降幅，並且再依據第二抖動區間段末期比較器判决時的實際參考電壓值與部分該些第一電容、第二電容的容值，以計算第二輸入誤差。如此，可得到另一新的電容值，再由外部主機重複以上步驟，直到上述電容值收斂。
再者，由於不同的輸入信號會對應不同的電容排布，外部主機用以對在不同輸入情況下邏輯電路160之數位輸出信號d[n：0]進行快速傅立葉轉換(FFT)，以尋找依各種電容排布產生的數位輸出信號的最大訊號雜訊比(SNR)的一種排布，此種排布即為最優的電容排布。在另一實施例中，外部主機可對該些第一電容、第二電容的容值取整數。
第3圖係依照本案一實施例繪示一種類比數位轉換裝置的電容調整之流程示意圖。
步驟310：由比較器比較第一輸入信號與第二輸入信號而輸出第一比較信號；步驟320：由參考緩衝器提供參考信號；步驟330：由至少一數位類比轉換器接收第一比較信號並依據第一比較信號以將至少一電容耦接於參考緩衝器；步驟340：由至少一數位類比轉換器接收參考信號，致使參考信號之電壓抖動產生第一抖動信號；步驟350：依據第一抖動信號而調整至少一數位類比轉換器之至少一電容的容值。
為使類比數位轉換裝置的電容調整方法易於理解，請一併參閱第1圖、第2圖與第3圖以進行解說。應瞭解到，在本實施方式中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行。於步驟310中，由比較器120比較第一輸入信號vip與第二輸入信號vin而輸出第一比較信號。舉例來說，取樣開關110在取樣週期時接收第一輸入信號vip與第二輸入信號vin，並提供第一輸入信號vip與第二輸入信號vin給比較器120。比較器120用以比較第一輸入信號vip與第二輸入信號vin而輸出比較信號。其餘操作已於前文中說明，於此不作贅述。
在步驟320中，由參考緩衝器150提供參考信號Vref。
於步驟330中，由至少一數位類比轉換器130接收第一比較信號並依據第一比較信號以將至少一電容(C1~Cn)耦接於參考緩衝器150。舉例而言，數位類比轉換器130及數位類比轉換器140藉由分別連接複數個電容的開關132(例如：反相器(invertor))，將各個電容的下板選擇性地切換至參考信號Vref或參考電位(例如：接地電位)。
於步驟340中，由至少一數位類比轉換器130接收參考信號Vref，致使參考信號Vref之電壓抖動產生第一抖動信號。舉例而言，當取樣開關110在取樣週期結束後，類比數位轉換裝置100進入二元搜尋(binary search)模式，由於此時數位類比轉換器130(140)會抽取參考緩衝器150之電荷，致使參考信號Vref之電壓抖動而產生第一抖動信號。
於步驟350中，依據第一抖動信號而調整至少一數位類比轉換器130之至少一電容(C1~Cn)的容值。在一實施例中，外部主機用以依據抖動信號而調整數位類比轉換器130及數位類比轉換器140之各個電容的容值。
在一實施例中，第2圖所示之第一抖動信號包含第一抖動區段、第二抖動區段及第三抖動區段，分別位於第一區段T1、第二區段T2與第三區段T3。電容調整方法包含：由外部主機計算第一抖動信號於第一抖動區段末端比較器判决時的實際參考電壓值Vref計算第一抖動區段之第一輸入誤差。其餘操作已於前文中說明，於此不作贅述。
在另一實施例中，電容調整方法包含：由外部主機依據第一抖動區段末端比較器判决時的實際參考電壓值與 部分該些第一電容C1~Cn、第二電容C1~Cm的容值，以計算第一輸入誤差，第一輸入誤差可以依式4計算，其餘操作已於前文中說明，於此不作贅述。
在一實施例中，電容調整方法更包含：外部主機根據第一輸入誤差，以調整第一數位類比轉換器130之該些第一電容C1~Cn以及第二數位類比轉換器140之第二電容C1~Cm的容值。
在又一實施例中，電容調整方法包含：由外部主機計算第二抖動信號於第二抖動區段末端比較器判决時的實際參考電壓值計算第二抖動區段之第二輸入誤差。其餘操作已於前文中說明，於此不作贅述。
於再一實施例中，電容調整方法包含：由外部主機依據第二抖動區段末端比較器判决時的實際參考電壓值與部分該些第一電容C1~Cn的容值、第二電容C1~Cm的容值，以計算第二輸入誤差。
在一實施例中，電容調整方法更包含：外部主機根據第二輸入誤差值，以調整第一數位類比轉換器130之該些第一電容C1~Cn、第二數位類比轉換器140之該些第二電容C1~Cm的容值。其餘操作已於前文中說明，於此不作贅述。
在一實施例中，電容調整方法包含：於調整完第一數位類比轉換器130之第一電容C1~Cn、第二數位類比轉換器140之第二電容C1~Cm的容值後，依照新的電容值，外部主機再依據第一起始電壓降幅計算第一抖動區段之第一終止電壓降幅，並且再依據第一抖動區段末期比較器判决時的實際參 考電壓值與部分該些第一電容、第二電容的電容值，以計算第一輸入誤差。隨後，外部主機再依據第二起始電壓降幅計算第二抖動區段之第二終止電壓降幅，並且再依據第二抖動區間段末期比較器判决時的實際參考電壓值與部分該些第一電容、第二電容的容值，以計算第二輸入誤差。如此，可得到另一新的電容值，再由外部主機重複以上步驟，直到上述電容值收斂。
在一實施例中，電容調整方法包含：由外部主機用以對該類比數位轉換器100在不同輸入情況下之數位輸出信號d[n：0]進行快速傅立葉轉換(FFT)；以及由外部主機尋找依各種電容排布產生的數位輸出信號的最大訊號雜訊比(SNR)的一種排布，此種排布即為最佳的電容排布。
由上述本案實施方式可知，應用本案具有下列優點。本案實施例所示之類比數位轉換裝置及其電容調整方式，得以將參考電壓Vref之電壓抖動造成的誤差以上述式子精確地計算出來，請參閱上述式9、式10，於式子中所減去的Ctotal*Error(2)/Vref、Ctotal*Error(1)/Vref即為精確地計算出來的冗餘度(redundancy)，並依此準確地調整電容之容值，如此一來，即可以最佳的冗餘度來進行補償。
雖然上文實施方式中揭露了本案的具體實施例，然其並非用以限定本案，本案所屬技術領域中具有通常知識者，在不悖離本案之原理與精神的情形下，當可對其進行各種更動與修飾，因此本案之保護範圍當以附隨申請專利範圍所界定者為準。
100‧‧‧類比數位轉換裝置
110‧‧‧取樣開關
120‧‧‧比較器
130‧‧‧數位類比轉換器
132‧‧‧開關
140‧‧‧數位類比轉換器
150‧‧‧參考緩衝器
160‧‧‧邏輯電路
C1~Cn‧‧‧電容
C1~Cm‧‧‧電容
Cdec‧‧‧電容
vip‧‧‧第一輸入信號
vin‧‧‧第二輸入信號
Vref‧‧‧參考信號

Claims (10)

  1. 一種類比數位轉換裝置，包含：一比較器，用以比較一第一輸入信號與一第二輸入信號而輸出一第一比較信號；至少一數位類比轉換器，包含至少一電容；以及一參考緩衝器，用以提供一參考信號，其中該至少一數位類比轉換器接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考緩衝器，該至少一電容接收該參考信號，使該參考信號之電壓產生一第一抖動信號，該至少一數位類比轉換器之該至少一電容的容值依據該第一抖動信號而調整。
  2. 如請求項1所述之類比數位轉換裝置，其中該至少一數位類比轉換器包含至少一開關，該至少一開關接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考信號或一參考電位。
  3. 如請求項1所述之類比數位轉換裝置，其中依據該第一抖動信號與一理想參考信號的一第一差值以計算一第一輸入誤差，且該第一輸入誤差為經該至少一數位類比轉換器之該至少一電容分壓而於該比較器之一輸入側產生的一誤差值，該至少一數位類比轉換器之該至少一電容的容值依據該第一輸入誤差而調整。
  4. 如請求項3所述之類比數位轉換裝置，其中該至少一數位類比轉換器包含複數個電容，該比較器根據該第一輸入信號與該第二輸入信號而輸出一第二比較信號，該至少一數位類比轉換器接收該第二比較信號並依據該第二比較信號以將該些電容的其中至少一者耦接於該參考緩衝器，該至少一數位類比轉換器接收該參考信號，致使該參考信號之電壓抖動產生一第二抖動信號，該至少一數位類比轉換器之該些電容的其中至少一者的容值依據該第二抖動信號而調整，該第一抖動信號包含一第一抖動區段，依據該第一抖動信號於該第一抖動區段末端之一第一數值與該理想參考信號的該第一差值以計算該第一輸入誤差。
  5. 如請求項4所述之類比數位轉換裝置，其中依據該第二抖動信號與該理想參考信號的一第二差值以計算一第二輸入誤差，且該第二輸入誤差為經該至少一數位類比轉換器之該些電容分壓而於該比較器之該輸入側產生的該誤差值，該至少一數位類比轉換器之該些電容的其中至少一者的容值依據該第二輸入誤差而調整，該第二抖動信號包含一第二抖動區段，依據該第二抖動信號於該第二抖動區段末端之一第二數值與該理想參考信號的該第二差值以計算該第二輸入誤差。
  6. 如請求項5所述之類比數位轉換裝置，其中該至少一數位類比轉換器包含一第一數位類比轉換器與一第二數位類比轉換器，該第一數位類比轉換器耦接於該比較器 之該輸入側的一第一端，該第二數位類比轉換器耦接於該比較器之該輸入側的一第二端，該第一數位類比轉換器與該第二數位類比轉換器分別包含複數個電容。
  7. 如請求項6所述之類比數位轉換裝置，其中於該第一抖動區段，依據該第一差值、該比較器之該第一端透過該第一數位類比轉換器耦接於該參考緩衝器的一第一電容值、該比較器之該第二端透過該第二數位類比轉換器耦接於該參考緩衝器的一第二電容值以及該第一數位類比轉換器或該第二數位類比轉換器的總電容值，以計算該第一輸入誤差，於該第二抖動區段，依據該第二差值、該比較器之該第一端透過該第一數位類比轉換器耦接於該參考緩衝器的該第一電容值、該比較器之該第二端透過該第二數位類比轉換器耦接於該參考緩衝器的該第二電容值以及該第一數位類比轉換器或該第二數位類比轉換器的總電容值，以計算該第二輸入誤差。
  8. 一種類比數位轉換裝置之電容調整方法，該類比數位轉換裝置包含一比較器、至少一數位類比轉換器以及一參考緩衝器，該至少一數位類比轉換器包含至少一電容，該電容調整方法包含：由該比較器比較一第一輸入信號與一第二輸入信號而輸出一第一比較信號；由該參考緩衝器提供一參考信號； 由該至少一數位類比轉換器接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考緩衝器；由該至少一電容接收該參考信號，使該參考信號之電壓產生一第一抖動信號；以及依據該第一抖動信號而調整該至少一數位類比轉換器之該至少一電容的容值。
  9. 如請求項8所述之電容調整方法，其中該至少一數位類比轉換器包含至少一開關，由該至少一數位類比轉換器接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考緩衝器的步驟包含：由該至少一開關接收該第一比較信號並依據該第一比較信號以將該至少一電容耦接於該參考信號或一參考電位。
  10. 如請求項8所述之電容調整方法，其中依據該第一抖動信號而調整該至少一數位類比轉換器之該至少一電容的容值包含：依據該第一抖動信號與一理想參考信號的一第一差值以計算一第一輸入誤差，且該第一輸入誤差為經該至少一數位類比轉換器之該至少一電容分壓而於該比較器之一輸入側產生的一誤差值；以及依據該第一輸入誤差而調整該至少一數位類比轉換器之該至少一電容的容值。
TW108131120A 2019-04-30 2019-08-29 類比數位轉換裝置及其電容調整方法 TWI703830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910360962.0 2019-04-30
CN201910360962.0A CN111865318B (zh) 2019-04-30 2019-04-30 模拟数字转换装置及其电容调整方法

Publications (2)

Publication Number Publication Date
TWI703830B true TWI703830B (zh) 2020-09-01
TW202042511A TW202042511A (zh) 2020-11-16

Family

ID=72965529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108131120A TWI703830B (zh) 2019-04-30 2019-08-29 類比數位轉換裝置及其電容調整方法

Country Status (3)

Country Link
US (1) US10985773B2 (zh)
CN (1) CN111865318B (zh)
TW (1) TWI703830B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476868B2 (en) * 2020-01-24 2022-10-18 Rambus Inc. Dual loop SAR ADC with process driven architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696910B2 (en) * 2007-03-30 2010-04-13 Nec Electronics Corporation Dither circuit and analog digital converter having dither circuit
US9331709B2 (en) * 2012-04-20 2016-05-03 Linear Technology Corporation Analog-to-digital converter
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0564143B1 (en) * 1992-03-31 2001-11-21 Texas Instruments Incorporated Multi-mode analog to digital converter and method
US5581252A (en) * 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
EP1851859B1 (en) * 2005-02-24 2009-07-01 Microchip Technology Incorporated Analog-to-digital converter with interchange of resolution against number of sample and hold channels
US8223044B2 (en) * 2010-04-22 2012-07-17 Texas Instruments Incorporated INL correction circuitry and method for SAR ADC
US8188902B2 (en) * 2010-06-11 2012-05-29 Texas Instruments Incorporated Ternary search SAR ADC
US8416105B2 (en) * 2011-02-17 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. ADC calibration apparatus
DE102011110115B4 (de) * 2011-08-15 2015-02-26 Texas Instruments Deutschland Gmbh Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC
US8754798B2 (en) * 2011-12-21 2014-06-17 Realtek Semiconductor Corp. High-speed successive-approximation-register analog-to-digital converter and method thereof
US8587466B2 (en) * 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8599059B1 (en) * 2012-09-07 2013-12-03 Mediatek Inc. Successive approximation register analog-digital converter and method for operating the same
TWI501562B (zh) * 2012-10-05 2015-09-21 Univ Nat Chiao Tung 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US9154152B1 (en) * 2014-03-14 2015-10-06 Mediatek Inc. Calibration and noise reduction of analog to digital converters
JP6703814B2 (ja) * 2015-08-28 2020-06-03 ルネサスエレクトロニクス株式会社 Ａｄ変換器及びａｄ変換装置
US9774345B1 (en) * 2016-09-20 2017-09-26 Kabushiki Kaisha Toshiba Successive approximation register analog-to-digital converter
TWI649978B (zh) * 2017-10-24 2019-02-01 財團法人工業技術研究院 連續近似暫存器類比至數位轉換器及其運作方法
US10236901B1 (en) * 2018-05-29 2019-03-19 Xilinx, Inc. Circuit for and method of implementing asynchronous clock generation
US10812098B1 (en) * 2019-06-27 2020-10-20 Texas Instruments Incorporated Analog-to-digital converter decision control
US10790847B1 (en) * 2019-07-30 2020-09-29 Xilinx, Inc. Device for high-speed digital-to-analog conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696910B2 (en) * 2007-03-30 2010-04-13 Nec Electronics Corporation Dither circuit and analog digital converter having dither circuit
US9331709B2 (en) * 2012-04-20 2016-05-03 Linear Technology Corporation Analog-to-digital converter
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器

Also Published As

Publication number Publication date
TW202042511A (zh) 2020-11-16
CN111865318B (zh) 2024-06-21
US10985773B2 (en) 2021-04-20
US20200350922A1 (en) 2020-11-05
CN111865318A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US10581443B2 (en) Method and apparatus for offset correction in SAR ADC with reduced capacitor array DAC
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
US8059022B2 (en) Digital-to-analog converter
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN105007079B (zh) 逐次逼近型模数转换器的全差分增量采样方法
US9219489B2 (en) Successive approximation register analog-to-digital converter
KR20150027582A (ko) 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
JP6514454B2 (ja) 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法
US10886933B1 (en) Analog-to-digital converter
US8514123B2 (en) Compact SAR ADC
US10469096B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
US11418210B2 (en) Digital-to-analog converter with reference voltage selection switch
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
CN107248864B (zh) 基于权重校准的高精度模数转换器及转换方法
TWI703830B (zh) 類比數位轉換裝置及其電容調整方法
US9166608B1 (en) Method and circuit for bandwidth mismatch estimation in an A/D converter
US10454491B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
WO2023246410A1 (zh) 一种模数转换电路、控制方法、芯片及电子设备
TWI707547B (zh) 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
CN115459769A (zh) 一种带有分段参考电压的逐次逼近模数转换器
CN111181564B (zh) 一种sar型adc的增益误差的校准装置及其校准方法
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
US20230163778A1 (en) Analog digital converter and method for analog to digital converting in the analog digital converter
CN117579066A (zh) 逐次逼近型模数转换器及控制其的方法