TWI649978B - 連續近似暫存器類比至數位轉換器及其運作方法 - Google Patents

連續近似暫存器類比至數位轉換器及其運作方法 Download PDF

Info

Publication number
TWI649978B
TWI649978B TW106136421A TW106136421A TWI649978B TW I649978 B TWI649978 B TW I649978B TW 106136421 A TW106136421 A TW 106136421A TW 106136421 A TW106136421 A TW 106136421A TW I649978 B TWI649978 B TW I649978B
Authority
TW
Taiwan
Prior art keywords
voltage
comparison result
analog
digital
converter
Prior art date
Application number
TW106136421A
Other languages
English (en)
Other versions
TW201918034A (zh
Inventor
鍾勇輝
陳博瑋
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW106136421A priority Critical patent/TWI649978B/zh
Priority to CN201711250741.5A priority patent/CN109698700B/zh
Priority to JP2017238632A priority patent/JP6667494B2/ja
Priority to US15/853,873 priority patent/US10211847B1/en
Application granted granted Critical
Publication of TWI649978B publication Critical patent/TWI649978B/zh
Publication of TW201918034A publication Critical patent/TW201918034A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一種連續近似暫存器類比至數位轉換器及其運作方法。連續近似暫存器類比至數位轉換器包括第一電容式數位至類比轉換器(CDAC)、比較器及控制器。第一CDAC接收並取樣類比輸入信號以產生第一電壓。比較器將第一電壓與比較參考電壓進行比較以產生第一比較結果。於至少兩次疊代運作中的第k次疊代運作中，控制器將第一CDAC的第k個切換電容組自第一狀態切換為第二狀態，致使第一CDAC產生第二電壓，且比較器將第二電壓與比較參考電壓進行比較以產生第二比較結果。控制器根據第一比較結果與第二比較結果決定視窗區域及是否將第k個切換電容組切換回第一狀態。

Description

連續近似暫存器類比至數位轉換器及其運作方法
本揭露是有關於一種類比至數位轉換器，且特別是有關於一種連續近似暫存器類比至數位轉換器及其運作方法。
隨著半導體製程技術不斷地演進，數位電路的性能可隨製程技術的演進而提升。由於連續近似暫存器類比至數位轉換器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)的性能，透過製程技術演進而獲得改善的程度顯著，因此，針對連續近似暫存器類比至數位轉換器的研究於近年來已成為顯學。特別是，透過二進制視窗技術，進以改善其連續近似暫存器類比至數位轉換器的積分非線性度(integral nonlinearity，INL)的同時，仍可提升轉換器操作速度(Conversion Rate)，增進連續近似暫存器類比至數位轉換器的轉換效率(Conversion Efficiency)，乃是本領域技術人員所欲解決的重要的課題之一。
本揭露提供一種具快速二進制視窗功能的連續近似暫存器類比至數位轉換器及其運作方法，以解決先前技術中所述及的問題。
本揭露的連續近似暫存器類比至數位轉換器用以轉換第一類比輸入信號為數位輸出信號。連續近似暫存器類比至數位轉換器包括第一電容式數位至類比轉換器、比較器以及控制器。第一電容式數位至類比轉換器用以接收並取樣第一類比輸入信號以產生第一電壓。比較器耦接第一電容式數位至類比轉換器以接收第一電壓，且將第一電壓與比較參考電壓進行比較以產生第一比較結果。控制器耦接比較器以及第一電容式數位至類比轉換器，且用以根據第一比較結果來決定第一電容式數位至類比轉換器的多個切換電容組的切換運作。於多次疊代運作中的至少兩者的第k次疊代運作中，控制器將此些切換電容組中的第k個切換電容組自第一狀態切換為第二狀態，致使第一電容式數位至類比轉換器產生第二電壓，且比較器將第二電壓與比較參考電壓進行比較以產生第二比較結果，其中k為正整數。控制器根據第一比較結果與第二比較結果決定視窗區域以及決定是否將第k個切換電容組切換回第一狀態。
本揭露的連續近似暫存器類比至數位轉換器用以轉換第一類比輸入信號為數位輸出信號。連續近似暫存器類比至數位轉換器包括第一電容式數位至類比轉換器、比較器以及控制器。第一電容式數位至類比轉換器用以接收並取樣第一類比輸入信號，且受控於多個第一控制信號以分別控制第一電容式數位至類比轉換器的多個切換電容組的切換運作。比較器耦接第一電容式數位至類比轉換器，且用以將第一電容式數位至類比轉換器的輸出與比較參考電壓進行比較。控制器耦接比較器以及第一電容式數位至類比轉換器，且用以根據比較器的輸出產生此些第一控制信號及數位輸出信號。控制器根據比較器的輸出而將第一電容式數位至類比轉換器的輸出逼近M位元的視窗，且控制器藉由比較器的(M+1)次比較運算的結果，來完成將第一電容式數位至類比轉換器的輸出逼近此M位元的視窗的運作，其中M為正整數。
本揭露的連續近似暫存器類比至數位轉換器的運作方法用以轉換第一類比輸入信號為數位輸出信號。此運作方法包括以下步驟。透過第一電容式數位至類比轉換器接收並取樣第一類比輸入信號以產生第一電壓。透過比較器將第一電壓與比較參考電壓進行比較以產生第一比較結果。透過控制器根據第一比較結果來決定第一電容式數位至類比轉換器的多個切換電容組的切換運作。於多次疊代運作中的至少兩者的第k次疊代運作中，透過控制器將此些切換電容組中的第k個切換電容組自第一狀態切換為第二狀態，致使第一電容式數位至類比轉換器產生第二電壓，且透過上述的比較器比較第二電壓與比較參考電壓以取得第二比較結果，其中k為正整數。透過控制器根據第一比較結果與第二比較結果決定視窗區域以及決定是否將第k個切換電容組切換回第一狀態。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
為了使本揭露的內容可以被更容易明瞭，以下特舉實施例做為本揭露確實能夠據以實施的範例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件，係代表相同或類似部件。
以下請參照圖1，圖1是依照本揭露一實施例所繪示的連續近似暫存器類比至數位轉換器100的電路方塊示意圖。連續近似暫存器類比至數位轉換器(Successive Approximation Register Analog-to-Digital Converter，SAR ADC)100為單端輸入式類比至數位轉換器( Analog-to-Digital Converter，ADC)。連續近似暫存器類比至數位轉換器100用以轉換第一類比輸入信號VIP為數位輸出信號SDO，其中數位輸出信號SDO具有從最高有效位元(Most Significant Bit，MSB)計算至最低有效位元(Least Significant Bit，LSB)的N個位元，其中N為正整數。但為便於說明，以下以N等於10為範例進行說明，而N為其他正整數的實施例則可依據以下說明而類推之。
連續近似暫存器類比至數位轉換器100可包括第一電容式數位至類比轉換器(Capacitor Digital to Analog Converter，簡稱為CDAC)120、比較器140(單一比較器)以及控制器160。第一電容式數位至類比轉換器120可包括取樣開關121以及切換電容組SCP1~SCP10。切換電容組SCP1~SCP10中的每一者分別受控於第一控制信號SP1~SP10。第一電容式數位至類比轉換器120可於一時間點透過取樣開關121接收並取樣第一類比輸入信號VIP以產生第一電壓VP0。取樣開關121可例如是透過一取樣時脈信號CLKS所控制的靴帶式開關(Bootstrapped Switch)。第一電容式數位至類比轉換器120受控於多個第一控制信號SP1~SP10以分別控制切換電容組SCP1~SCP10的切換運作。詳細來說，切換電容組SCPi可包括電容CPi及開關WPi，其中i為1至L的整數，在本實施例中，L等於10。電容CP1~CP10的第一端耦接至比較器140的非反相輸入端，而電容CP1~CP10的第二端則分別透過對應的開關WP1~WP10 被切換於第一參考電壓Vref與接地電壓GND之間。開關WP1~WP10分別由第一控制信號SP1~SP10所控制。電容CP1~電容CP8之電容值分別為電容CP2~電容CP9之電容值的兩倍，而電容CP9之電容值等於電容CP10之電容值。
比較器140接收來自第一電容式數位至類比轉換器120的第一電壓VP0，且受控於比較時脈信號CLKC以將第一電壓VP0與比較參考電壓Vr進行比較以產生第一比較結果CQ1，其中比較參考電壓Vr可例如是第一參考電壓Vref。控制器160耦接比較器140以及第一電容式數位至類比轉換器120。特別是，控制器160可根據第一比較結果CQ1產生第一控制信號SP1~SP10以分別控制切換電容組SCP1~SCP10的切換運作。
更進一步來說，控制器160具有二進制視窗(binary window)功能。控制器160可根據比較器140的輸出(亦即第一比較結果VP0)來決定切換電容組SCP1~SCP10中的至少一者的切換運作，以將第一電容式數位至類比轉換器120的輸出逼近上述的二進制視窗，其中上述的二進制視窗為M位元的視窗，且M為小於或等於N的正整數。詳細來說，於連續近似暫存器類比至數位轉換器100的M次疊代(iteration)運作的第k次疊代運作中(k小於或等於M)，控制器160可將切換電容組SCP1~SCP10中的第k個切換電容組SCPk進行切換(例如自第一狀態切換為第二狀態)，致使第一電容式數位至類比轉換器120產生對應的第二電壓VPk。接著，比較器140可將第k次疊代運作的第二電壓VPk與比較參考電壓Vr進行比較以產生對應的第二比較結果CQ2_k。控制器160可根據第一比較結果CQ1與第二比較結果CQ2_k定義(或決定)視窗區域WINKk。並且，控制器160可根據第一比較結果CQ1與第二比較結果CQ2_k來決定是否將第k個切換電容組SCPk切換回第一狀態，或者維持於第二狀態。
於第k次疊代運作中，若第一比較結果CQ1表示第一電壓VP0大於比較參考電壓Vr，且第二比較結果CQ2_k表示第二電壓VPk亦大於比較參考電壓Vr，則控制器160將第k個切換電容組維持在第二狀態(即切換後的狀態)。或者是，於第k次疊代運作中，若第一比較結果CQ1表示該第一電壓VP0小於比較參考電壓Vr，且第二比較結果CQ2_k表示第二電壓VPk亦小於比較參考電壓Vr，則控制器160將第k個切換電容組維持在第二狀態(即切換後的狀態)。
相對地，於第k次疊代運作中，若第一比較結果CQ1與第二比較結果CQ2_k表示第一電壓VP0及第二電壓VPk的其中之一大於比較參考電壓Vr，且第一電壓VP0及第二電壓VPk的其中另一小於比較參考電壓Vr，則控制器160將第k個切換電容組切換回第一狀態(即切換前的狀態)。
以下請合併參照圖1及圖2，圖2是依照本揭露一實施例所繪示的單端輸入式連續近似暫存器類比至數位轉換器執行二進制視窗功能時的切換機制示意圖，其中橫軸表示時間，縱軸表示第一電容式數位至類比轉換器120的輸出電壓(亦即比較器140的單端輸入電壓)。為便於說明，以下將以M等於4(即上述的二進制視窗為4位元的視窗)為範例進行說明，而M為其他正整數的實施例則可依以下說明類推之。基於二進制視窗為4位元的視窗，故而於圖2的第一次疊代運作(即k=1)至第四次疊代運作(即k=4)中，分別示出由虛線所包圍出來的四塊視窗區域，即WIN1~WIN4。
首先，於取樣保持運作(即k=0)中，第一電容式數位至類比轉換器120透過取樣開關121接收並取樣第一類比輸入信號VIP以產生第一電壓VP0。值得一提的是，在此的第一類比輸入信號VIP的振幅(Amplitude)例如是等於第一參考電壓Vref，且第一類比輸入信號VIP的共模電壓(Common Mode Voltage)例如是等於第一參考電壓Vref。比較器140可判斷第一電壓VP0是否大於比較參考電壓Vr，從而產生第一比較結果CQ1。接著，於第一次疊代運作(即k=1)，控制器160可根據第一比較結果CQ1產生第一控制信號SP1以控制切換電容組SCP1的切換運作。以下先針對第一電壓VP0大於比較參考電壓Vr的情況進行說明。
於取樣保持運作(即k=0)中，倘若第一電壓VP0大於比較參考電壓Vr，則比較器140可輸出例如是邏輯1的第一比較結果CQ1。因此，於第一次疊代運作(即k=1)中，控制器160將切換電容組SCP1中的開關WP1進行切換以將第一電壓VP0下拉，致使第一電容式數位至類比轉換器120產生對應的第二電壓VP1，其中VP1=VP0－(Vref/2 k)=VP0－(Vref/2)=VP0－(Vr/2)。值得一提，在此的第一參考電壓Vref，即為比較參考電壓Vr，故以下範例說明，即假設Vref=Vr。接著，比較器140可將第一次疊代運作(即k=1)的第二電壓VP1與比較參考電壓Vr進行比較，以判斷第二電壓VP1是否大於比較參考電壓Vr。倘若第二電壓VP1大於比較參考電壓Vr，則比較器140將輸出例如是邏輯1的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1大於比較參考電壓Vr，表示第一電壓VP0大於1.5Vref而位於視窗區域WIN1之外，故控制器160將切換電容組SCP1中的開關WP1維持在切換後的狀態，此時VP1=VP0－(Vr/2)。相對地，倘若第二電壓VP1小於比較參考電壓Vr，則比較器140將輸出例如是邏輯0的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1小於比較參考電壓Vr，表示第一電壓VP0小於1.5Vref而位於視窗區域WIN1內，故控制器160將切換電容組SCP1中的開關WP1回復至切換前的狀態，此時VP1=VP0。
接著，於第二次疊代運作(即k=2)中，控制器160將對切換電容組SCP2中的開關WP2進行切換以將第二電壓VP1下拉，致使第一電容式數位至類比轉換器120產生對應的第二電壓VP2，其中VP2=VP1－(Vr/2 k)=VP1－(Vr/4)。接著，比較器140可將第二次疊代運作(即k=2)的第二電壓VP2與比較參考電壓Vr進行比較，以判斷第二電壓VP2是否大於比較參考電壓Vr。倘若第二電壓VP2大於比較參考電壓Vr，則比較器140將輸出例如是邏輯1的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2大於比較參考電壓Vr，表示第二電壓VP1大於1.25Vref而位於視窗區域WIN2之外，故控制器160將切換電容組SCP2中的開關WP2維持在切換後的狀態，此時VP2=VP1－(Vr/4)。相對地，倘若第二電壓VP2小於比較參考電壓Vr，則比較器140將輸出例如是邏輯0的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2小於比較參考電壓Vr，表示第二電壓VP1小於1.25Vref而位於視窗區域WIN2內，故控制器160將切換電容組SCP2中的開關WP2回復至切換前的狀態，此時VP2=VP1。值得一提的是，在此的第二電壓VP1是根據第一次疊代運作(即k=1)結果(即第二比較結果CQ2_1)來決定，若第二比較結果CQ2_1例如是邏輯1，則VP1=VP0－(Vr/2)；若第二比較結果CQ2_1例如是邏輯0，則VP1=VP0。
至於連續近似暫存器類比至數位轉換器100於第三次疊代運作(即k=3)及第四次疊代運作(即k=4)的運作，則可根據上述第一次疊代運作(即k=1)及第二次疊代運作(即k=2)的說明而類推得知，故在此不再贅述。
以下針對第一電壓VP0小於比較參考電壓Vr的情況進行說明。於取樣保持運作(即k=0)中，倘若第一電壓VP0小於比較參考電壓Vr，則比較器140可輸出例如是邏輯0的第一比較結果CQ1。因此，於第一次疊代運作(即k=1)中，控制器160將對切換電容組SCP1中的開關WP1進行切換以將第一電壓VP0上拉，致使第一電容式數位至類比轉換器120產生對應的第二電壓VP1，其中VP1=VP0+(Vr/2 k)=VP0+(Vr/2)。接著，比較器140可將第一次疊代運作(即k=1)的第二電壓VP1與比較參考電壓Vr進行比較，以判斷第二電壓VP1是否大於比較參考電壓Vr。倘若第二電壓VP1大於比較參考電壓Vr，則比較器140將輸出例如是邏輯1的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1大於比較參考電壓Vr，表示第一電壓VP0大於0.5Vref而位於視窗區域WIN1之內，故控制器160將切換電容組SCP1中的開關WP1回復至切換前的狀態，此時VP1=VP0。相對地，倘若第二電壓VP1小於比較參考電壓Vr，則比較器140將輸出例如是邏輯0的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1小於比較參考電壓Vr，表示第一電壓VP0小於0.5Vref而位於視窗區域WIN1之外，故控制器160將切換電容組SCP1中的開關WP1維持在切換後的狀態，此時VP1=VP0+(Vr/2)。
接著，於第二次疊代運作(即k=2)中，控制器160將對切換電容組SCP2中的開關WP2進行切換以將第二電壓VP1上拉，致使第一電容式數位至類比轉換器120產生對應的第二電壓VP2，其中VP2=VP1+(Vr/2 k)=VP1+(Vr/4)。接著，比較器140可將第二次疊代運作(即k=2)的第二電壓VP2與比較參考電壓Vr進行比較，以判斷第二電壓VP2是否大於比較參考電壓Vr。倘若第二電壓VP2大於比較參考電壓Vr，則比較器140將輸出例如是邏輯1的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2大於比較參考電壓Vr，表示第二電壓VP1大於0.75Vref而位於視窗區域WIN2之內，故控制器160將切換電容組SCP2中的開關WP2回復至切換前的狀態，此時VP2=VP1。相對地，倘若第二電壓VP2小於比較參考電壓Vr，則比較器140將輸出例如是邏輯0的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2小於比較參考電壓Vr，表示第二電壓VP1小於0.75Vref而位於視窗區域WIN2之外，故控制器160將切換電容組SCP2中的開關WP2維持在切換後的狀態，此時VP2=VP1+(Vr/4)。值得一提的是，在此的第二電壓VP1是根據第一次疊代運作(即k=1)結果(即第二比較結果CQ2_1)來決定，若第二比較結果CQ2_1例如是邏輯1，則VP1=VP0；若第二比較結果CQ2_1例如是邏輯0，則VP1= VP0+(Vr/2)。
至於連續近似暫存器類比至數位轉換器100於第三次疊代運作(即k=3)及第四次疊代運作(即k=4)的運作，則可根據上述第一次疊代運作(即k=1)及第二次疊代運作(即k=2)的說明而類推得知，故在此不再贅述。
根據上述說明可知，控制器160可藉由比較器140的(M+1)次比較運算的結果(例如上述的第一比較結果及第二比較結果)，來完成將第一電容式數位至類比轉換器120的輸出逼近M位元的視窗的運作。
表1列示了連續近似暫存器類比至數位轉換器100執行二進制視窗功能時，各種比較結果的排列組合、及其對應的編碼與切換電容組的開關最終是否被切換。詳細來說，編碼dk可具有位元dk1及位元dk2，其中位元dk1及位元dk2的位元值可根據第一比較結果CQ1及第二比較結果CQ2_k來決定。舉例來說，若第一比較結果CQ1為邏輯1且第二比較結果CQ2_k為邏輯1，則位元dk1的位元值為1且位元dk2的位元值為0，故編碼dk的編碼結果為(1, 0)。若第一比較結果CQ1為邏輯1且第二比較結果CQ2_k為邏輯0，則位元dk1的位元值為0且位元dk2的位元值為1，故編碼dk的編碼結果為(0, 1)。若第一比較結果CQ1為邏輯0且第二比較結果CQ2_k為邏輯1，則位元dk1的位元值為0且位元dk2的位元值為1，故編碼dk的編碼結果為(0, 1)。若第一比較結果CQ1為邏輯0且第二比較結果CQ2_k為邏輯0，則位元dk1的位元值為0且位元dk2的位元值為0，故編碼dk的編碼結果為(0, 0)。 <TABLE border="1" borderColor="#000000" width="85%"><TBODY><tr><td> 第一比較結果CQ1 </td><td> 第二比較結果CQ2_k (k=1~4) </td><td> 編碼 dk=(dk1, dk2) (k=1~4) </td><td> 開關WPk (k=1~4) </td></tr><tr><td> 1 </td><td> 1 </td><td> (1,0) </td><td> 切換 </td></tr><tr><td> 1 </td><td> 0 </td><td> (0,1) </td><td> 不切換 </td></tr><tr><td> 0 </td><td> 1 </td><td> (0,1) </td><td> 不切換 </td></tr><tr><td> 0 </td><td> 0 </td><td> (0,0) </td><td> 切換 </td></tr></TBODY></TABLE>表1
在連續近似暫存器類比至數位轉換器100執行圖2所示的二進制視窗功能之後，於第五次疊代運作(即k=5)至第十次疊代運作(即k=10)中，連續近似暫存器類比至數位轉換器100可採用例如是無視窗功能的二進制連續近似演算，依序地對切換電容組SCP5~SCP10的開關WP5~WP10進行切換，以依序取得對應的第二比較結果CQ2_5~CQ2_10，並在上述10次疊代運作結束之後，控制器160可根據取樣保持運作的第一比較結果CQ1與上述各次疊代運作的第二比較結果CQ2_1~CQ2_10進行編碼運算，從而產生與類比輸入信號VIP對應的數位輸出信號SDO，如圖3所示的加法運算，其中編碼的位元d11、d12、d21、d22、d31、d32、d41、d42可根據表1的第一比較結果CQ1及第二比較結果CQ2_1~CQ2_4對應取得，而二進位碼B1~B10為數位輸出信號SDO的10個位元，其中二進位碼B1為最高有效位元，而二進位碼B10為最低有效位元。
詳細來說，圖3所示的加法運算可採用加法器來實現，其中二進位碼B6~B10分別為第二比較結果CQ2_6~CQ2_10。另外，可透過第一級加法器(可為全加器)將位元d42與第二比較結果CQ2_5相加，以產生一輸出和(sum)(即為二進位碼B5)以及一第一輸出進位(carry)。接著，可透過第二級加法器(為全加器)將位元d32、位元d41與第一輸出進位相加，以產生一輸出和(即為二進位碼B4)以及一第二輸出進位。然後，可透過第三級加法器(為全加器)將位元d22、位元d31與第二輸出進位相加，以產生一輸出和(即為二進位碼B3)以及一第三輸出進位。而二進位碼B2及B1的計算方式則可依據上述二進位碼B3或B4的說明而類推得知，故不再贅述。
在本揭露的一實施例中，控制器160可以是硬體、韌體或是儲存在記憶體而由微處理器或是數位信號處理器所載入執行的軟體或機器可執行程式碼。若是採用硬體來實現，則控制器160可以是由單一整合電路晶片所達成，也可以由多個電路晶片所完成，但本揭露並不以此為限制。上述多個電路晶片或單一整合電路晶片可採用特殊功能積體電路(ASIC)或可程式化邏輯閘陣列(FPGA)來實現。而上述記憶體可以是例如隨機存取記憶體、唯讀記憶體或是快閃記憶體等等。
以下請合併參照圖1、圖2、圖4A及圖4B，圖4A是根據本揭露一實施例所繪示的控制器160的部份電路架構示意圖，用以實現四位元的二進制視窗功能；而圖4B是圖4A的控制器160的信號時序示意圖。首先，控制器160可接收重置信號RST，並根據重置信號RST將控制器160的所有相關邏輯電路進行重置。接著，控制器160可接收來自比較器140的備妥信號RDY及比較結果CQ (包括第一比較結果CQ1及第二比較結果CQ2_1~CQ2_4)，其中備妥信號RDY用以指示比較結果CQ已備妥。控制器160包括移位暫存器401~405、第一暫存器411~414、第二暫存器421~424以及多工電路431~434。
移位暫存器401~405的重置端接收重置信號RST。移位暫存器401~405的時脈端接收備妥信號RDY。第一級移位暫存器401的輸入端D用以接收電源電壓VDD。移位暫存器401~405中的每一級移位暫存器(例如移位暫存器401)的輸出端Q耦接至下一級移位暫存器(例如移位暫存器402)的輸入端D。移位暫存器401~405可在備妥信號RDY的觸發下依序地產生如圖4B所示的信號CK0~CK4。
第一暫存器411~414的重置端接收重置信號RST。第一暫存器411~414的時脈端分別接收信號CK1~CK4。第一暫存器411~414及第二暫存器421的輸入端D耦接控制器160的比較結果輸入端CQ以接收第一比較結果CQ1及第二比較結果CQ2_1~CQ2_4。第一暫存器411~414可分別於信號CK1~CK4的觸發下，分別鎖存對應的第二比較結果CQ2_1~CQ2_4，如圖4B的信號DP1~DP4所示。第二暫存器421~424的重置端接收重置信號RST。第二暫存器421~424的時脈端分別接收信號CK0~CK3。第二暫存器421~424可分別於信號CK0~CK3的觸發下，依序鎖存第一比較結果CQ1，如圖4B的信號DP0、DP0_1、DP0_2、DP0_3所示。
多工電路431可在信號CK0的觸發下，將信號DP0做為第一控制信號SP1，且可在信號CK1的觸發下，將信號DP1做為第一控制信號SP1。多工電路432可在信號CK1的觸發下，將信號DP0_1做為第一控制信號SP2，且可在信號CK2的觸發下，將信號DP2做為第一控制信號SP2。多工電路433及434的運作可依此類推。
首先，於時間區間T0，假設信號DP0上的第一比較結果CQ1為邏輯1(表示第一電壓VP0大於比較參考電壓Vr)，則多工電路431所輸出的第一控制信號SP1為邏輯1，故切換電容組SCP1中的開關WP1將被切換，以將第一電壓VP0下拉(其下拉的幅度為(Vr/2))。
於時間區間T1，若信號DP1上的第二比較結果CQ2_1亦為邏輯1(表示原第一電壓VP0位於圖2的視窗區域WIN1之外)，則多工電路431所輸出的第一控制信號SP1為邏輯1，故切換電容組SCP1中的開關WP1被維持在切換後的狀態。相對地，於時間區間T1，若信號DP1上的第二比較結果CQ2_1為邏輯0(表示原第一電壓VP0位於圖2的視窗區域WIN1之內)，則多工電路431所輸出的第一控制信號SP1為邏輯0，故切換電容組SCP1中的開關WP1將被回復至切換前的狀態。
同時於時間區間T1，由於信號DP0_1上的第一比較結果CQ1為邏輯1，故多工電路432所輸出的第一控制信號SP2為邏輯1，致使切換電容組SCP2中的開關WP2被切換，以將第二電壓VP1下拉(其下拉的幅度為(Vr/4))。
於時間區間T2，若信號DP2上的第二比較結果CQ2_2亦為邏輯1(表示原第二電壓VP1位於圖2的視窗區域WIN2之外)，則多工電路432所輸出的第一控制信號SP2為邏輯1，故切換電容組SCP2中的開關WP2被維持在切換後的狀態。相對地，於時間區間T2，若信號DP2上的第二比較結果CQ2_2為邏輯0(表示原第二電壓VP1位於圖2的視窗區域WIN2之內)，則多工電路432所輸出的第一控制信號SP2為邏輯0，故切換電容組SCP2中的開關WP2將被回復至切換前的狀態。至於時間區間T3及T4以及多工電路433及434的運作，則可依據上述說明而類推之，故在此不再贅述。
圖5是根據本揭露一實施例所繪示的連續近似暫存器類比至數位轉換器的運作方法的步驟流程圖，用以執行M位元的視窗功能。請同時參照圖1與圖5，在連續近似暫存器類比至數位轉換器100開始運作後，於步驟S510中，可透過第一電容式數位至類比轉換器120接收並取樣第一類比輸入信號VIP以產生第一電壓VP0。接著，於步驟S520中，可透過比較器140將第一電壓VP0與比較參考電壓Vr進行比較以產生第一比較結果CQ1。然後，於步驟S530中，可透過控制器160根據第一比較結果CQ1來決定第一電容式數位至類比轉換器120的切換電容組SCP1~SCP10的切換運作。接著，於多次疊代運作中的至少兩者的第k次疊代運作中，透過控制器160將第一電容式數位至類比轉換器120的多個切換電容組SCP1~SCP10中的第k個切換電容組自第一狀態切換為第二狀態，致使第一電容式數位至類比轉換器120產生第二電壓VPk，且透過比較器140比較第二電壓VPk與比較參考電壓Vr以取得第二比較結果CQ2_k，如步驟S540所示。之後，於步驟S550中，透過控制器160根據第一比較結果CQ1與第二比較結果CQ2_k決定是否將第k個切換電容組切換回第一狀態。
以下請合併參照圖5及圖6，圖6是依照本揭露一實施例所繪示的圖5的步驟S530、步驟S540及步驟S550的細節步驟流程圖。首先，於步驟S531中，控制器160設定k為1。接著，於步驟S532中，控制器160根據第一比較結果CQ1判斷第一電壓VP0的電壓值VP(0)是否大於比較參考電壓Vr的電壓值，從而開始進行疊代運作。
若步驟S532的判斷結果為是(例如第一比較結果CQ1為邏輯1)，則執行步驟S542，可透過控制器160將切換電容組SCPk中的開關WPk進行切換，致使第一電容式數位至類比轉換器120產生調降後的第二電壓VPk，其電壓值VP(k)如式(1)所示。
式(1)
接著，於步驟S544中，透過比較器140將第二電壓VPk的電壓值VP(k)與比較參考電壓Vr的電壓值進行比較，以取得對應的第二比較結果CQ2_k。之後，於步驟S551中，控制器160可根據第二比較結果CQ2_k判斷第二電壓VPk的電壓值VP(k)是否大於比較參考電壓Vr的電壓值。若步驟S551的判斷結果為是(例如第二比較結果CQ2_k為邏輯1)，則執行步驟S552，透過控制器160將切換電容組SCPk中的開關WPk維持在切換後的狀態，致使第一電容式數位至類比轉換器120所輸出的第二電壓VPk的電壓值VP(k)如式(1)所示。若步驟S551的判斷結果為否(例如第二比較結果CQ2_k為邏輯0)，則執行步驟S553，透過控制器160將切換電容組SCPk中的開關WPk回復至切換前的狀態，致使第一電容式數位至類比轉換器120所輸出的第二電壓VPk的電壓值VP(k)如式(2)所示。
式(2)
於步驟S5541中，控制器160可設定k=k+1，並於步驟S5542中判斷k是否大於M(即視窗的位元數)。若步驟S5542的判斷結果為否，則回到步驟S542以進行下一次的疊代運作。若步驟S5542的判斷結果為是，則表示連續近似暫存器類比至數位轉換器100已完成此次的M位元的視窗運作。
另一方面，若步驟S532的判斷結果為否(例如第一比較結果CQ1為邏輯0)，則執行步驟S546，可透過控制器160將切換電容組SCPk中的開關WPk進行切換，致使第一電容式數位至類比轉換器120產生調升後的第二電壓VPk，其電壓值VP(k) 如式(3)所示。
式(3)
接著，於步驟S548中，透過比較器140將第二電壓VPk的電壓值VP(k)與比較參考電壓Vr的電壓值進行比較，以取得對應的第二比較結果CQ2_k。之後，於步驟S555中，控制器160可根據第二比較結果CQ2_k判斷第二電壓VPk的電壓值VP(k)是否大於比較參考電壓Vr的電壓值。若步驟S555的判斷結果為是(例如第二比較結果CQ2_k為邏輯1)，則執行步驟S556，透過控制器160將切換電容組SCPk中的開關WPk回復至切換前的狀態，致使第一電容式數位至類比轉換器120所輸出的第二電壓VPk的電壓值VP(k)如式(2)所示。若步驟S555的判斷結果為否(例如第二比較結果CQ2_k為邏輯0)，則執行步驟S557，透過控制器160將切換電容組SCPk中的開關WPk維持在切換後的狀態，致使第一電容式數位至類比轉換器120所輸出的第二電壓VPk的電壓值VP(k)如式(3)所示。
接著，於步驟S5581中，控制器160可設定k=k+1，並於步驟S5582中判斷k是否大於M(即視窗的位元數)。若步驟S5582的判斷結果為否，則回到步驟S546以進行下一次的疊代運作。若步驟S5582的判斷結果為是，則表示連續近似暫存器類比至數位轉換器100已完成此次的M位元的視窗運作。
另外，本揭露實施例的連續近似暫存器類比至數位轉換器的運作方法的其他細節可以由圖1至圖4B實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。
以下請參照圖7，圖7是依照本揭露另一實施例所繪示的連續近似暫存器類比至數位轉換器700的電路方塊示意圖。連續近似暫存器類比至數位轉換器700為差動輸入式類比至數位轉換器。連續近似暫存器類比至數位轉換器700用以轉換差動對信號(包括第一類比輸入信號VIP及第二類比輸入信號VIN)為數位輸出信號SDO，其中數位輸出信號SDO具有從最高有效位元(Most Significant Bit，MSB)計算至最低有效位元(Least Significant Bit，LSB)的N個位元，其中N為正整數。但為便於說明，以下以N等於10為範例進行說明，而N為其他正整數的實施例則可依據以下說明而類推之。
連續近似暫存器類比至數位轉換器700可包括第一電容式數位至類比轉換器720、第二電容式數位至類比轉換器780、比較器740(單一比較器)以及控制器760。第一電容式數位至類比轉換器720、比較器740以及控制器760的架構分別類似於圖1的第一電容式數位至類比轉換器120、比較器140以及控制器160，故可參酌上述圖1的相關說明而類推之，在此不再贅述。
第二電容式數位至類比轉換器780可包括取樣開關781以及切換電容組SCN1~SCN10。第二電容式數位至類比轉換器780可於一時間點透過取樣開關781接收並取樣第二類比輸入信號VIN以產生第三電壓VN0。取樣開關781可例如是透過一取樣時脈信號CLKS所控制的靴帶式開關(Bootstrapped Switch)。第二電容式數位至類比轉換器780受控於多個第二控制信號SN1~SN10以分別控制切換電容組SCN1~SCN10的切換運作。詳細來說，切換電容組SCNi可包括電容CNi及開關WNi，其中i為1至10的整數。電容CN1~CN10的第一端耦接至比較器740的反相輸入端，而電容CN1~CN10的第二端則分別透過開關WN1~WN10被切換於第一參考電壓Vref與接地電壓GND之間。開關WN1~WN10分別由第二控制信號SN1~SN10所控制。電容CN1~電容CN8之電容值分別為電容CN2~電容CN9之電容值的兩倍，而電容CN9之電容值等於電容CN10之電容值。
於運作上，比較器740接收來自第一電容式數位至類比轉換器720的第一電壓VP0以及來自第二電容式數位至類比轉換器780的第三電壓VN0。比較器740可受控於比較時脈信號CLKC以將第一電壓VP0與第三電壓VN0的差值與零值交越點進行比較以產生第一比較結果CQ1。特別是，控制器760可根據第一比較結果CQ1產生第一控制信號SP1~SP10及第二控制信號SN1~SN10，以分別控制切換電容組SCP1~SCP10及SCN1~SCN10的切換運作。
更進一步來說，控制器760具有二進制視窗功能。控制器760可根據比較器740的輸出(亦即第一比較結果CQ1)來決定切換電容組SCP1~SCP10中的至少一者及切換電容組SCN1~SCN10中的至少一者的切換運作，以將第一電容式數位至類比轉換器720的輸出及第二電容式數位至類比轉換器780的輸出逼近上述的二進制視窗，其中上述的二進制視窗為M位元的視窗，且M為小於或等於N的正整數。詳細來說，於連續近似暫存器類比至數位轉換器700的M次疊代運作的第k次疊代運作中(k小於或等於M)，控制器760可將切換電容組SCP1~SCP10中的第k個切換電容組SCPk進行切換(例如自第一狀態切換為第二狀態)，致使第一電容式數位至類比轉換器720產生對應的第二電壓VPk。此外，控制器760可將切換電容組SCN1~SCN10中的第k個切換電容組SCNk進行切換(例如自第一狀態切換為第二狀態)，致使第二電容式數位至類比轉換器780產生對應的第四電壓VNk。接著，比較器740可將第k次疊代運作的第二電壓VPk與第四電壓VNk的差值與零值交越點(zero crossing point，例如0伏特)進行比較以產生對應的第二比較結果CQ2_k。控制器760可根據第一比較結果CQ1及第二比較結果CQ2_k定義(或決定)視窗區域WINKk。並且，控制器160可根據第一比較結果CQ1及第二比較結果CQ2_k來決定是否將第一電容式數位至類比轉換器720的第k個切換電容組及第二電容式數位至類比轉換器780的第k個切換電容組切換回第一狀態(即切換前的狀態)，或者維持於第二狀態。
以下請合併參照圖7及圖8，圖8是依照本揭露一實施例所繪示的差動輸入式連續近似暫存器類比至數位轉換器執行二進制視窗功能時的切換機制示意圖，其中橫軸表示時間，縱軸表示第一電容式數位至類比轉換器720的輸出電壓與第二電容式數位至類比轉換器780的輸出電壓的電壓差(亦即比較器740的差動輸入電壓)。為便於說明，以下將以M等於4(即上述的二進制視窗為4位元的視窗)為範例進行說明，而M為其他正整數的實施例則可依以下說明類推之。基於二進制視窗為4位元的視窗，故而於圖7的第一次疊代運作(即k=1)至第四次疊代運作(即k=4)中，分別示出由虛線所包圍出來的四塊視窗區域WIN1~WIN4。
首先，於取樣保持運作(即k=0)中，第一電容式數位至類比轉換器720透過取樣時脈信號CLKS，控制取樣開關121接收並取樣第一類比輸入信號VIP以產生第一電壓VP0，且第二電容式數位至類比轉換器780透過取樣時脈信號CLKS，控制取樣開關781接收並取樣第二類比輸入信號VIN以產生第三電壓VN0。值得一提的是，在此的第一類比輸入信號VIP與第二類比輸入信號VIN的振幅(Amplitude)例如是皆等於第一參考電壓Vref，且第一類比輸入信號VIP與第二類比輸入信號VIN的共模電壓(Common Mode Voltage)例如是皆相等，而第一類比輸入信號VIP與第二類比輸入信號VIN彼此的相位差例如是180度。比較器740受控於比較時脈信號CLKC，可據以判斷第一電壓VP0與第三電壓VN0的差值是否大於零值交越點，從而產生第一比較結果CQ1。接著，於第一次疊代運作(即k=1)，控制器760可根據第一比較結果CQ1產生第一控制信號SP1及第二控制信號SN1，以控制切換電容組SCP1及SCN1的切換運作。以下將先針對第一電壓VP0與第三電壓VN0的差值大於零值交越點(即VP0－VN0＞0)進行說明。
於取樣保持運作(即k=0)中，倘若第一電壓VP0與第三電壓VN0的差值大於零值交越點，則比較器740可輸出例如是邏輯1的第一比較結果CQ1。因此，於第一次疊代運作(即k=1)中，控制器760將切換電容組SCP1中的開關WP1進行切換以將第一電壓VP0下拉，致使第一電容式數位至類比轉換器720產生對應的第二電壓VP1，其中VP1=VP0－(Vref/2)。同時，控制器760將切換電容組SCN1中的開關WN1進行切換以將第三電壓VN0上拉，致使第二電容式數位至類比轉換器780產生對應的第四電壓VN1，其中VN1=VN0+(Vref/2)。接著，比較器740可將第一次疊代運作(即k=1)的第二電壓VP1與第四電壓VN1進行比較，以判斷第二電壓VP1與第四電壓VN1的差值是否大於零值交越點。倘若第二電壓VP1與第四電壓VN1的差值大於零值交越點，則比較器740將輸出例如是邏輯1的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1與第四電壓VN1的差值大於零值交越點，表示第一電壓VP0與第三電壓VN0的差值大於Vref而位於視窗區域WIN1之外，故控制器760將切換電容組SCP1中的開關WP1以及切換電容組SCN1中的開關WN1維持在切換後的狀態，此時第二電壓VP1與第四電壓VN1的差值即為VP1－VN1=[VP0－(Vref/2)]－[VN0+(Vref/2)]=(VP0－VN0)－Vref。相對地，倘若第二電壓VP1與第四電壓VN1的差值小於零值交越點，則比較器740將輸出例如是邏輯0的第二比較結果CQ2_1。可以理解的是，倘若第二電壓VP1與第四電壓VN1的差值小於零值交越點，表示第一電壓VP0與第三電壓VN0的差值小於Vref而位於視窗區域WIN1之內，故控制器760將切換電容組SCP1中的開關WP1以及切換電容組SCN1中的開關WN1回復至切換前的狀態，此時第二電壓VP1與第四電壓VN1的差值即為VP1－VN1= VP0－VN0。
接著，於第二次疊代運作(即k=2)中，控制器760將切換電容組SCP2中的開關WP2進行切換以將第二電壓VP1下拉，致使第一電容式數位至類比轉換器720產生對應的第二電壓VP2，其中VP2=VP1－(Vref/4)。同時，控制器760將切換電容組SCN2中的開關WN2進行切換以將第四電壓VN1上拉，致使第二電容式數位至類比轉換器780產生對應的第四電壓VN2，其中VN2=VN1+(Vref/4)。接著，比較器740可將第二次疊代運作(即k=2)的第二電壓VP2與第四電壓VN2進行比較，以判斷第二電壓VP2與第四電壓VN2的差值是否大於零值交越點。倘若第二電壓VP2與第四電壓VN2的差值大於零值交越點，則比較器740將輸出例如是邏輯1的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2與第四電壓VN2的差值大於零值交越點，表示第二電壓VP1與第四電壓VN1的差值大於0.5Vref而位於視窗區域WIN2之外，故控制器760將切換電容組SCP2中的開關WP2以及切換電容組SCN2中的開關WN2維持在切換後的狀態，此時VP2－VN2=[VP1－(Vref/4)]－[VN1+(Vref/4)]=(VP1－VN1)－0.5Vref。相對地，倘若第二電壓VP2與第四電壓VN2的差值小於零值交越點，則比較器740將輸出例如是邏輯0的第二比較結果CQ2_2。可以理解的是，倘若第二電壓VP2與第四電壓VN2的差值小於零值交越點，表示第二電壓VP1與第四電壓VN1的差值小於0.5Vref而位於視窗區域WIN2之內，故控制器760將切換電容組SCP2中的開關WP2以及切換電容組SCN2中的開關WN2回復至切換前的狀態，此時VP2－VN2=(VP1－VN1)。
至於第一電容式數位至類比轉換器720與第二電容式數位至類比轉換器780分別於第三次疊代運作(即k=3)及第四次疊代運作(即k=4)的切換運作，則可根據上述第一次疊代運作(即k=1)及第二次疊代運作(即k=2)的說明而類推得知，故在此不再贅述。可以理解的是，在第一電壓VP0與第三電壓VN0的差值大於零值交越點的情況下，控制器將根據第一比較結果CQ1與第二比較結果CQ2_k來控制第一電容式數位至類比轉換器720與第二電容式數位至類比轉換器780的切換運作。
另一方面，在第一電壓VP0與第三電壓VN0的差值小於零值交越點，控制器760將根據第一比較結果CQ1與第二比較結果CQ2_k來控制第一電容式數位至類比轉換器720與第二電容式數位至類比轉換器780的切換運作，其詳細運作可參照上述說明而類推得知，故不再贅述。
圖9是根據本揭露另一實施例所繪示的連續近似暫存器類比至數位轉換器的運作方法的步驟流程圖，用以執行M位元的視窗功能。請同時參照圖7與圖9，在連續近似暫存器類比至數位轉換器700開始運作後，於步驟S910中，可透過第一電容式數位至類比轉換器720接收並取樣第一類比輸入信號VIP以產生第一電壓VP0，且透過第二電容式數位至類比轉換器780接收並取樣第二類比輸入信號VIN以產生第三電壓VN0。接著，於步驟S920中，可透過比較器740將第一電壓VP0與第三電壓VN0的差值與零值交越點進行比較以產生第一比較結果CQ1。然後，於步驟S930中，可透過控制器760根據第一比較結果CQ1來決定第一電容式數位至類比轉換器720的切換電容組SCP1~SCP10以及第二電容式數位至類比轉換器780的切換電容組SCN1~SCN10的切換運作。接著，於多次疊代運作中的至少兩者的第k次疊代運作中，透過控制器760將第一電容式數位至類比轉換器720的多個切換電容組SCP1~SCP10中的第k個切換電容組自第一狀態切換為第二狀態，致使第一電容式數位至類比轉換器720產生第二電壓VPk，以及將第二電容式數位至類比轉換器780的多個切換電容組SCN1~SCN10中的第k個切換電容組自第一狀態切換為第二狀態，致使第二電容式數位至類比轉換器780產生第四電壓VNk，並透過比較器740將第二電壓VPk與第四電壓VNk的差值與零值交越點進行比較以取得第二比較結果CQ2_k，如步驟S940所示。之後，於步驟S950中，透過控制器760根據第一比較結果CQ1與第二比較結果CQ2_k決定是否將第一電容式數位至類比轉換器720的第k個切換電容組以及第二電容式數位至類比轉換器780的第k個切換電容組切換回第一狀態。
以下請合併參照圖9及圖10，圖10是依照本揭露一實施例所繪示的圖9的步驟S930、步驟S940及步驟S950的細節步驟流程圖。首先，於步驟S931中，控制器760設定k為1。接著，於步驟S932中，控制器760根據第一比較結果CQ1判斷第一電壓VP0與第三電壓VN0的差值是否大於零值交越點，從而開始進行疊代運作。
若步驟S932的判斷結果為是(例如第一比較結果CQ1為邏輯1)，則執行步驟S942，可透過控制器760將切換電容組SCPk中的開關WPk進行切換，致使第一電容式數位至類比轉換器720產生調降後的第二電壓VPk，其電壓值VP(k)如上述式(1)所示。同時，可透過控制器760將切換電容組SCNk中的開關WNk進行切換，致使第二電容式數位至類比轉換器780產生調升後的第四電壓VNk，其電壓值VN(k) 如式(4)所示。
式(4)
接著，於步驟S944中，透過比較器740將第二電壓VPk與第四電壓VNk的差值與零值交越點進行比較，以取得對應的第二比較結果CQ2_k。之後，於步驟S951中，控制器760可根據第二比較結果CQ2_k判斷第二電壓VPk與第四電壓VNk的差值是否大於零值交越點。若步驟S951的判斷結果為是(例如第二比較結果CQ2_k為邏輯1)，則執行步驟S952，透過控制器760將切換電容組SCPk中的開關WPk及切換電容組SCNk中的開關WNk維持在切換後的狀態，致使第一電容式數位至類比轉換器720所輸出的第二電壓VPk的電壓值VP(k)如上述式(1)所示，以及第二電容式數位至類比轉換器780所輸出的第四電壓VNk的電壓值VN(k)如上述式(4)所示。若步驟S951的判斷結果為否(例如第二比較結果CQ2_k為邏輯0)，則執行步驟S953，透過控制器760將切換電容組SCPk中的開關WPk及切換電容組SCNk中的開關WNk回復至切換前的狀態，致使第一電容式數位至類比轉換器720所輸出的第二電壓VPk的電壓值VP(k)如上述式(2)所示，以及第二電容式數位至類比轉換器780所輸出的第四電壓VNk的電壓值VN(k)如式(5)所示。
式(5)
接著，於步驟S9541中，控制器760可設定k=k+1，並於步驟S9542中判斷k是否大於M(即視窗的位元數)。若步驟S9542的判斷結果為否，則回到步驟S942以進行下一次的疊代運作。若步驟S9542的判斷結果為是，則表示連續近似暫存器類比至數位轉換器700已完成此次的M位元的視窗運作。
另一方面，若步驟S932的判斷結果為否(例如第一比較結果CQ1為邏輯0)，則執行步驟S946，可透過控制器760將切換電容組SCPk中的開關WPk進行切換，致使第一電容式數位至類比轉換器720產生調升後的第二電壓VPk，其電壓值VP(k) 如上述式(3)所示。同時，可透過控制器760將切換電容組SCNk中的開關WNk進行切換，致使第二電容式數位至類比轉換器780產生調降後的第四電壓VNk，其電壓值VN(k) 如式(6)所示。
式(6)
接著，於步驟S948中，透過比較器740將第二電壓VPk與第四電壓VNk的差值與零值交越點進行比較，以取得對應的第二比較結果CQ2_k。之後，於步驟S955中，控制器760可根據第二比較結果CQ2_k判斷第二電壓VPk與第四電壓VNk的差值是否大於零值交越點。若步驟S955的判斷結果為是(例如第二比較結果CQ2_k為邏輯1)，則執行步驟S956，透過控制器760將切換電容組SCPk中的開關WPk及切換電容組SCNk中的開關WNk回復至切換前的狀態，致使第一電容式數位至類比轉換器720所輸出的第二電壓VPk的電壓值VP(k)如上述式(2)所示，以及第二電容式數位至類比轉換器780所輸出的第四電壓VNk的電壓值VN(k)如上述式(5)所示。若步驟S955的判斷結果為否(例如第二比較結果CQ2_k為邏輯0)，則執行步驟S957，透過控制器760將切換電容組SCPk中的開關WPk及切換電容組SCNk中的開關WNk維持在切換後的狀態，致使第一電容式數位至類比轉換器720所輸出的第二電壓VPk的電壓值VP(k)如上述式(3)所示，以及第二電容式數位至類比轉換器780所輸出的第四電壓VNk的電壓值VN(k)如上述式(6)所示。
接著，於步驟S9581中，控制器160可設定k=k+1，並於步驟S9582中判斷k是否大於M(即視窗的位元數)。若步驟S9582的判斷結果為否，則回到步驟S946以進行下一次的疊代運作。若步驟S9582的判斷結果為是，則表示連續近似暫存器類比至數位轉換器700已完成此次的M位元的視窗運作。
另外，關於連續近似暫存器類比至數位轉換器700的其他實施細節，可以由圖1至圖8實施例之敘述中獲致足夠的教示、建議與實施說明，因此不再贅述。
以下請合併參照圖11A及圖11B，圖11A繪示未採用二進制視窗運作的連續近似暫存器類比至數位轉換器的積分非線性度的示意圖，而圖11B是依照本揭露實施例的連續近似暫存器類比至數位轉換器的積分非線性度的示意圖，其中橫軸表示連續近似暫存器類比至數位轉換器的數位輸出信號的數位碼(為12位元)，縱軸表示各數位碼所對應的積分非線性度的標準差。根據圖11A及圖11B可看出，藉由二進制視窗的運作，可讓電容式數位至類比轉換器中，對應至高有效位元的至少一切換電容組(例如圖7的切換電容組SCP1、SCN1)被切換的機率降低，如此一來，可改善連續近似暫存器類比至數位轉換器的積分非線性度。
另外，如同先前所述，在本揭露圖1實施例的連續近似暫存器類比至數位轉換器100中，控制器160可藉由單一比較器140的(M+1)次的比較運算的結果，來完成將第一電容式數位至類比轉換器120的輸出逼近M位元的視窗的運作。就動態功率消耗的角度而言，連續近似暫存器類比至數位轉換器的動態功率消耗與其內部的比較器的數量及比較器的比較運算次數成正比。因此，本揭露的連續近似暫存器類比至數位轉換器具備比較器的數量少及比較運算次數少的特點，故於相同的運作速度下，本揭露可有效降低連續近似暫存器類比至數位轉換器的動態功率消耗而達到省電的效果；同理，於相同的動態功率消耗下，本揭露可以有效提升連續近似暫存器的運作速度。
綜上所述，本揭露實施例所提出的具備二進制視窗功能的連續近似暫存器類比至數位轉換器及其運作方法，不僅可改善連續近似暫存器類比至數位轉換器的速度及動態功率消耗，且可改善其電容式數位至類比轉換器的積分非線性度。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露的精神和範圍內，當可作些許的更動與潤飾，故本揭露的保護範圍當視後附的申請專利範圍所界定者為準。
100、700‧‧‧連續近似暫存器類比至數位轉換器
120、720‧‧‧第一電容式數位至類比轉換器
121、781‧‧‧取樣開關
140、740‧‧‧比較器
160、760‧‧‧控制器
401~405‧‧‧移位暫存器
411~414‧‧‧第一暫存器
421~424‧‧‧第二暫存器
431~434‧‧‧多工電路
780‧‧‧第二電容式數位至類比轉換器
B1~B10‧‧‧二進位碼
CK0~CK4、DP0~DP4、DP0_1~DP0_3‧‧‧信號
CP1~CP10、CN1~CN10‧‧‧電容
CQ‧‧‧比較結果輸入端
CQ1‧‧‧第一比較結果
CQ2_1~CQ2_10、CQ2_k‧‧‧第二比較結果
D‧‧‧輸入端
d11、d12、d21、d22、d31、d32、d41、d42‧‧‧編碼
GND‧‧‧接地電壓
Q‧‧‧輸出端
RDY‧‧‧備妥信號
RST‧‧‧重置信號
S510~S550、S531、S532、S542、S544、S546、S548、S551~S553、S5541、S5542、S555~S557、S5581、S5582、S910~S950、S931、S932、S942、S944、S946、S948、S951、S952、S953、S9541、S9542、S955A、S955、S956、S957、S9581、S9582‧‧‧步驟
SCP1~SCP10、SCN1~SCN10‧‧‧切換電容組
SDO‧‧‧數位輸出信號
SN1~SN10‧‧‧第二控制信號
SP1~SP10‧‧‧第一控制信號
T0~T4‧‧‧時間區間
VDD‧‧‧電源電壓
VIP‧‧‧第一類比輸入信號
VIN‧‧‧第二類比輸入信號
VP0‧‧‧第一電壓
VP1~VPk‧‧‧第二電壓
VN0‧‧‧第三電壓
VN1~VNk‧‧‧第四電壓
Vr‧‧‧比較參考電壓
Vref‧‧‧第一參考電壓
WIN1~WINk‧‧‧視窗區域
WP1~WP10、WN1~WN10‧‧‧開關
CLKS‧‧‧取樣時脈信號
CLKC‧‧‧比較時脈信號
下面的所附圖式是本揭露的說明書的一部分，繪示了本揭露的示例實施例，所附圖式與說明書的描述一起說明本揭露的原理。 圖1是依照本揭露一實施例所繪示的連續近似暫存器類比至數位轉換器的電路方塊示意圖。 圖2是依照本揭露一實施例所繪示的單端輸入式連續近似暫存器類比至數位轉換器執行二進制視窗功能時的切換機制示意圖。 圖3是依照本揭露一實施例所繪示的編碼運算的示意圖。 圖4A是根據本揭露一實施例所繪示的控制器的部份電路架構示意圖。 圖4B是圖4A的控制器的信號時序示意圖。 圖5是根據本揭露一實施例所繪示的連續近似暫存器類比至數位轉換器的運作方法的步驟流程圖。 圖6是依照本揭露一實施例所繪示的圖5的步驟S530、步驟S540及步驟S550的細節步驟流程圖。 圖7是依照本揭露另一實施例所繪示的連續近似暫存器類比至數位轉換器的電路方塊示意圖。 圖8是依照本揭露另一實施例所繪示的差動輸入式連續近似暫存器類比至數位轉換器執行二進制視窗功能時的切換機制示意圖。 圖9是根據本揭露另一實施例所繪示的連續近似暫存器類比至數位轉換器的運作方法的步驟流程圖。 圖10是依照本揭露另一實施例所繪示的圖9的步驟S930、步驟S940及步驟S950的細節步驟流程圖。 圖11A繪示未採用二進制視窗運作的連續近似暫存器類比至數位轉換器的積分非線性度的示意圖。 圖11B是依照本揭露實施例的連續近似暫存器類比至數位轉換器的積分非線性度的示意圖。

Claims (16)

  1. 一種連續近似暫存器類比至數位轉換器，用以轉換一第一類比輸入信號為一數位輸出信號，該連續近似暫存器類比至數位轉換器包括：一第一電容式數位至類比轉換器，用以接收並取樣該第一類比輸入信號以產生一第一電壓；一比較器，耦接該第一電容式數位至類比轉換器以接收該第一電壓，且將該第一電壓與一比較參考電壓進行比較以產生一第一比較結果；以及一控制器，耦接該比較器以及該第一電容式數位至類比轉換器，用以根據該第一比較結果來決定該第一電容式數位至類比轉換器的多個切換電容組的切換運作，其中於多次疊代運作中的至少兩者的第k次疊代運作中，該控制器將該些切換電容組中的第k個切換電容組自一第一狀態切換為一第二狀態，致使該第一電容式數位至類比轉換器產生一第二電壓，且該比較器將該第二電壓與該比較參考電壓進行比較以產生一第二比較結果，其中k為正整數，其中該控制器根據該第一比較結果與該第二比較結果決定一視窗區域以及決定是否將該第k個切換電容組切換回該第一狀態。
  2. 如申請專利範圍第1項所述的連續近似暫存器類比至數位轉換器，其中：當該第一比較結果表示該第一電壓大於該比較參考電壓，且該第二比較結果表示該第二電壓大於該比較參考電壓時，該控制器將該第k個切換電容組維持在該第二狀態；或者是當該第一比較結果表示該第一電壓小於該比較參考電壓，且該第二比較結果表示該第二電壓小於該比較參考電壓時，該控制器將該第k個切換電容組維持在該第二狀態。
  3. 如申請專利範圍第1項所述的連續近似暫存器類比至數位轉換器，其中：當該第二比較結果及該第一比較結果表示該第一電壓與該第二電壓的其中之一大於該比較參考電壓，且該第一電壓與該第二電壓的其中另一小於該比較參考電壓時，該控制器將該第k個切換電容組切換回該第一狀態。
  4. 如申請專利範圍第1項所述的連續近似暫存器類比至數位轉換器，其中：在所有該些疊代運作結束後，該控制器根據該第一比較結果與各該些疊代運作的該第二比較結果，產生與該類比輸入信號對應的該數位輸出信號。
  5. 如申請專利範圍第1項所述的連續近似暫存器類比至數位轉換器，其中該比較參考電壓為一零值交越點，且該連續近似暫存器類比至數位轉換器更包括：一第二電容式數位至類比轉換器，耦接該比較器及該控制器，用以接收並取樣一第二類比輸入信號以產生一第三電壓，其中該第二類比輸入信號與該第一類比輸入信號為差動對信號，其中該比較器將該第一電壓與該第三電壓的一差值與該零值交越點進行比較以做為該第一比較結果，且該控制器根據該第一比較結果來決定該第一電容式數位至類比轉換器的該些切換電容組及該第二電容式數位至類比轉換器的多個切換電容組的切換運作，其中於該些疊代運作中的該至少兩者的該第k次疊代運作中，該控制器更將該第二電容式數位至類比轉換器的該些切換電容組中的第k個切換電容組自該第一狀態切換為該第二狀態，致使該第二電容式數位至類比轉換器產生一第四電壓，且該比較器將該第二電壓與該第四電壓的一差值與該零值交越點進行比較以做為該第二比較結果，其中該控制器根據該第一比較結果與該第二比較結果決定是否將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態。
  6. 如申請專利範圍第5項所述的連續近似暫存器類比至數位轉換器，其中：當該第一比較結果表示該第一電壓與該第三電壓的該差值大於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值大於該零值交越點時，該控制器將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組維持在該第二狀態；或者是當該第一比較結果表示該第一電壓與該第三電壓的該差值小於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值小於該零值交越點時，該控制器將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組維持在該第二狀態。
  7. 如申請專利範圍第5項所述的連續近似暫存器類比至數位轉換器，其中：當該第一比較結果表示該第一電壓與該第三電壓的該差值大於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值小於該零值交越點時，該控制器將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態；或者是當該第一比較結果表示該第一電壓與該第三電壓的該差值小於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值大於該零值交越點時，該控制器將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態。
  8. 一種連續近似暫存器類比至數位轉換器，用以轉換一第一類比輸入信號為一數位輸出信號，該連續近似暫存器類比至數位轉換器包括：一第一電容式數位至類比轉換器，用以接收並取樣該第一類比輸入信號，且受控於多個第一控制信號以分別控制該第一電容式數位至類比轉換器的多個切換電容組的切換運作；一比較器，耦接該第一電容式數位至類比轉換器，用以將該第一電容式數位至類比轉換器的輸出與一比較參考電壓進行比較；以及一控制器，耦接該比較器以及該第一電容式數位至類比轉換器，用以根據該比較器的輸出產生該些第一控制信號及該數位輸出信號，其中該控制器根據該比較器的該輸出而將該第一電容式數位至類比轉換器的該輸出逼近M位元的視窗，且該控制器藉由該比較器的(M+1)次比較運算的結果，來完成將該第一電容式數位至類比轉換器的該輸出逼近該M位元的視窗的一運作，其中M為大於一的正整數。
  9. 如申請專利範圍第8項所述的連續近似暫存器類比至數位轉換器，其中：該第一電容式數位至類比轉換器取樣該第一類比輸入信號以產生一第一電壓，該比較器將該第一電壓與該比較參考電壓進行比較以產生一第一比較結果，且該控制器根據該第一比較結果產生該些第一控制信號，其中於M次疊代運作中的第k次疊代運作中，該控制器將該些切換電容組中的第k個切換電容組自一第一狀態切換為一第二狀態，致使該第一電容式數位至類比轉換器產生一第二電壓，且該比較器將該第二電壓與該比較參考電壓進行比較以產生一第二比較結果，其中k小於或等於M，其中該控制器根據該第一比較結果與該第二比較結果決定一視窗區域以及決定是否將該第k個切換電容組切換回該第一狀態。
  10. 一種連續近似暫存器類比至數位轉換器的運作方法，用以轉換一第一類比輸入信號為一數位輸出信號，該運作方法包括：透過一第一電容式數位至類比轉換器接收並取樣該第一類比輸入信號以產生一第一電壓；透過一比較器將該第一電壓與一比較參考電壓進行比較以產生一第一比較結果；透過一控制器根據該第一比較結果來決定該第一電容式數位至類比轉換器的多個切換電容組的切換運作；於多次疊代運作中的至少兩者的第k次疊代運作中，透過該控制器將該些切換電容組中的第k個切換電容組自一第一狀態切換為一第二狀態，致使該第一電容式數位至類比轉換器產生一第二電壓，且透過該比較器將該第二電壓與該比較參考電壓進行比較以取得一第二比較結果，其中k為正整數；以及透過該控制器根據該第一比較結果與該第二比較結果決定一視窗區域以及決定是否將該第k個切換電容組切換回該第一狀態。
  11. 如申請專利範圍第10項所述的連續近似暫存器類比至數位轉換器的運作方法，其中所述根據該第一比較結果與該第二比較結果決定是否將該第k個切換電容組切換回該第一狀態的步驟包括：當該第一比較結果表示該第一電壓大於該比較參考電壓，且該第二比較結果表示該第二電壓大於該比較參考電壓時，將該第k個切換電容組維持在該第二狀態；或者是當該第一比較結果表示該第一電壓小於該比較參考電壓，且該第二比較結果表示該第二電壓小於該比較參考電壓時，將該第k個切換電容組維持在該第二狀態。
  12. 如申請專利範圍第10項所述的連續近似暫存器類比至數位轉換器的運作方法，其中所述根據該第一比較結果與該第二比較結果決定是否將該第k個切換電容組切換回該第一狀態的步驟包括：當該第二比較結果及該第一比較結果表示該第一電壓與該第二電壓的其中之一大於該比較參考電壓，且該第一電壓與該第二電壓的其中另一小於該比較參考電壓時，將該第k個切換電容組切換回該第一狀態。
  13. 如申請專利範圍第10項所述的連續近似暫存器類比至數位轉換器的運作方法，更包括：在所有該些疊代運作結束後，透過該控制器根據該第一比較結果與各該些疊代運作的該第二比較結果，產生與該類比輸入信號對應的該數位輸出信號。
  14. 如申請專利範圍第10項所述的連續近似暫存器類比至數位轉換器的運作方法，更包括：透過一第二電容式數位至類比轉換器接收並取樣一第二類比輸入信號以產生一第三電壓，其中該第二類比輸入信號與該第一類比輸入信號為差動對信號；透過該控制器更根據該第一比較結果來決定該第二電容式數位至類比轉換器的多個切換電容組的切換運作；於該些疊代運作中的該至少兩者的該第k次疊代運作中，透過該控制器將該第二電容式數位至類比轉換器的該些切換電容組中的第k個切換電容組自該第一狀態切換為該第二狀態，致使該第二電容式數位至類比轉換器產生一第四電壓；以及透過該控制器更根據該第一比較結果與該第二比較結果來決定是否將該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態，其中該比較參考電壓為一零值交越點，其中所述透過該比較器將該第一電壓與該比較參考電壓進行比較以產生該第一比較結果的步驟包括：透過該比較器將該第一電壓與該第三電壓的一差值與該零值交越點進行比較以取得該第一比較結果，其中所述透過該比較器將該第二電壓與該比較參考電壓進行比較以取得該第二比較結果的步驟包括：透過該比較器將該第二電壓與該第四電壓的一差值與該零值交越點進行比較以取得該第二比較結果。
  15. 如申請專利範圍第14項所述的連續近似暫存器類比至數位轉換器的運作方法，其中所述根據該第一比較結果與該第二比較結果，來決定是否將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態的步驟包括：當該第一比較結果表示該第一電壓與該第三電壓的該差值大於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值大於該零值交越點時，將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組維持在該第二狀態；或者是當該第一比較結果表示該第一電壓與該第三電壓的該差值小於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值小於該零值交越點時，將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組維持在該第二狀態。
  16. 如申請專利範圍第14項所述的連續近似暫存器類比至數位轉換器的運作方法，其中所述根據該第一比較結果與該第二比較結果，來決定是否將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態的步驟包括：當該第一比較結果表示該第一電壓與該第三電壓的該差值大於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值小於該零值交越點時，將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態；或者是當該第一比較結果表示該第一電壓與該第三電壓的該差值小於該零值交越點，且該第二比較結果表示該第二電壓與該第四電壓的該差值大於該零值交越點時，將該第一電容式數位至類比轉換器的該第k個切換電容組及該第二電容式數位至類比轉換器的該第k個切換電容組切換回該第一狀態。
TW106136421A 2017-10-24 2017-10-24 連續近似暫存器類比至數位轉換器及其運作方法 TWI649978B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106136421A TWI649978B (zh) 2017-10-24 2017-10-24 連續近似暫存器類比至數位轉換器及其運作方法
CN201711250741.5A CN109698700B (zh) 2017-10-24 2017-12-01 连续近似寄存器模拟至数字转换器及其运作方法
JP2017238632A JP6667494B2 (ja) 2017-10-24 2017-12-13 逐次比較レジスタ型アナログ−デジタル変換器及びその動作方法
US15/853,873 US10211847B1 (en) 2017-10-24 2017-12-25 Successive approximation register analog-to-digital converter and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106136421A TWI649978B (zh) 2017-10-24 2017-10-24 連續近似暫存器類比至數位轉換器及其運作方法

Publications (2)

Publication Number Publication Date
TWI649978B true TWI649978B (zh) 2019-02-01
TW201918034A TW201918034A (zh) 2019-05-01

Family

ID=65322566

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106136421A TWI649978B (zh) 2017-10-24 2017-10-24 連續近似暫存器類比至數位轉換器及其運作方法

Country Status (4)

Country Link
US (1) US10211847B1 (zh)
JP (1) JP6667494B2 (zh)
CN (1) CN109698700B (zh)
TW (1) TWI649978B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111865318A (zh) * 2019-04-30 2020-10-30 瑞昱半导体股份有限公司 模拟数字转换装置及其电容调整方法
CN112737553A (zh) * 2019-10-14 2021-04-30 瑞昱半导体股份有限公司 靴带式开关
US10886933B1 (en) 2019-10-18 2021-01-05 Texas Instruments Incorporated Analog-to-digital converter
TWI717958B (zh) 2019-12-31 2021-02-01 財團法人工業技術研究院 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112948A1 (en) * 2010-09-28 2012-05-10 Stmicroelectronics S.A. Compact sar adc
TW201412025A (zh) * 2012-09-07 2014-03-16 Mediatek Inc 連續逼近暫存器類比至數位轉換器及其操作方法
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415593B2 (ja) * 2001-02-06 2003-06-09 エヌイーシーマイクロシステム株式会社 Ａ／ｄ変換器
US7733258B2 (en) * 2008-09-30 2010-06-08 Freescale Semiconductor, Inc. Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
CN102045067B (zh) 2011-01-13 2013-01-30 东南大学 提高逐次逼近adc输出信噪比的转换和校准算法及adc
US8390501B2 (en) * 2011-04-28 2013-03-05 Ncku Research And Development Foundation Successive approximation register ADC with a window predictive function
JP2013021555A (ja) * 2011-07-12 2013-01-31 Toshiba Corp Ａｄ変換器、情報処理装置
US8754798B2 (en) * 2011-12-21 2014-06-17 Realtek Semiconductor Corp. High-speed successive-approximation-register analog-to-digital converter and method thereof
EP2842230A1 (en) * 2012-04-26 2015-03-04 Marvell World Trade Ltd. Method and apparatus for analog-to-digital converter
JP2014022763A (ja) * 2012-07-12 2014-02-03 Renesas Electronics Corp Ａ／ｄ変換器、ａ／ｄ変換方法
US9479190B2 (en) 2014-10-23 2016-10-25 Lattice Semiconductor Corporation Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
EP3059866A1 (en) * 2015-02-17 2016-08-24 Nxp B.V. Two-point modulation of a semi-digital phase locked loop
JP6650788B2 (ja) * 2016-03-07 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112948A1 (en) * 2010-09-28 2012-05-10 Stmicroelectronics S.A. Compact sar adc
TW201412025A (zh) * 2012-09-07 2014-03-16 Mediatek Inc 連續逼近暫存器類比至數位轉換器及其操作方法
US9385740B2 (en) * 2014-11-07 2016-07-05 Mediatek Inc. SAR ADC and method thereof

Also Published As

Publication number Publication date
CN109698700A (zh) 2019-04-30
JP6667494B2 (ja) 2020-03-18
JP2019080292A (ja) 2019-05-23
CN109698700B (zh) 2023-01-10
US10211847B1 (en) 2019-02-19
TW201918034A (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI649978B (zh) 連續近似暫存器類比至數位轉換器及其運作方法
US10797714B2 (en) Pipelined SAR with TDC converter
TWI559687B (zh) 逐次逼進型類比至數位轉換器
CN107493104B (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
TWI572143B (zh) 連續逼近式類比數位轉換電路及其方法
TWI473437B (zh) 逐次近似暫存器類比數位轉換器及利用該逐次近似暫存器類比數位轉換器的類比數位轉換方法
TW201318353A (zh) 連續逼近暫存器類比至數位轉換器以及控制連續逼近暫存器類比至數位轉換器的方法
CN101729069B (zh) 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器
US9041575B2 (en) Analog-to-digital conversion apparatus and method capable of achieving fast settling
TW201524133A (zh) 連續近似式類比數位轉換器
TWI717958B (zh) 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法
US11736109B2 (en) Successive-approximation register analog-to-digital converter circuit and operating method thereof
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
TWI674761B (zh) 連續逼近暫存器類比數位轉換器的控制電路及控制方法
JP2009218964A (ja) アナログデジタル変換回路およびそれを搭載した撮像装置
CN106656190B (zh) 连续逼近式模拟数字转换电路及其方法
JP5695629B2 (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
KR20080075737A (ko) 스위치드 커패시터 회로를 이용한 아날로그 디지털 변환방법 및 장치
TW201015870A (en) Successive approximation ADC with binary error tolerance mechanism
JP2016019091A (ja) Ｄａ変換器のテスト回路及びａｄ変換器のテスト回路
TWI779960B (zh) 具有加速比較機制的類比至數位轉換電路及方法
TWI789153B (zh) 具有快速追蹤機制的類比至數位轉換電路及方法
TWI676361B (zh) 連續漸進式類比數位轉換器及其控制方法
KR102377788B1 (ko) 전압 영역과 시간 영역에서의 변환을 수행하는 아날로그-디지털 변환 장치 및 방법