CN109698700A - 连续近似寄存器模拟至数字转换器及其运作方法 - Google Patents
连续近似寄存器模拟至数字转换器及其运作方法 Download PDFInfo
- Publication number
- CN109698700A CN109698700A CN201711250741.5A CN201711250741A CN109698700A CN 109698700 A CN109698700 A CN 109698700A CN 201711250741 A CN201711250741 A CN 201711250741A CN 109698700 A CN109698700 A CN 109698700A
- Authority
- CN
- China
- Prior art keywords
- voltage
- digital
- switch
- comparison result
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 251
- 230000005611 electricity Effects 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 9
- 238000013459 approach Methods 0.000 claims description 7
- 235000013399 edible fruits Nutrition 0.000 claims description 6
- 102100027668 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 1 Human genes 0.000 description 29
- 101710134395 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 1 Proteins 0.000 description 29
- PUPNJSIFIXXJCH-UHFFFAOYSA-N n-(4-hydroxyphenyl)-2-(1,1,3-trioxo-1,2-benzothiazol-2-yl)acetamide Chemical compound C1=CC(O)=CC=C1NC(=O)CN1S(=O)(=O)C2=CC=CC=C2C1=O PUPNJSIFIXXJCH-UHFFFAOYSA-N 0.000 description 29
- 229910002056 binary alloy Inorganic materials 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 238000005070 sampling Methods 0.000 description 17
- 101000631760 Homo sapiens Sodium channel protein type 1 subunit alpha Proteins 0.000 description 13
- 102100028910 Sodium channel protein type 1 subunit alpha Human genes 0.000 description 13
- 102100027667 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 2 Human genes 0.000 description 12
- 101710134389 Carboxy-terminal domain RNA polymerase II polypeptide A small phosphatase 2 Proteins 0.000 description 12
- 101150078570 WIN1 gene Proteins 0.000 description 11
- 101150017489 WIN2 gene Proteins 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 4
- 241000208340 Araliaceae Species 0.000 description 3
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 3
- 235000003140 Panax quinquefolius Nutrition 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 235000008434 ginseng Nutrition 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- UDQDXYKYBHKBTI-IZDIIYJESA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (2e,4e,6e,8e,10e,12e)-docosa-2,4,6,8,10,12-hexaenoate Chemical compound CCCCCCCCC\C=C\C=C\C=C\C=C\C=C\C=C\C(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 UDQDXYKYBHKBTI-IZDIIYJESA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种连续近似寄存器模拟至数字转换器及其运作方法。连续近似寄存器模拟至数字转换器包括第一电容式数字至模拟转换器(CDAC)、比较器及控制器。第一CDAC接收并采样模拟输入信号以产生第一电压。比较器将第一电压与比较参考电压进行比较以产生第一比较结果。在至少两次迭代运作中的第k次迭代运作中,控制器将第一CDAC的第k个切换电容组自第一状态切换为第二状态,致使第一CDAC产生第二电压,且比较器将第二电压与比较参考电压进行比较以产生第二比较结果。控制器根据第一比较结果与第二比较结果决定视窗区域及是否将第k个切换电容组切换回第一状态。
Description
技术领域
本公开涉及一种模拟至数字转换器,且特别涉及一种连续近似寄存器模拟至数字转换器及其运作方法。
背景技术
随着半导体工艺技术不断地演进,数字电路的性能可随工艺技术的演进而提升。由于连续近似寄存器模拟至数字转换器(Successive Approximation Register Analog-to-Digital Converter,SAR ADC)的性能,通过工艺技术演进而获得改善的程度显著,因此,针对连续近似寄存器模拟至数字转换器的研究于近年来已成为显学。特别是,通过二进制视窗技术,进以改善其连续近似寄存器模拟至数字转换器的积分非线性度(integralnonlinearity,INL)的同时,仍可提升转换器操作速度(Conversion Rate),增进连续近似寄存器模拟至数字转换器的转换效率(Conversion Efficiency),乃是本领域技术人员所欲解决的重要的课题之一。
发明内容
本公开提供一种具快速二进制视窗功能的连续近似寄存器模拟至数字转换器及其运作方法,以解决现有技术中所述及的问题。
本公开的连续近似寄存器模拟至数字转换器用以转换第一模拟输入信号为数字输出信号。连续近似寄存器模拟至数字转换器包括第一电容式数字至模拟转换器、比较器以及控制器。第一电容式数字至模拟转换器用以接收并采样第一模拟输入信号以产生第一电压。比较器耦接第一电容式数字至模拟转换器以接收第一电压,且将第一电压与比较参考电压进行比较以产生第一比较结果。控制器耦接比较器以及第一电容式数字至模拟转换器,且用以根据第一比较结果来决定第一电容式数字至模拟转换器的多个切换电容组的切换运作。于多次迭代运作中的至少两者的第k次迭代运作中,控制器将此些切换电容组中的第k个切换电容组自第一状态切换为第二状态,致使第一电容式数字至模拟转换器产生第二电压,且比较器将第二电压与比较参考电压进行比较以产生第二比较结果,其中k为正整数。控制器根据第一比较结果与第二比较结果决定视窗区域以及决定是否将第k个切换电容组切换回第一状态。
本公开的连续近似寄存器模拟至数字转换器用以转换第一模拟输入信号为数字输出信号。连续近似寄存器模拟至数字转换器包括第一电容式数字至模拟转换器、比较器以及控制器。第一电容式数字至模拟转换器用以接收并采样第一模拟输入信号,且受控于多个第一控制信号以分别控制第一电容式数字至模拟转换器的多个切换电容组的切换运作。比较器耦接第一电容式数字至模拟转换器,且用以将第一电容式数字至模拟转换器的输出与比较参考电压进行比较。控制器耦接比较器以及第一电容式数字至模拟转换器,且用以根据比较器的输出产生此些第一控制信号及数字输出信号。控制器根据比较器的输出而将第一电容式数字至模拟转换器的输出逼近M位的视窗,且控制器藉由比较器的(M+1)次比较运算的结果,来完成将第一电容式数字至模拟转换器的输出逼近此M位的视窗的运作,其中M为正整数。
本公开的连续近似寄存器模拟至数字转换器的运作方法用以转换第一模拟输入信号为数字输出信号。此运作方法包括以下步骤。通过第一电容式数字至模拟转换器接收并采样第一模拟输入信号以产生第一电压。通过比较器将第一电压与比较参考电压进行比较以产生第一比较结果。通过控制器根据第一比较结果来决定第一电容式数字至模拟转换器的多个切换电容组的切换运作。在多次迭代运作中的至少两者的第k次迭代运作中,通过控制器将此些切换电容组中的第k个切换电容组自第一状态切换为第二状态,致使第一电容式数字至模拟转换器产生第二电压,且通过上述的比较器比较第二电压与比较参考电压以取得第二比较结果,其中k为正整数。通过控制器根据第一比较结果与第二比较结果决定视窗区域以及决定是否将第k个切换电容组切换回第一状态。
为让本公开的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
下面的附图是本公开的说明书的一部分,绘示了本公开的示例实施例,附图与说明书的描述一起说明本公开的原理。
图1是依照本公开一实施例所绘示的连续近似寄存器模拟至数字转换器的电路方块示意图。
图2是依照本公开一实施例所绘示的单端输入式连续近似寄存器模拟至数字转换器执行二进制视窗功能时的切换机制示意图。
图3是依照本公开一实施例所绘示的编码运算的示意图。
图4A是根据本公开一实施例所绘示的控制器的部分电路架构示意图。
图4B是图4A的控制器的信号时序示意图。
图5是根据本公开一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图。
图6是依照本公开一实施例所绘示的图5的步骤S530、步骤S540及步骤S550的细节步骤流程图。
图7是依照本公开另一实施例所绘示的连续近似寄存器模拟至数字转换器的电路方块示意图。
图8是依照本公开另一实施例所绘示的差动输入式连续近似寄存器模拟至数字转换器执行二进制视窗功能时的切换机制示意图。
图9是根据本公开另一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图。
图10是依照本公开另一实施例所绘示的图9的步骤S930、步骤S940及步骤S950的细节步骤流程图。
图11A绘示未采用二进制视窗运作的连续近似寄存器模拟至数字转换器的积分非线性度的示意图。
图11B是依照本公开实施例的连续近似寄存器模拟至数字转换器的积分非线性度的示意图。
图12是根据本公开又一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图。
【符号说明】
100、700:连续近似寄存器模拟至数字转换器
120、720:第一电容式数字至模拟转换器
121、781:采样开关
140、740:比较器
160、760:控制器
401~405:移位寄存器
411~414:第一寄存器
421~424:第二寄存器
431~434:多工电路
780:第二电容式数字至模拟转换器
B1~B10:二进位码
CK0~CK4、DP0~DP4、DP0_1~DP0_3:信号
CP1~CP10、CN1~CN10:电容
CQ:比较结果输入端
CQ1:第一比较结果
CQ2_1~CQ2_10、CQ2_k:第二比较结果
D:输入端
d11、d12、d21、d22、d31、d32、d41、d42:编码
GND:接地电压
Q:输出端
RDY:备妥信号
RST:重置信号
S510~S550、S531、S532、S542、S544、S546、S548、S551~S553、S5541、S5542、S555~S557、S5581、S5582、S910~S950、S931、S932、S942、S944、S946、S948、S951、S952、S953、S9541、S9542、S955A、S955、S956、S957、S9581、S9582、S1210~S1250:步骤
SCP1~SCP10、SCN1~SCN10:切换电容组
SDO:数字输出信号
SN1~SN10:第二控制信号
SP1~SP10:第一控制信号
T0~T4:时间区间
VDD:电源电压
VIP:第一模拟输入信号
VIN:第二模拟输入信号
VP0:第一电压
VP1~VPk:第二电压
VN0:第三电压
VN1~VNk:第四电压
Vr:比较参考电压
Vref:第一参考电压
WIN1~WINk:视窗区域
WP1~WP10、WN1~WN10:开关
CLKS:采样时钟信号
CLKC:比较时钟信号
具体实施方式
为了使本公开的内容可以被更容易明了,以下特举实施例做为本公开确实能够据以实施的范例。另外,凡可能之处,在图式及实施方式中使用相同标号的元件/构件,代表相同或类似部件。
以下请参照图1,图1是依照本公开一实施例所绘示的连续近似寄存器模拟至数字转换器100的电路方块示意图。连续近似寄存器模拟至数字转换器(SuccessiveApproximation Register Analog-to-Digital Converter,SAR ADC)100为单端输入式模拟至数字转换器(Analog-to-Digital Converter,ADC)。连续近似寄存器模拟至数字转换器100用以转换第一模拟输入信号VIP为数字输出信号SDO,其中数字输出信号SDO具有从最高有效位(Most Significant Bit,MSB)计算至最低有效位(Least Significant Bit,LSB)的N个位,其中N为正整数。但为便于说明,以下以N等于10为范例进行说明,而N为其他正整数的实施例则可依据以下说明而类推。
连续近似寄存器模拟至数字转换器100可包括第一电容式数字至模拟转换器(Capacitor Digital to Analog Converter,简称为CDAC)120、比较器140(单一比较器)以及控制器160。第一电容式数字至模拟转换器120可包括采样开关121以及切换电容组SCP1~SCP10。切换电容组SCP1~SCP10中的每一个分别受控于第一控制信号SP1~SP10。第一电容式数字至模拟转换器120可在一时间点通过采样开关121接收并采样第一模拟输入信号VIP以产生第一电压VP0。采样开关121可例如是通过一采样时钟信号CLKS所控制的靴带式开关(Bootstrapped Switch)。第一电容式数字至模拟转换器120受控于多个第一控制信号SP1~SP10以分别控制切换电容组SCP1~SCP10的切换运作。详细来说,切换电容组SCPi可包括电容CPi及开关WPi,其中i为1至L的整数,在本实施例中,L等于10。电容CP1~CP10的第一端耦接至比较器140的非反相输入端,而电容CP1~CP10的第二端则分别通过对应的开关WP1~WP10被切换于第一参考电压Vref与接地电压GND之间。开关WP1~WP10分别由第一控制信号SP1~SP10所控制。电容CP1~电容CP8的电容值分别为电容CP2~电容CP9的电容值的两倍,而电容CP9的电容值等于电容CP10的电容值。
比较器140接收来自第一电容式数字至模拟转换器120的第一电压VP0,且受控于比较时钟信号CLKC以将第一电压VP0与比较参考电压Vr进行比较以产生第一比较结果CQ1,其中比较参考电压Vr可例如是第一参考电压Vref。控制器160耦接比较器140以及第一电容式数字至模拟转换器120。特别是,控制器160可根据第一比较结果CQ1产生第一控制信号SP1~SP10以分别控制切换电容组SCP1~SCP10的切换运作。
更进一步来说,控制器160具有二进制视窗(binary window)功能。控制器160可根据比较器140的输出(亦即第一比较结果VP0)来决定切换电容组SCP1~SCP10中的至少一个的切换运作,以将第一电容式数字至模拟转换器120的输出逼近上述的二进制视窗,其中上述的二进制视窗为M位的视窗,且M为小于或等于N的正整数。详细来说,在连续近似寄存器模拟至数字转换器100的M次迭代(iteration)运作的第k次迭代运作中(k小于或等于M),控制器160可将切换电容组SCP1~SCP10中的第k个切换电容组SCPk进行切换(例如自第一状态切换为第二状态),致使第一电容式数字至模拟转换器120产生对应的第二电压VPk。接着,比较器140可将第k次迭代运作的第二电压VPk与比较参考电压Vr进行比较以产生对应的第二比较结果CQ2_k。控制器160可根据第一比较结果CQ1与第二比较结果CQ2_k定义(或决定)视窗区域WINKk。并且,控制器160可根据第一比较结果CQ1与第二比较结果CQ2_k来决定是否将第k个切换电容组SCPk切换回第一状态,或者维持于第二状态。
在第k次迭代运作中,若第一比较结果CQ1表示第一电压VP0大于比较参考电压Vr,且第二比较结果CQ2_k表示第二电压VPk亦大于比较参考电压Vr,则控制器160将第k个切换电容组维持在第二状态(即切换后的状态)。或者是,在第k次迭代运作中,若第一比较结果CQ1表示该第一电压VP0小于比较参考电压Vr,且第二比较结果CQ2_k表示第二电压VPk亦小于比较参考电压Vr,则控制器160将第k个切换电容组维持在第二状态(即切换后的状态)。
相对地,在第k次迭代运作中,若第一比较结果CQ1与第二比较结果CQ2_k表示第一电压VP0及第二电压VPk的其中之一大于比较参考电压Vr,且第一电压VP0及第二电压VPk的其中另一小于比较参考电压Vr,则控制器160将第k个切换电容组切换回第一状态(即切换前的状态)。
以下请合并参照图1及图2,图2是依照本公开一实施例所绘示的单端输入式连续近似寄存器模拟至数字转换器执行二进制视窗功能时的切换机制示意图,其中横轴表示时间,纵轴表示第一电容式数字至模拟转换器120的输出电压(亦即比较器140的单端输入电压)。为便于说明,以下将以M等于4(即上述的二进制视窗为4位的视窗)为范例进行说明,而M为其他正整数的实施例则可依以下说明类推。基于二进制视窗为4位的视窗,故而在图2的第一次迭代运作(即k=1)至第四次迭代运作(即k=4)中,分别示出由虚线所包围出来的四块视窗区域,即WIN1~WIN4。
首先,在采样保持运作(即k=0)中,第一电容式数字至模拟转换器120通过采样开关121接收并采样第一模拟输入信号VIP以产生第一电压VP0。值得一提的是,在此的第一模拟输入信号VIP的振幅(Amplitude)例如是等于第一参考电压Vref,且第一模拟输入信号VIP的共模电压(Common Mode Voltage)例如是等于第一参考电压Vref。比较器140可判断第一电压VP0是否大于比较参考电压Vr,从而产生第一比较结果CQ1。接着,在第一次迭代运作(即k=1),控制器160可根据第一比较结果CQ1产生第一控制信号SP1以控制切换电容组SCP1的切换运作。以下先针对第一电压VP0大于比较参考电压Vr的情况进行说明。
在采样保持运作(即k=0)中,倘若第一电压VP0大于比较参考电压Vr,则比较器140可输出例如是逻辑1的第一比较结果CQ1。因此,在第一次迭代运作(即k=1)中,控制器160将切换电容组SCP1中的开关WP1进行切换以将第一电压VP0下拉,致使第一电容式数字至模拟转换器120产生对应的第二电压VP1,其中VP1=VP0-(Vref/2k)=VP0-(Vref/2)=VP0-(Vr/2)。值得一提,在此的第一参考电压Vref,即为比较参考电压Vr,故以下范例说明,即假设Vref=Vr。接着,比较器140可将第一次迭代运作(即k=1)的第二电压VP1与比较参考电压Vr进行比较,以判断第二电压VP1是否大于比较参考电压Vr。倘若第二电压VP1大于比较参考电压Vr,则比较器140将输出例如是逻辑1的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1大于比较参考电压Vr,表示第一电压VP0大于1.5Vref而位于视窗区域WIN1之外,故控制器160将切换电容组SCP1中的开关WP1维持在切换后的状态,此时VP1=VP0-(Vr/2)。相对地,倘若第二电压VP1小于比较参考电压Vr,则比较器140将输出例如是逻辑0的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1小于比较参考电压Vr,表示第一电压VP0小于1.5Vref而位于视窗区域WIN1内,故控制器160将切换电容组SCP1中的开关WP1回复至切换前的状态,此时VP1=VP0。
接着,在第二次迭代运作(即k=2)中,控制器160将对切换电容组SCP2中的开关WP2进行切换以将第二电压VP1下拉,致使第一电容式数字至模拟转换器120产生对应的第二电压VP2,其中VP2=VP1-(Vr/2k)=VP1-(Vr/4)。接着,比较器140可将第二次迭代运作(即k=2)的第二电压VP2与比较参考电压Vr进行比较,以判断第二电压VP2是否大于比较参考电压Vr。倘若第二电压VP2大于比较参考电压Vr,则比较器140将输出例如是逻辑1的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2大于比较参考电压Vr,表示第二电压VP1大于1.25Vref而位于视窗区域WIN2之外,故控制器160将切换电容组SCP2中的开关WP2维持在切换后的状态,此时VP2=VP1-(Vr/4)。相对地,倘若第二电压VP2小于比较参考电压Vr,则比较器140将输出例如是逻辑0的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2小于比较参考电压Vr,表示第二电压VP1小于1.25Vref而位于视窗区域WIN2内,故控制器160将切换电容组SCP2中的开关WP2回复至切换前的状态,此时VP2=VP1。值得一提的是,在此的第二电压VP1是根据第一次迭代运作(即k=1)结果(即第二比较结果CQ2_1)来决定,若第二比较结果CQ2_1例如是逻辑1,则VP1=VP0-(Vr/2);若第二比较结果CQ2_1例如是逻辑0,则VP1=VP0。
至于连续近似寄存器模拟至数字转换器100于第三次迭代运作(即k=3)及第四次迭代运作(即k=4)的运作,则可根据上述第一次迭代运作(即k=1)及第二次迭代运作(即k=2)的说明而类推得知,故在此不再赘述。
以下针对第一电压VP0小于比较参考电压Vr的情况进行说明。于采样保持运作(即k=0)中,倘若第一电压VP0小于比较参考电压Vr,则比较器140可输出例如是逻辑0的第一比较结果CQ1。因此,于第一次迭代运作(即k=1)中,控制器160将对切换电容组SCP1中的开关WP1进行切换以将第一电压VP0上拉,致使第一电容式数字至模拟转换器120产生对应的第二电压VP1,其中VP1=VP0+(Vr/2k)=VP0+(Vr/2)。接着,比较器140可将第一次迭代运作(即k=1)的第二电压VP1与比较参考电压Vr进行比较,以判断第二电压VP1是否大于比较参考电压Vr。倘若第二电压VP1大于比较参考电压Vr,则比较器140将输出例如是逻辑1的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1大于比较参考电压Vr,表示第一电压VP0大于0.5Vref而位于视窗区域WIN1之内,故控制器160将切换电容组SCP1中的开关WP1回复至切换前的状态,此时VP1=VP0。相对地,倘若第二电压VP1小于比较参考电压Vr,则比较器140将输出例如是逻辑0的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1小于比较参考电压Vr,表示第一电压VP0小于0.5Vref而位于视窗区域WIN1之外,故控制器160将切换电容组SCP1中的开关WP1维持在切换后的状态,此时VP1=VP0+(Vr/2)。
接着,在第二次迭代运作(即k=2)中,控制器160将对切换电容组SCP2中的开关WP2进行切换以将第二电压VP1上拉,致使第一电容式数字至模拟转换器120产生对应的第二电压VP2,其中VP2=VP1+(Vr/2k)=VP1+(Vr/4)。接着,比较器140可将第二次迭代运作(即k=2)的第二电压VP2与比较参考电压Vr进行比较,以判断第二电压VP2是否大于比较参考电压Vr。倘若第二电压VP2大于比较参考电压Vr,则比较器140将输出例如是逻辑1的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2大于比较参考电压Vr,表示第二电压VP1大于0.75Vref而位于视窗区域WIN2之内,故控制器160将切换电容组SCP2中的开关WP2回复至切换前的状态,此时VP2=VP1。相对地,倘若第二电压VP2小于比较参考电压Vr,则比较器140将输出例如是逻辑0的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2小于比较参考电压Vr,表示第二电压VP1小于0.75Vref而位于视窗区域WIN2之外,故控制器160将切换电容组SCP2中的开关WP2维持在切换后的状态,此时VP2=VP1+(Vr/4)。值得一提的是,在此的第二电压VP1是根据第一次迭代运作(即k=1)结果(即第二比较结果CQ2_1)来决定,若第二比较结果CQ2_1例如是逻辑1,则VP1=VP0;若第二比较结果CQ2_1例如是逻辑0,则VP1=VP0+(Vr/2)。
至于连续近似寄存器模拟至数字转换器100于第三次迭代运作(即k=3)及第四次迭代运作(即k=4)的运作,则可根据上述第一次迭代运作(即k=1)及第二次迭代运作(即k=2)的说明而类推得知,故在此不再赘述。
根据上述说明可知,控制器160可藉由比较器140的(M+1)次比较运算的结果(例如上述的第一比较结果及第二比较结果),来完成将第一电容式数字至模拟转换器120的输出逼近M位的视窗的运作。
表1列示了连续近似寄存器模拟至数字转换器100执行二进制视窗功能时,各种比较结果的排列组合、及其对应的编码与切换电容组的开关最终是否被切换。详细来说,编码dk可具有位dk1及位dk2,其中位dk1及位dk2的位值可根据第一比较结果CQ1及第二比较结果CQ2_k来决定。举例来说,若第一比较结果CQ1为逻辑1且第二比较结果CQ2_k为逻辑1,则位dk1的位值为1且位dk2的位值为0,故编码dk的编码结果为(1,0)。若第一比较结果CQ1为逻辑1且第二比较结果CQ2_k为逻辑0,则位dk1的位值为0且位dk2的位值为1,故编码dk的编码结果为(0,1)。若第一比较结果CQ1为逻辑0且第二比较结果CQ2_k为逻辑1,则位dk1的位值为0且位dk2的位值为1,故编码dk的编码结果为(0,1)。若第一比较结果CQ1为逻辑0且第二比较结果CQ2_k为逻辑0,则位dk1的位值为0且位dk2的位值为0,故编码dk的编码结果为(0,0)。
表1
在连续近似寄存器模拟至数字转换器100执行图2所示的二进制视窗功能之后,在第五次迭代运作(即k=5)至第十次迭代运作(即k=10)中,连续近似寄存器模拟至数字转换器100可采用例如是无视窗功能的二进制连续近似演算,依序地对切换电容组SCP5~SCP10的开关WP5~WP10进行切换,以依序取得对应的第二比较结果CQ2_5~CQ2_10,并在上述10次迭代运作结束之后,控制器160可根据采样保持运作的第一比较结果CQ1与上述各次迭代运作的第二比较结果CQ2_1~CQ2_10进行编码运算,从而产生与模拟输入信号VIP对应的数字输出信号SDO,如图3所示的加法运算,其中编码的位d11、d12、d21、d22、d31、d32、d41、d42可根据表1的第一比较结果CQ1及第二比较结果CQ2_1~CQ2_4对应取得,而二进位码B1~B10为数字输出信号SDO的10个位,其中二进位码B1为最高有效位,而二进位码B10为最低有效位。
详细来说,图3所示的加法运算可采用加法器来实现,其中二进位码B6~B10分别为第二比较结果CQ2_6~CQ2_10。另外,可通过第一级加法器(可为全加器)将位d42与第二比较结果CQ2_5相加,以产生一输出和(sum)(即为二进位码B5)以及一第一输出进位(carry)。接着,可通过第二级加法器(为全加器)将位d32、位d41与第一输出进位相加,以产生一输出和(即为二进位码B4)以及一第二输出进位。然后,可通过第三级加法器(为全加器)将位d22、位d31与第二输出进位相加,以产生一输出和(即为二进位码B3)以及一第三输出进位。而二进位码B2及B1的计算方式则可依据上述二进位码B3或B4的说明而类推得知,故不再赘述。
在本公开的一实施例中,控制器160可以是硬件、固件或是存储在存储器而由微处理器或是数字信号处理器所载入执行的软件或机器可执行程序代码。若是采用硬件来实现,则控制器160可以是由单一整合电路芯片所达成,也可以由多个电路芯片所完成,但本公开并不以此为限制。上述多个电路芯片或单一整合电路芯片可采用特殊功能集成电路(ASIC)或可编程逻辑门阵列(FPGA)来实现。而上述存储器可以是例如随机存取存储器、只读存储器或是快闪存储器等等。
以下请合并参照图1、图2、图4A及图4B,图4A是根据本公开一实施例所绘示的控制器160的部分电路架构示意图,用以实现四位的二进制视窗功能;而图4B是图4A的控制器160的信号时序示意图。首先,控制器160可接收重置信号RST,并根据重置信号RST将控制器160的所有相关逻辑电路进行重置。接着,控制器160可接收来自比较器140的备妥信号RDY及比较结果CQ(包括第一比较结果CQ1及第二比较结果CQ2_1~CQ2_4),其中备妥信号RDY用以指示比较结果CQ已备妥。控制器160包括移位寄存器401~405、第一寄存器411~414、第二寄存器421~424以及多工电路431~434。
移位寄存器401~405的重置端接收重置信号RST。移位寄存器401~405的时钟端接收备妥信号RDY。第一级移位寄存器401的输入端D用以接收电源电压VDD。移位寄存器401~405中的每一级移位寄存器(例如移位寄存器401)的输出端Q耦接至下一级移位寄存器(例如移位寄存器402)的输入端D。移位寄存器401~405可在备妥信号RDY的触发下依序地产生如图4B所示的信号CK0~CK4。
第一寄存器411~414的重置端接收重置信号RST。第一寄存器411~414的时钟端分别接收信号CK1~CK4。第一寄存器411~414及第二寄存器421的输入端D耦接控制器160的比较结果输入端CQ以接收第一比较结果CQ1及第二比较结果CQ2_1~CQ2_4。第一寄存器411~414可分别在信号CK1~CK4的触发下,分别锁存对应的第二比较结果CQ2_1~CQ2_4,如图4B的信号DP1~DP4所示。第二寄存器421~424的重置端接收重置信号RST。第二寄存器421~424的时钟端分别接收信号CK0~CK3。第二寄存器421~424可分别在信号CK0~CK3的触发下,依序锁存第一比较结果CQ1,如图4B的信号DP0、DP0_1、DP0_2、DP0_3所示。
多工电路431可在信号CK0的触发下,将信号DP0做为第一控制信号SP1,且可在信号CK1的触发下,将信号DP1做为第一控制信号SP1。多工电路432可在信号CK1的触发下,将信号DP0_1做为第一控制信号SP2,且可在信号CK2的触发下,将信号DP2做为第一控制信号SP2。多工电路433及434的运作可依此类推。
首先,在时间区间T0,假设信号DP0上的第一比较结果CQ1为逻辑1(表示第一电压VP0大于比较参考电压Vr),则多工电路431所输出的第一控制信号SP1为逻辑1,故切换电容组SCP1中的开关WP1将被切换,以将第一电压VP0下拉(其下拉的幅度为(Vr/2))。
在时间区间T1,若信号DP1上的第二比较结果CQ2_1亦为逻辑1(表示原第一电压VP0位于图2的视窗区域WIN1之外),则多工电路431所输出的第一控制信号SP1为逻辑1,故切换电容组SCP1中的开关WP1被维持在切换后的状态。相对地,在时间区间T1,若信号DP1上的第二比较结果CQ2_1为逻辑0(表示原第一电压VP0位于图2的视窗区域WIN1之内),则多工电路431所输出的第一控制信号SP1为逻辑0,故切换电容组SCP1中的开关WP1将被回复至切换前的状态。
同时在时间区间T1,由于信号DP0_1上的第一比较结果CQ1为逻辑1,故多工电路432所输出的第一控制信号SP2为逻辑1,致使切换电容组SCP2中的开关WP2被切换,以将第二电压VP1下拉(其下拉的幅度为(Vr/4))。
在时间区间T2,若信号DP2上的第二比较结果CQ2_2亦为逻辑1(表示原第二电压VP1位于图2的视窗区域WIN2之外),则多工电路432所输出的第一控制信号SP2为逻辑1,故切换电容组SCP2中的开关WP2被维持在切换后的状态。相对地,在时间区间T2,若信号DP2上的第二比较结果CQ2_2为逻辑0(表示原第二电压VP1位于图2的视窗区域WIN2之内),则多工电路432所输出的第一控制信号SP2为逻辑0,故切换电容组SCP2中的开关WP2将被回复至切换前的状态。至于时间区间T3及T4以及多工电路433及434的运作,则可依据上述说明而类推,故在此不再赘述。
图5是根据本公开一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图,用以执行M位的视窗功能。请同时参照图1与图5,在连续近似寄存器模拟至数字转换器100开始运作后,在步骤S510中,可通过第一电容式数字至模拟转换器120接收并采样第一模拟输入信号VIP以产生第一电压VP0。接着,在步骤S520中,可通过比较器140将第一电压VP0与比较参考电压Vr进行比较以产生第一比较结果CQ1。然后,在步骤S530中,可通过控制器160根据第一比较结果CQ1来决定第一电容式数字至模拟转换器120的切换电容组SCP1~SCP10的切换运作。接着,在多次迭代运作中的至少两者的第k次迭代运作中,通过控制器160将第一电容式数字至模拟转换器120的多个切换电容组SCP1~SCP10中的第k个切换电容组自第一状态切换为第二状态,致使第一电容式数字至模拟转换器120产生第二电压VPk,且通过比较器140比较第二电压VPk与比较参考电压Vr以取得第二比较结果CQ2_k,如步骤S540所示。之后,在步骤S550中,通过控制器160根据第一比较结果CQ1与第二比较结果CQ2_k决定是否将第k个切换电容组切换回第一状态。
以下请合并参照图5及图6,图6是依照本公开一实施例所绘示的图5的步骤S530、步骤S540及步骤S550的细节步骤流程图。首先,在步骤S531中,控制器160设定k为1。接着,在步骤S532中,控制器160根据第一比较结果CQ1判断第一电压VP0的电压值VP(0)是否大于比较参考电压Vr的电压值,从而开始进行迭代运作。
若步骤S532的判断结果为是(例如第一比较结果CQ1为逻辑1),则执行步骤S542,可通过控制器160将切换电容组SCPk中的开关WPk进行切换,致使第一电容式数字至模拟转换器120产生调降后的第二电压VPk,其电压值VP(k)如式(1)所示。
VP(k)=VP(k-1)-Vr/2k 式(1)
接着,在步骤S544中,通过比较器140将第二电压VPk的电压值VP(k)与比较参考电压Vr的电压值进行比较,以取得对应的第二比较结果CQ2_k。之后,在步骤S551中,控制器160可根据第二比较结果CQ2_k判断第二电压VPk的电压值VP(k)是否大于比较参考电压Vr的电压值。若步骤S551的判断结果为是(例如第二比较结果CQ2_k为逻辑1),则执行步骤S552,通过控制器160将切换电容组SCPk中的开关WPk维持在切换后的状态,致使第一电容式数字至模拟转换器120所输出的第二电压VPk的电压值VP(k)如式(1)所示。若步骤S551的判断结果为否(例如第二比较结果CQ2_k为逻辑0),则执行步骤S553,通过控制器160将切换电容组SCPk中的开关WPk回复至切换前的状态,致使第一电容式数字至模拟转换器120所输出的第二电压VPk的电压值VP(k)如式(2)所示。
VP(k)=VP(k-1) 式(2)
在步骤S5541中,控制器160可设定k=k+1,并在步骤S5542中判断k是否大于M(即视窗的位数)。若步骤S5542的判断结果为否,则回到步骤S542以进行下一次的迭代运作。若步骤S5542的判断结果为是,则表示连续近似寄存器模拟至数字转换器100已完成此次的M位的视窗运作。
另一方面,若步骤S532的判断结果为否(例如第一比较结果CQ1为逻辑0),则执行步骤S546,可通过控制器160将切换电容组SCPk中的开关WPk进行切换,致使第一电容式数字至模拟转换器120产生调升后的第二电压VPk,其电压值VP(k)如式(3)所示。
VP(k)=VP(k-1)+Vr/2k 式(3)
接着,在步骤S548中,通过比较器140将第二电压VPk的电压值VP(k)与比较参考电压Vr的电压值进行比较,以取得对应的第二比较结果CQ2_k。之后,在步骤S555中,控制器160可根据第二比较结果CQ2_k判断第二电压VPk的电压值VP(k)是否大于比较参考电压Vr的电压值。若步骤S555的判断结果为是(例如第二比较结果CQ2_k为逻辑1),则执行步骤S556,通过控制器160将切换电容组SCPk中的开关WPk回复至切换前的状态,致使第一电容式数字至模拟转换器120所输出的第二电压VPk的电压值VP(k)如式(2)所示。若步骤S555的判断结果为否(例如第二比较结果CQ2_k为逻辑0),则执行步骤S557,通过控制器160将切换电容组SCPk中的开关WPk维持在切换后的状态,致使第一电容式数字至模拟转换器120所输出的第二电压VPk的电压值VP(k)如式(3)所示。
接着,在步骤S5581中,控制器160可设定k=k+1,并在步骤S5582中判断k是否大于M(即视窗的位数)。若步骤S5582的判断结果为否,则回到步骤S546以进行下一次的迭代运作。若步骤S5582的判断结果为是,则表示连续近似寄存器模拟至数字转换器100已完成此次的M位的视窗运作。
另外,本公开实施例的连续近似寄存器模拟至数字转换器的运作方法的其他细节可以由图1至图4B实施例的叙述中获致足够的教示、建议与实施说明,因此不再赘述。
以下请参照图7,图7是依照本公开另一实施例所绘示的连续近似寄存器模拟至数字转换器700的电路方块示意图。连续近似寄存器模拟至数字转换器700为差动输入式模拟至数字转换器。连续近似寄存器模拟至数字转换器700用以转换差动对信号(包括第一模拟输入信号VIP及第二模拟输入信号VIN)为数字输出信号SDO,其中数字输出信号SDO具有从最高有效位(Most Significant Bit,MSB)计算至最低有效位(Least Significant Bit,LSB)的N个位,其中N为正整数。但为便于说明,以下以N等于10为范例进行说明,而N为其他正整数的实施例则可依据以下说明而类推。
连续近似寄存器模拟至数字转换器700可包括第一电容式数字至模拟转换器720、第二电容式数字至模拟转换器780、比较器740(单一比较器)以及控制器760。第一电容式数字至模拟转换器720、比较器740以及控制器760的架构分别类似于图1的第一电容式数字至模拟转换器120、比较器140以及控制器160,故可参酌上述图1的相关说明而类推之,在此不再赘述。
第二电容式数字至模拟转换器780可包括采样开关781以及切换电容组SCN1~SCN10。第二电容式数字至模拟转换器780可于一时间点通过采样开关781接收并采样第二模拟输入信号VIN以产生第三电压VN0。采样开关781可例如是通过一采样时钟信号CLKS所控制的靴带式开关(Bootstrapped Switch)。第二电容式数字至模拟转换器780受控于多个第二控制信号SN1~SN10以分别控制切换电容组SCN1~SCN10的切换运作。详细来说,切换电容组SCNi可包括电容CNi及开关WNi,其中i为1至10的整数。电容CN1~CN10的第一端耦接至比较器740的反相输入端,而电容CN1~CN10的第二端则分别通过开关WN1~WN10被切换于第一参考电压Vref与接地电压GND之间。开关WN1~WN10分别由第二控制信号SN1~SN10所控制。电容CN1~电容CN8的电容值分别为电容CN2~电容CN9的电容值的两倍,而电容CN9的电容值等于电容CN10的电容值。
在运作上,比较器740接收来自第一电容式数字至模拟转换器720的第一电压VP0以及来自第二电容式数字至模拟转换器780的第三电压VN0。比较器740可受控于比较时钟信号CLKC以将第一电压VP0与第三电压VN0的差值与零值交越点进行比较以产生第一比较结果CQ1。特别是,控制器760可根据第一比较结果CQ1产生第一控制信号SP1~SP10及第二控制信号SN1~SN10,以分别控制切换电容组SCP1~SCP10及SCN1~SCN10的切换运作。
更进一步来说,控制器760具有二进制视窗功能。控制器760可根据比较器740的输出(亦即第一比较结果CQ1)来决定切换电容组SCP1~SCP10中的至少一个及切换电容组SCN1~SCN10中的至少一个的切换运作,以将第一电容式数字至模拟转换器720的输出及第二电容式数字至模拟转换器780的输出逼近上述的二进制视窗,其中上述的二进制视窗为M位的视窗,且M为小于或等于N的正整数。详细来说,于连续近似寄存器模拟至数字转换器700的M次迭代运作的第k次迭代运作中(k小于或等于M),控制器760可将切换电容组SCP1~SCP10中的第k个切换电容组SCPk进行切换(例如自第一状态切换为第二状态),致使第一电容式数字至模拟转换器720产生对应的第二电压VPk。此外,控制器760可将切换电容组SCN1~SCN10中的第k个切换电容组SCNk进行切换(例如自第一状态切换为第二状态),致使第二电容式数字至模拟转换器780产生对应的第四电压VNk。接着,比较器740可将第k次迭代运作的第二电压VPk与第四电压VNk的差值与零值交越点(zero crossing point,例如0伏特)进行比较以产生对应的第二比较结果CQ2_k。控制器760可根据第一比较结果CQ1及第二比较结果CQ2_k定义(或决定)视窗区域WINKk。并且,控制器760可根据第一比较结果CQ1及第二比较结果CQ2_k来决定是否将第一电容式数字至模拟转换器720的第k个切换电容组及第二电容式数字至模拟转换器780的第k个切换电容组切换回第一状态(即切换前的状态),或者维持于第二状态。
以下请合并参照图7及图8,图8是依照本公开一实施例所绘示的差动输入式连续近似寄存器模拟至数字转换器执行二进制视窗功能时的切换机制示意图,其中横轴表示时间,纵轴表示第一电容式数字至模拟转换器720的输出电压与第二电容式数字至模拟转换器780的输出电压的电压差(亦即比较器740的差动输入电压)。为便于说明,以下将以M等于4(即上述的二进制视窗为4位的视窗)为范例进行说明,而M为其他正整数的实施例则可依以下说明类推之。基于二进制视窗为4位的视窗,故而于图7的第一次迭代运作(即k=1)至第四次迭代运作(即k=4)中,分别示出由虚线所包围出来的四块视窗区域WIN1~WIN4。
首先,在采样保持运作(即k=0)中,第一电容式数字至模拟转换器720通过采样时钟信号CLKS,控制采样开关121接收并采样第一模拟输入信号VIP以产生第一电压VP0,且第二电容式数字至模拟转换器780通过采样时钟信号CLKS,控制采样开关781接收并采样第二模拟输入信号VIN以产生第三电压VN0。值得一提的是,在此的第一模拟输入信号VIP与第二模拟输入信号VIN的振幅(Amplitude)例如是皆等于第一参考电压Vref,且第一模拟输入信号VIP与第二模拟输入信号VIN的共模电压(Common Mode Voltage)例如是皆相等,而第一模拟输入信号VIP与第二模拟输入信号VIN彼此的相位差例如是180度。比较器740受控于比较时钟信号CLKC,可据以判断第一电压VP0与第三电压VN0的差值是否大于零值交越点,从而产生第一比较结果CQ1。接着,在第一次迭代运作(即k=1),控制器760可根据第一比较结果CQ1产生第一控制信号SP1及第二控制信号SN1,以控制切换电容组SCP1及SCN1的切换运作。以下将先针对第一电压VP0与第三电压VN0的差值大于零值交越点(即VP0-VN0>0)进行说明。
在采样保持运作(即k=0)中,倘若第一电压VP0与第三电压VN0的差值大于零值交越点,则比较器740可输出例如是逻辑1的第一比较结果CQ1。因此,在第一次迭代运作(即k=1)中,控制器760将切换电容组SCP1中的开关WP1进行切换以将第一电压VP0下拉,致使第一电容式数字至模拟转换器720产生对应的第二电压VP1,其中VP1=VP0-(Vref/2)。同时,控制器760将切换电容组SCN1中的开关WN1进行切换以将第三电压VN0上拉,致使第二电容式数字至模拟转换器780产生对应的第四电压VN1,其中VN1=VN0+(Vref/2)。接着,比较器740可将第一次迭代运作(即k=1)的第二电压VP1与第四电压VN1进行比较,以判断第二电压VP1与第四电压VN1的差值是否大于零值交越点。倘若第二电压VP1与第四电压VN1的差值大于零值交越点,则比较器740将输出例如是逻辑1的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1与第四电压VN1的差值大于零值交越点,表示第一电压VP0与第三电压VN0的差值大于Vref而位于视窗区域WIN1之外,故控制器760将切换电容组SCP1中的开关WP1以及切换电容组SCN1中的开关WN1维持在切换后的状态,此时第二电压VP1与第四电压VN1的差值即为VP1-VN1=[VP0-(Vref/2)]-[VN0+(Vref/2)]=(VP0-VN0)-Vref。相对地,倘若第二电压VP1与第四电压VN1的差值小于零值交越点,则比较器740将输出例如是逻辑0的第二比较结果CQ2_1。可以理解的是,倘若第二电压VP1与第四电压VN1的差值小于零值交越点,表示第一电压VP0与第三电压VN0的差值小于Vref而位于视窗区域WIN1之内,故控制器760将切换电容组SCP1中的开关WP1以及切换电容组SCN1中的开关WN1回复至切换前的状态,此时第二电压VP1与第四电压VN1的差值即为VP1-VN1=VP0-VN0。
接着,在第二次迭代运作(即k=2)中,控制器760将切换电容组SCP2中的开关WP2进行切换以将第二电压VP1下拉,致使第一电容式数字至模拟转换器720产生对应的第二电压VP2,其中VP2=VP1-(Vref/4)。同时,控制器760将切换电容组SCN2中的开关WN2进行切换以将第四电压VN1上拉,致使第二电容式数字至模拟转换器780产生对应的第四电压VN2,其中VN2=VN1+(Vref/4)。接着,比较器740可将第二次迭代运作(即k=2)的第二电压VP2与第四电压VN2进行比较,以判断第二电压VP2与第四电压VN2的差值是否大于零值交越点。倘若第二电压VP2与第四电压VN2的差值大于零值交越点,则比较器740将输出例如是逻辑1的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2与第四电压VN2的差值大于零值交越点,表示第二电压VP1与第四电压VN1的差值大于0.5Vref而位于视窗区域WIN2之外,故控制器760将切换电容组SCP2中的开关WP2以及切换电容组SCN2中的开关WN2维持在切换后的状态,此时VP2-VN2=[VP1-(Vref/4)]-[VN1+(Vref/4)]=(VP1-VN1)-0.5Vref。相对地,倘若第二电压VP2与第四电压VN2的差值小于零值交越点,则比较器740将输出例如是逻辑0的第二比较结果CQ2_2。可以理解的是,倘若第二电压VP2与第四电压VN2的差值小于零值交越点,表示第二电压VP1与第四电压VN1的差值小于0.5Vref而位于视窗区域WIN2之内,故控制器760将切换电容组SCP2中的开关WP2以及切换电容组SCN2中的开关WN2回复至切换前的状态,此时VP2-VN2=(VP1-VN1)。
至于第一电容式数字至模拟转换器720与第二电容式数字至模拟转换器780分别于第三次迭代运作(即k=3)及第四次迭代运作(即k=4)的切换运作,则可根据上述第一次迭代运作(即k=1)及第二次迭代运作(即k=2)的说明而类推得知,故在此不再赘述。可以理解的是,在第一电压VP0与第三电压VN0的差值大于零值交越点的情况下,控制器将根据第一比较结果CQ1与第二比较结果CQ2_k来控制第一电容式数字至模拟转换器720与第二电容式数字至模拟转换器780的切换运作。
另一方面,在第一电压VP0与第三电压VN0的差值小于零值交越点,控制器760将根据第一比较结果CQ1与第二比较结果CQ2_k来控制第一电容式数字至模拟转换器720与第二电容式数字至模拟转换器780的切换运作,其详细运作可参照上述说明而类推得知,故不再赘述。
图9是根据本公开另一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图,用以执行M位的视窗功能。请同时参照图7与图9,在连续近似寄存器模拟至数字转换器700开始运作后,在步骤S910中,可通过第一电容式数字至模拟转换器720接收并采样第一模拟输入信号VIP以产生第一电压VP0,且通过第二电容式数字至模拟转换器780接收并采样第二模拟输入信号VIN以产生第三电压VN0。接着,在步骤S920中,可通过比较器740将第一电压VP0与第三电压VN0的差值与零值交越点进行比较以产生第一比较结果CQ1。然后,在步骤S930中,可通过控制器760根据第一比较结果CQ1来决定第一电容式数字至模拟转换器720的切换电容组SCP1~SCP10以及第二电容式数字至模拟转换器780的切换电容组SCN1~SCN10的切换运作。接着,在多次迭代运作中的至少两者的第k次迭代运作中,通过控制器760将第一电容式数字至模拟转换器720的多个切换电容组SCP1~SCP10中的第k个切换电容组自第一状态切换为第二状态,致使第一电容式数字至模拟转换器720产生第二电压VPk,以及将第二电容式数字至模拟转换器780的多个切换电容组SCN1~SCN10中的第k个切换电容组自第一状态切换为第二状态,致使第二电容式数字至模拟转换器780产生第四电压VNk,并通过比较器740将第二电压VPk与第四电压VNk的差值与零值交越点进行比较以取得第二比较结果CQ2_k,如步骤S940所示。之后,在步骤S950中,通过控制器760根据第一比较结果CQ1与第二比较结果CQ2_k决定是否将第一电容式数字至模拟转换器720的第k个切换电容组以及第二电容式数字至模拟转换器780的第k个切换电容组切换回第一状态。
以下请合并参照图9及图10,图10是依照本公开一实施例所绘示的图9的步骤S930、步骤S940及步骤S950的细节步骤流程图。首先,在步骤S931中,控制器760设定k为1。接着,在步骤S932中,控制器760根据第一比较结果CQ1判断第一电压VP0与第三电压VN0的差值是否大于零值交越点,从而开始进行迭代运作。
若步骤S932的判断结果为是(例如第一比较结果CQ1为逻辑1),则执行步骤S942,可通过控制器760将切换电容组SCPk中的开关WPk进行切换,致使第一电容式数字至模拟转换器720产生调降后的第二电压VPk,其电压值VP(k)如上述式(1)所示。同时,可通过控制器760将切换电容组SCNk中的开关WNk进行切换,致使第二电容式数字至模拟转换器780产生调升后的第四电压VNk,其电压值VN(k)如式(4)所示。
VN(k)=VN(k-1)+Vr/2k 式(4)
接着,在步骤S944中,通过比较器740将第二电压VPk与第四电压VNk的差值与零值交越点进行比较,以取得对应的第二比较结果CQ2_k。之后,在步骤S951中,控制器760可根据第二比较结果CQ2_k判断第二电压VPk与第四电压VNk的差值是否大于零值交越点。若步骤S951的判断结果为是(例如第二比较结果CQ2_k为逻辑1),则执行步骤S952,通过控制器760将切换电容组SCPk中的开关WPk及切换电容组SCNk中的开关WNk维持在切换后的状态,致使第一电容式数字至模拟转换器720所输出的第二电压VPk的电压值VP(k)如上述式(1)所示,以及第二电容式数字至模拟转换器780所输出的第四电压VNk的电压值VN(k)如上述式(4)所示。若步骤S951的判断结果为否(例如第二比较结果CQ2_k为逻辑0),则执行步骤S953,通过控制器760将切换电容组SCPk中的开关WPk及切换电容组SCNk中的开关WNk回复至切换前的状态,致使第一电容式数字至模拟转换器720所输出的第二电压VPk的电压值VP(k)如上述式(2)所示,以及第二电容式数字至模拟转换器780所输出的第四电压VNk的电压值VN(k)如式(5)所示。
VN(k)=VN(k-1) 式(5)
接着,在步骤S9541中,控制器760可设定k=k+1,并在步骤S9542中判断k是否大于M(即视窗的位数)。若步骤S9542的判断结果为否,则回到步骤S942以进行下一次的迭代运作。若步骤S9542的判断结果为是,则表示连续近似寄存器模拟至数字转换器700已完成此次的M位的视窗运作。
另一方面,若步骤S932的判断结果为否(例如第一比较结果CQ1为逻辑0),则执行步骤S946,可通过控制器760将切换电容组SCPk中的开关WPk进行切换,致使第一电容式数字至模拟转换器720产生调升后的第二电压VPk,其电压值VP(k)如上述式(3)所示。同时,可通过控制器760将切换电容组SCNk中的开关WNk进行切换,致使第二电容式数字至模拟转换器780产生调降后的第四电压VNk,其电压值VN(k)如式(6)所示。
VN(k)=VN(k-1)-Vr/2k 式(6)
接着,在步骤S948中,通过比较器740将第二电压VPk与第四电压VNk的差值与零值交越点进行比较,以取得对应的第二比较结果CQ2_k。之后,在步骤S955中,控制器760可根据第二比较结果CQ2_k判断第二电压VPk与第四电压VNk的差值是否大于零值交越点。若步骤S955的判断结果为是(例如第二比较结果CQ2_k为逻辑1),则执行步骤S956,通过控制器760将切换电容组SCPk中的开关WPk及切换电容组SCNk中的开关WNk回复至切换前的状态,致使第一电容式数字至模拟转换器720所输出的第二电压VPk的电压值VP(k)如上述式(2)所示,以及第二电容式数字至模拟转换器780所输出的第四电压VNk的电压值VN(k)如上述式(5)所示。若步骤S955的判断结果为否(例如第二比较结果CQ2_k为逻辑0),则执行步骤S957,通过控制器760将切换电容组SCPk中的开关WPk及切换电容组SCNk中的开关WNk维持在切换后的状态,致使第一电容式数字至模拟转换器720所输出的第二电压VPk的电压值VP(k)如上述式(3)所示,以及第二电容式数字至模拟转换器780所输出的第四电压VNk的电压值VN(k)如上述式(6)所示。
接着,在步骤S9581中,控制器160可设定k=k+1,并在步骤S9582中判断k是否大于M(即视窗的位数)。若步骤S9582的判断结果为否,则回到步骤S946以进行下一次的迭代运作。若步骤S9582的判断结果为是,则表示连续近似寄存器模拟至数字转换器700已完成此次的M位的视窗运作。
另外,关于连续近似寄存器模拟至数字转换器700的其他实施细节,可以由图1至图8实施例的叙述中获致足够的教示、建议与实施说明,因此不再赘述。
以下请合并参照图11A及图11B,图11A绘示未采用二进制视窗运作的连续近似寄存器模拟至数字转换器的积分非线性度的示意图,而图11B是依照本公开实施例的连续近似寄存器模拟至数字转换器的积分非线性度的示意图,其中横轴表示连续近似寄存器模拟至数字转换器的数字输出信号的数字码(为12位),纵轴表示各数字码所对应的积分非线性度的标准差。根据图11A及图11B可看出,藉由二进制视窗的运作,可让电容式数字至模拟转换器中,对应至高有效位的至少一切换电容组(例如图7的切换电容组SCP1、SCN1)被切换的机率降低,如此一来,可改善连续近似寄存器模拟至数字转换器的积分非线性度。
另外,如同先前所述,在本公开图1实施例的连续近似寄存器模拟至数字转换器100中,控制器160可藉由单一比较器140的(M+1)次的比较运算的结果,来完成将第一电容式数字至模拟转换器120的输出逼近M位的视窗的运作。详细来说,图12是根据本公开又一实施例所绘示的连续近似寄存器模拟至数字转换器的运作方法的步骤流程图,用以执行M位的视窗功能。请同时参照图1与图5,在连续近似寄存器模拟至数字转换器100开始运作后,在步骤S1210中,可通过第一电容式数字至模拟转换器120接收并采样第一模拟输入信号VIP,且根据多个第一控制信号SP1-SP10分别控制第一电容式数字至模拟转换器120的多个切换电容组SCP1-SCP10的切换运作。在步骤S1220中,可通过比较器140将第一电容式数字至模拟转换器120的输出与比较参考电压Vr进行比较。然后,在步骤S1230中,可通过控制器160根据比较器140的输出产生第一控制信号SP1-SP10及数字输出信号SDO。接着,可通过控制器160根据比较器140的输出而将第一电容式数字至模拟转换器120的输出逼近M位的视窗,如步骤S1240所示。之后,在步骤S1250中,可通过控制器160藉由比较器140的(M+1)次比较运算的结果,来完成将第一电容式数字至模拟转换器120的输出逼近M位的视窗的运作。就动态功率消耗的角度而言,连续近似寄存器模拟至数字转换器的动态功率消耗与其内部的比较器的数量及比较器的比较运算次数成正比。因此,本公开的连续近似寄存器模拟至数字转换器具备比较器的数量少及比较运算次数少的特点,故于相同的运作速度下,本公开可有效降低连续近似寄存器模拟至数字转换器的动态功率消耗而达到省电的效果;同理,于相同的动态功率消耗下,本公开可以有效提升连续近似寄存器的运作速度。
综上所述,本公开实施例所提出的具备二进制视窗功能的连续近似寄存器模拟至数字转换器及其运作方法,不仅可改善连续近似寄存器模拟至数字转换器的速度及动态功率消耗,且可改善其电容式数字至模拟转换器的积分非线性度。
虽然本公开已以实施例公开如上,然其并非用以限定本公开,本领域技术人员在不脱离本公开的精神和范围内,当可作些许的更动与润饰,故本公开的保护范围当视所附权利要求书界定范围为准。
Claims (16)
1.一种连续近似寄存器模拟至数字转换器,用以转换第一模拟输入信号为数字输出信号,其特征在于,该连续近似寄存器模拟至数字转换器包括:
第一电容式数字至模拟转换器,用以接收并采样该第一模拟输入信号以产生第一电压;
比较器,耦接该第一电容式数字至模拟转换器以接收该第一电压,且将该第一电压与比较参考电压进行比较以产生第一比较结果;以及
控制器,耦接该比较器以及该第一电容式数字至模拟转换器,用以根据该第一比较结果来决定该第一电容式数字至模拟转换器的多个切换电容组的切换运作,
其中在多次迭代运作中的至少两者的第k次迭代运作中,该控制器将这些切换电容组中的第k个切换电容组自第一状态切换为第二状态,致使该第一电容式数字至模拟转换器产生第二电压,且该比较器将该第二电压与该比较参考电压进行比较以产生第二比较结果,其中k为正整数,
其中该控制器根据该第一比较结果与该第二比较结果决定视窗区域以及决定是否将该第k个切换电容组切换回该第一状态。
2.如权利要求1所述的连续近似寄存器模拟至数字转换器,其特征在于:
当该第一比较结果表示该第一电压大于该比较参考电压,且该第二比较结果表示该第二电压大于该比较参考电压时,该控制器将该第k个切换电容组维持在该第二状态;或者是
当该第一比较结果表示该第一电压小于该比较参考电压,且该第二比较结果表示该第二电压小于该比较参考电压时,该控制器将该第k个切换电容组维持在该第二状态。
3.如权利要求1所述的连续近似寄存器模拟至数字转换器,其特征在于:
当该第二比较结果及该第一比较结果表示该第一电压与该第二电压的其中之一大于该比较参考电压,且该第一电压与该第二电压的其中另一小于该比较参考电压时,该控制器将该第k个切换电容组切换回该第一状态。
4.如权利要求1所述的连续近似寄存器模拟至数字转换器,其特征在于:
在所有这些迭代运作结束后,该控制器根据该第一比较结果与各这些迭代运作的该第二比较结果,产生与该模拟输入信号对应的该数字输出信号。
5.如权利要求1所述的连续近似寄存器模拟至数字转换器,其特征在于,该比较参考电压为零值交越点,且该连续近似寄存器模拟至数字转换器还包括:
第二电容式数字至模拟转换器,耦接该比较器及该控制器,用以接收并采样第二模拟输入信号以产生第三电压,其中该第二模拟输入信号与该第一模拟输入信号为差动对信号,
其中该比较器将该第一电压与该第三电压的差值与该零值交越点进行比较以做为该第一比较结果,且该控制器根据该第一比较结果来决定该第一电容式数字至模拟转换器的这些切换电容组及该第二电容式数字至模拟转换器的多个切换电容组的切换运作,
其中在这些迭代运作中的该至少两者的该第k次迭代运作中,该控制器还将该第二电容式数字至模拟转换器的这些切换电容组中的第k个切换电容组自该第一状态切换为该第二状态,致使该第二电容式数字至模拟转换器产生第四电压,且该比较器将该第二电压与该第四电压的差值与该零值交越点进行比较以做为该第二比较结果,
其中该控制器根据该第一比较结果与该第二比较结果决定是否将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态。
6.如权利要求5所述的连续近似寄存器模拟至数字转换器,其特征在于:
当该第一比较结果表示该第一电压与该第三电压的该差值大于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值大于该零值交越点时,该控制器将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组维持在该第二状态;或者是
当该第一比较结果表示该第一电压与该第三电压的该差值小于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值小于该零值交越点时,该控制器将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组维持在该第二状态。
7.如权利要求5所述的连续近似寄存器模拟至数字转换器,其特征在于:
当该第一比较结果表示该第一电压与该第三电压的该差值大于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值小于该零值交越点时,该控制器将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态;或者是
当该第一比较结果表示该第一电压与该第三电压的该差值小于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值大于该零值交越点时,该控制器将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态。
8.一种连续近似寄存器模拟至数字转换器,用以转换第一模拟输入信号为数字输出信号,其特征在于,该连续近似寄存器模拟至数字转换器包括:
第一电容式数字至模拟转换器,用以接收并采样该第一模拟输入信号,且受控于多个第一控制信号以分别控制该第一电容式数字至模拟转换器的多个切换电容组的切换运作;
比较器,耦接该第一电容式数字至模拟转换器,用以将该第一电容式数字至模拟转换器的输出与比较参考电压进行比较;以及
控制器,耦接该比较器以及该第一电容式数字至模拟转换器,用以根据该比较器的输出产生这些第一控制信号及该数字输出信号,
其中该控制器根据该比较器的该输出而将该第一电容式数字至模拟转换器的该输出逼近M位的视窗,且该控制器藉由该比较器的(M+1)次比较运算的结果,来完成将该第一电容式数字至模拟转换器的该输出逼近该M位的视窗的运作,其中M为正整数。
9.如权利要求8所述的连续近似寄存器模拟至数字转换器,其特征在于:
该第一电容式数字至模拟转换器采样该第一模拟输入信号以产生第一电压,该比较器将该第一电压与该比较参考电压进行比较以产生第一比较结果,且该控制器根据该第一比较结果产生这些第一控制信号,
其中在M次迭代运作中的第k次迭代运作中,该控制器将这些切换电容组中的第k个切换电容组自第一状态切换为第二状态,致使该第一电容式数字至模拟转换器产生第二电压,且该比较器将该第二电压与该比较参考电压进行比较以产生第二比较结果,其中k小于或等于M,
其中该控制器根据该第一比较结果与该第二比较结果决定视窗区域以及决定是否将该第k个切换电容组切换回该第一状态。
10.一种连续近似寄存器模拟至数字转换器的运作方法,用以转换第一模拟输入信号为数字输出信号,其特征在于,该运作方法包括:
通过第一电容式数字至模拟转换器接收并采样该第一模拟输入信号以产生第一电压;
通过比较器将该第一电压与比较参考电压进行比较以产生第一比较结果;
通过控制器根据该第一比较结果来决定该第一电容式数字至模拟转换器的多个切换电容组的切换运作;
在多次迭代运作中的至少两者的第k次迭代运作中,通过该控制器将这些切换电容组中的第k个切换电容组自第一状态切换为第二状态,致使该第一电容式数字至模拟转换器产生第二电压,且通过该比较器将该第二电压与该比较参考电压进行比较以取得第二比较结果,其中k为正整数;以及
通过该控制器根据该第一比较结果与该第二比较结果决定视窗区域以及决定是否将该第k个切换电容组切换回该第一状态。
11.如权利要求10所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,所述根据该第一比较结果与该第二比较结果决定是否将该第k个切换电容组切换回该第一状态的步骤包括:
当该第一比较结果表示该第一电压大于该比较参考电压,且该第二比较结果表示该第二电压大于该比较参考电压时,将该第k个切换电容组维持在该第二状态;或者是
当该第一比较结果表示该第一电压小于该比较参考电压,且该第二比较结果表示该第二电压小于该比较参考电压时,将该第k个切换电容组维持在该第二状态。
12.如权利要求10所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,所述根据该第一比较结果与该第二比较结果决定是否将该第k个切换电容组切换回该第一状态的步骤包括:
当该第二比较结果及该第一比较结果表示该第一电压与该第二电压的其中之一大于该比较参考电压,且该第一电压与该第二电压的其中另一小于该比较参考电压时,将该第k个切换电容组切换回该第一状态。
13.如权利要求10所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,还包括:
在所有这些迭代运作结束后,通过该控制器根据该第一比较结果与各这些迭代运作的该第二比较结果,产生与该模拟输入信号对应的该数字输出信号。
14.如权利要求10所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,还包括:
通过第二电容式数字至模拟转换器接收并采样第二模拟输入信号以产生第三电压,其中该第二模拟输入信号与该第一模拟输入信号为差动对信号;
通过该控制器更根据该第一比较结果来决定该第二电容式数字至模拟转换器的多个切换电容组的切换运作;
在这些迭代运作中的该至少两者的该第k次迭代运作中,通过该控制器将该第二电容式数字至模拟转换器的这些切换电容组中的第k个切换电容组自该第一状态切换为该第二状态,致使该第二电容式数字至模拟转换器产生第四电压;以及
通过该控制器更根据该第一比较结果与该第二比较结果来决定是否将该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态,
其中该比较参考电压为零值交越点,
其中所述通过该比较器将该第一电压与该比较参考电压进行比较以产生该第一比较结果的步骤包括:
通过该比较器将该第一电压与该第三电压的差值与该零值交越点进行比较以取得该第一比较结果,
其中所述通过该比较器将该第二电压与该比较参考电压进行比较以取得该第二比较结果的步骤包括:
通过该比较器将该第二电压与该第四电压的差值与该零值交越点进行比较以取得该第二比较结果。
15.如权利要求14所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,所述根据该第一比较结果与该第二比较结果,来决定是否将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态的步骤包括:
当该第一比较结果表示该第一电压与该第三电压的该差值大于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值大于该零值交越点时,将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组维持在该第二状态;或者是
当该第一比较结果表示该第一电压与该第三电压的该差值小于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值小于该零值交越点时,将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组维持在该第二状态。
16.如权利要求14所述的连续近似寄存器模拟至数字转换器的运作方法,其特征在于,所述根据该第一比较结果与该第二比较结果,来决定是否将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态的步骤包括:
当该第一比较结果表示该第一电压与该第三电压的该差值大于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值小于该零值交越点时,将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态;或者是
当该第一比较结果表示该第一电压与该第三电压的该差值小于该零值交越点,且该第二比较结果表示该第二电压与该第四电压的该差值大于该零值交越点时,将该第一电容式数字至模拟转换器的该第k个切换电容组及该第二电容式数字至模拟转换器的该第k个切换电容组切换回该第一状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106136421A TWI649978B (zh) | 2017-10-24 | 2017-10-24 | 連續近似暫存器類比至數位轉換器及其運作方法 |
TW106136421 | 2017-10-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109698700A true CN109698700A (zh) | 2019-04-30 |
CN109698700B CN109698700B (zh) | 2023-01-10 |
Family
ID=65322566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711250741.5A Active CN109698700B (zh) | 2017-10-24 | 2017-12-01 | 连续近似寄存器模拟至数字转换器及其运作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10211847B1 (zh) |
JP (1) | JP6667494B2 (zh) |
CN (1) | CN109698700B (zh) |
TW (1) | TWI649978B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112737553A (zh) * | 2019-10-14 | 2021-04-30 | 瑞昱半导体股份有限公司 | 靴带式开关 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111865318A (zh) * | 2019-04-30 | 2020-10-30 | 瑞昱半导体股份有限公司 | 模拟数字转换装置及其电容调整方法 |
US10886933B1 (en) * | 2019-10-18 | 2021-01-05 | Texas Instruments Incorporated | Analog-to-digital converter |
TWI717958B (zh) * | 2019-12-31 | 2021-02-01 | 財團法人工業技術研究院 | 具有校正功能之連續近似暫存器類比至數位轉換器及其校正方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120112948A1 (en) * | 2010-09-28 | 2012-05-10 | Stmicroelectronics S.A. | Compact sar adc |
CN103178847A (zh) * | 2011-12-21 | 2013-06-26 | 瑞昱半导体股份有限公司 | 连续近似寄存式模拟数字转换器及其方法 |
US20130285844A1 (en) * | 2012-04-26 | 2013-10-31 | Marvell World Trade Ltd. | Method and apparatus for analog-to-digital converter |
CN103684466A (zh) * | 2012-09-07 | 2014-03-26 | 联发科技股份有限公司 | 逐次求近缓存器模拟至数字转换器及其操作方法 |
CN105897259A (zh) * | 2015-02-17 | 2016-08-24 | 恩智浦有限公司 | 时间数字转换器和锁相环 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3415593B2 (ja) * | 2001-02-06 | 2003-06-09 | エヌイーシーマイクロシステム株式会社 | A/d変換器 |
US7733258B2 (en) * | 2008-09-30 | 2010-06-08 | Freescale Semiconductor, Inc. | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor |
CN102045067B (zh) | 2011-01-13 | 2013-01-30 | 东南大学 | 提高逐次逼近adc输出信噪比的转换和校准算法及adc |
US8390501B2 (en) * | 2011-04-28 | 2013-03-05 | Ncku Research And Development Foundation | Successive approximation register ADC with a window predictive function |
JP2013021555A (ja) * | 2011-07-12 | 2013-01-31 | Toshiba Corp | Ad変換器、情報処理装置 |
JP2014022763A (ja) * | 2012-07-12 | 2014-02-03 | Renesas Electronics Corp | A/d変換器、a/d変換方法 |
US9479190B2 (en) | 2014-10-23 | 2016-10-25 | Lattice Semiconductor Corporation | Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling |
US9385740B2 (en) * | 2014-11-07 | 2016-07-05 | Mediatek Inc. | SAR ADC and method thereof |
JP6650788B2 (ja) * | 2016-03-07 | 2020-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2017
- 2017-10-24 TW TW106136421A patent/TWI649978B/zh active
- 2017-12-01 CN CN201711250741.5A patent/CN109698700B/zh active Active
- 2017-12-13 JP JP2017238632A patent/JP6667494B2/ja active Active
- 2017-12-25 US US15/853,873 patent/US10211847B1/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120112948A1 (en) * | 2010-09-28 | 2012-05-10 | Stmicroelectronics S.A. | Compact sar adc |
CN103178847A (zh) * | 2011-12-21 | 2013-06-26 | 瑞昱半导体股份有限公司 | 连续近似寄存式模拟数字转换器及其方法 |
US20130285844A1 (en) * | 2012-04-26 | 2013-10-31 | Marvell World Trade Ltd. | Method and apparatus for analog-to-digital converter |
CN103684466A (zh) * | 2012-09-07 | 2014-03-26 | 联发科技股份有限公司 | 逐次求近缓存器模拟至数字转换器及其操作方法 |
CN105897259A (zh) * | 2015-02-17 | 2016-08-24 | 恩智浦有限公司 | 时间数字转换器和锁相环 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112737553A (zh) * | 2019-10-14 | 2021-04-30 | 瑞昱半导体股份有限公司 | 靴带式开关 |
Also Published As
Publication number | Publication date |
---|---|
JP2019080292A (ja) | 2019-05-23 |
TWI649978B (zh) | 2019-02-01 |
TW201918034A (zh) | 2019-05-01 |
CN109698700B (zh) | 2023-01-10 |
US10211847B1 (en) | 2019-02-19 |
JP6667494B2 (ja) | 2020-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109698700A (zh) | 连续近似寄存器模拟至数字转换器及其运作方法 | |
CN105049043B (zh) | 一种带有失调校正功能的高速比较器 | |
TWI559687B (zh) | 逐次逼進型類比至數位轉換器 | |
CN105306059B (zh) | 一种逐次逼近模数转换器装置 | |
CN107493104A (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
CN104124971B (zh) | 基于逐次逼近原理的两级流水线型模数转换器 | |
TWI473437B (zh) | 逐次近似暫存器類比數位轉換器及利用該逐次近似暫存器類比數位轉換器的類比數位轉換方法 | |
TWI521887B (zh) | 連續近似式類比數位轉換器 | |
CN105338269B (zh) | 双数据速率计数器和模数转换器以及cmos图像传感器 | |
CN101729069B (zh) | 具二进制错误容忍机制的逐渐逼近式模拟至数字转换器 | |
CN101814919A (zh) | 模拟数字转换器 | |
CN106067817A (zh) | 基于可控非对称动态比较器的1.5比特冗余加速逐次逼近型模数转换器 | |
CN106357268A (zh) | 一种adc内比较器延时校正电路、方法及adc | |
CN106972861A (zh) | 一种模数转换器 | |
CN108631778A (zh) | 逐次逼近模数转换器及转换方法 | |
CN106656190B (zh) | 连续逼近式模拟数字转换电路及其方法 | |
TWI674761B (zh) | 連續逼近暫存器類比數位轉換器的控制電路及控制方法 | |
CN110401444A (zh) | 异步时钟adc电路的亚稳态的检测消除电路 | |
CN104135291B (zh) | 一种以脉冲充电形式实现的连续接近式寄存器模数转换器 | |
CN105991138B (zh) | 异步逐次逼近型模数转换电路 | |
CN107294536A (zh) | 3bit流水线式ADC的时序控制方法 | |
CN107733433B (zh) | 一种电流源校准装置及方法 | |
CN102386922B (zh) | 一种可编程零周期时延与高速流水线模数转换器 | |
CN115459776A (zh) | 一种基于脉冲神经元电路的2位adc电路 | |
CN103124177A (zh) | 一种循环模数转换器及数字校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |