CN102386922B - 一种可编程零周期时延与高速流水线模数转换器 - Google Patents

Abstract

本发明公开了一种可编程零周期时延与高速流水线模数转换器，主要包括一个用于倍频采样时钟信号的锁相环、一个流水线级间转换时钟逻辑控制单元和一个流水线模数转换器。其中，外部输入的采样时钟信号接到锁相环的输入，锁相环的输出与外部时钟为时钟逻辑控制单元的两个输入，时钟逻辑控制单元的另一个输入为模式选择端口，可以通过外部编程实现零周期时延与高速的模式转换。通过以上技术，一方面可以在一个外部时钟周期内完成内部流水线多级间的连续转换，提高了模数转换器输出数据的速度，实现了流水线模数转换器的零周期时延，提高了系统处理数据的实时性；另一方面，可以提高外部采样时钟与输入模拟信号带宽，从而实现高速转换。此发明可以广泛地应用于高速高精度的模数转换器产品中。

Description

一种可编程零周期时延与高速流水线模数转换器

技术领域

本发明涉及半导体集成电路，具体涉及片上系统、宽带数据通信系统、高速无线通信系统等数据转换的产品应用。

背景技术

随着通信技术和多媒体技术的迅速发展，利用数字系统处理模拟信号变得非常普遍。但是数字系统处理的是数字信号，现实世界中大多数物理量都是连续变化的模拟量，如语音信号、视频信号等，这些模拟量通过各种各样的传感器转换成与之对应的电压、电流等电信号模拟量。要用数字系统对上述电模拟量进行检测、运算和控制，就需要一个能将模拟量转换成数字量的电路——模数转换器。模数转换器是模拟信号向数字信号转换的桥梁，是电子技术发展的关键同时也是瓶颈所在。由于需要数字化的信号带宽越来越宽，要求数据转换器的工作速度越来越高，流水线结构很好的解决了速度和精度之间的矛盾，为数字视频和数字通信领域提供了高速高精度的ADC。在速度优化方面主要有：提升单元电路本身的带宽和响应速度，优化运算放大器的建立特性，采用补偿技术、压摆率增强设计、零极点合理分布、合理分割压摆区和线性建立区等技术。但是流水线结构串行处理数据的特点使得数据的转换时间较长，即数字输出需要等到所有级单元处理完成，一般会延迟几个时钟周期以上。

发明内容

针对当前高速低功耗片上系统、宽带通信技术以及高速数字信号处理等的高速发展，本发明提出了一种可编程零周期时延与高速的流水线模数转换器。

为达到以上目的，本发明是采取如下技术方案予以实现的：

一种可编程零周期时延与高速流水线模数转换器，通过模式选择编程为零周期时延模式时，外部采样时钟接到内部快速锁相环的参考频率端，产生高于外部采样时钟的倍频时钟信号，通过一定的逻辑运算产生控制流水线级间转换的时钟信号，这样使得内部的流水线模数转换器的实际采样频率高于外部时钟频率，提高了内部数据的处理速度。提高内部采样频率后，使得级单元可以在外部时钟的一个周期内完成，确保了外部时钟的下一个时钟即可输出数字信号，实现了零周期时延。通过模式选择编程为高速模式时，外部采样时钟的频率等于零周期时延模式时锁相环的输出频率，通过逻辑运算直接产生控制流水线级间转换的时钟信号，加快了第一级的采样频率，实现了高速转换，提高了输入信号的带宽。

具体技术方案为：

一种可编程零周期时延与高速流水线模数转换器，包括一个对输入采样时钟信号进行倍频的快速锁相环、一个流水线模数转换器和一个流水线级间转换时钟逻辑控制单元。

所述锁相环的输入为外部输入的采样时钟，锁相环的输出连接到流水线级间转换时钟的逻辑控制单元的一个输入端；流水线级间转换时钟的逻辑控制单元的另一个输入端为外部输入的采样时钟，控制端为外部模式选择的端口，输出端连接到流水线模数转换器的各级时钟端。

所述流水线模数转换器的采样频率由外部模式选择端来确定；当模式选择为零周期时延时，流水线级间转换时钟由锁相环产生的时钟控制；当模式选择为高速时，流水线级间转换时钟由外部时钟控制。

所述锁相环的输入为外部输入的采样时钟信号。

所述流水线模数转换器处于零周期时延模式时，系统在每个外部时钟的上升沿采样，接着在外部时钟的下一个上升沿输出转换的数字信号。

所述流水线模数转换器处于高速模式时，系统在每个外部时钟的上升沿采样，接着在几个外部时钟周期后输出转换的数字信号，具体的时钟数由流水线的级数决定。

所述流水线级间转换时钟的逻辑控制单元通过模式选择端决定流水线模数转换器内部级间转换的时钟。

上述方案中，所述外部时钟由外部提供，在零周期时延模式时，对外部模拟信号采样为外部时钟信号的上升沿，而流水线模数转换器内部级间的转换时钟为锁相环输出的时钟信号，为了保证快速输出特性，信号频率与外部时钟满足奈奎斯特定理。

本发明通过内部集成锁相环技术提高了内部流水线级间电路实际的处理数据速度，使得流水线模数转换器可以在外部输入时钟的下一个周期即可输出数字信号，提高了流水线模数转换器数据输出的速度。同时，可以通过外部编程实现高速转换模式。通过此项技术，在确保流水线模数转换器自身优势的同时，提高了系统集成度，一方面可以缩短数字输出的转换时间，另一方面可以提高输入信号的带宽，可以广泛地应用于快速转换、高速高精度的模数转换器产品中。

附图说明

图1为本文发明的可编程零周期时延与高速流水线模数转换器。

图2为高速模式输出示意。

图3为零周期时延模式输出示意。

具体实施方式

以下结合附图及具体实例对本发明作进一步的详细说明。

图1为本文发明的可编程零周期时延与高速流水线模数转换器，图2为高速模式输出示意，图3为零周期时延模式输出示意。

如图1所示，模拟输入信号10接到流水线模数转换器30的模拟输入端，流水线模数转换器30的输出端60即为转换完成输出的数字信号。外部输入的采样时钟信号20输入到内部锁相环40的参考频率端，同时接到时钟逻辑80的输入端。内部锁相环40的输出倍频信号50接到时钟逻辑80的另一个输入端。时钟逻辑80的控制端为模式选择端70。

此处以10位流水线模数转换器为例，且每一级采用1.5位的结构，当系统处于高速采样模式时，通过模式选择端口将外部时钟信号接入到流水线模数转换器的各级电路，采用交叉采样处理数据的方式转换完成一个数据直到输出需要5个时钟周期，如图2所示。考虑到低功耗设计，此时可以关掉锁相环电路。当系统处于零周期时延模式时，内部锁相环40采用5倍频设置，其产生的时钟信号可以使得完成一个数据的输出仅需要外部时钟的一个周期，如图3所示。当系统开始启动后，在每个外部时钟信号20的上升沿，内部流水线模数转换器30的第一级开始保持，此时内部锁相环40的输出时钟信号上升沿也处于同时刻，可以将采样保持的外部模拟信号进行第一级转换处理，同时进行第二级采样。后续级间采样保持均采用内部锁相环40的输出时钟信号。当5个内部时钟周期50完成后，也就是外部时钟20开始再次出现上升沿之前，所有的级间转换已经完成，此时只需将外部时钟信号20的上升沿设置为数字信号输出的使能信号，即通过控制流水线模数转换器30的延迟与校正电路，使得最终的数字输出由外部时钟20的上升沿沿触发，这样即在外部时钟的下一个周期开始输出数据。

综上所述，可编程零周期时延与高速模数转换器处于零周期时延模式时，在外部时钟信号20的上升沿处采样，然后通过内部锁相环得到的高频时钟信号进行级间转换，并且锁相环的输出时钟足以使内部级间转换可以在外部时钟的下一次上升沿之前完成所有转换，这样当外部时钟的下一次上升沿到来时，即可输出经过流水线数字延迟与校正的最终数字信号。同时，下一次采样与级间转换循环以上过程。可编程零周期时延与高速模数转换器处于高速模式时，外部时钟信号直接作为采样时钟信号，而且其频率可以高于零周期时延模式时的外部时钟频率，实现高速转换。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (4)

1.一种可编程零周期时延与高速流水线模数转换器，其特征在于：包括一个对输入采样时钟信号进行倍频的快速锁相环、一个流水线模数转换器和一个流水线级间转换时钟逻辑控制单元；

所述快速锁相环的输入为外部输入的采样时钟，快速锁相环的输出连接到流水线级间转换时钟的逻辑控制单元的一个输入端；流水线级间转换时钟的逻辑控制单元的另一个输入端为外部输入的采样时钟，其控制端为外部模式选择的端口，其输出端连接到流水线模数转换器的各级时钟端；

所述流水线模数转换器的采样频率由外部模式选择端来确定；当模式选择为零周期时延时，流水线级间转换时钟由快速锁相环产生的时钟控制；当模式选择为高速时，流水线级间转换时钟由外部时钟控制。

2.如权利要求1所述一种可编程零周期时延与高速流水线模数转换器，其特征在于，所述流水线模数转换器处于零周期时延模式时，系统在外部时钟的每个上升沿采样，接着在外部时钟的下一个上升沿输出转换的数字信号。

3.如权利要求1所述一种可编程零周期时延与高速流水线模数转换器，其特征在于，所述流水线模数转换器处于高速模式时，系统在外部时钟的每个上升沿采样，接着在几个外部时钟周期后输出转换的数字信号，具体几个外部时钟周期数由流水线的级数决定。

4.如权利要求1所述一种可编程零周期时延与高速流水线模数转换器，其特征在于，所述流水线级间转换时钟的逻辑控制单元通过模式选择端决定流水线模数转换器内部级间转换的时钟。

Images