CN104158545B - 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 - Google Patents
一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 Download PDFInfo
- Publication number
- CN104158545B CN104158545B CN201410401249.3A CN201410401249A CN104158545B CN 104158545 B CN104158545 B CN 104158545B CN 201410401249 A CN201410401249 A CN 201410401249A CN 104158545 B CN104158545 B CN 104158545B
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- voltage controlled
- successive approximation
- approximation register
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种基于压控振荡器量化的逐次逼近寄存器型模数转换器,属于模拟集成电路技术领域。包括时钟倍频模块、采样保持电路、基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路,所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数器,差分输入的压控振荡器有正负两个输入端和一个输出端,正输入端连接采样信号,负输入端连接比较基准信号,输出端连接计数器,经计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。本发明克服了传统结构的逐次逼近寄存器型模数转换器拥有高分辨率但低采样速率的缺点,能够实现高速量化,提高模数转换器的系统带宽,在采样频率下实现高分辨率的量化,可用于高速,高精度模拟到数字的转换中。
Description
技术领域
本发明属于模拟集成电路技术领域,具体涉及一种采用压控振荡器作为量化器的逐次逼近寄存器型模数转换器。
背景技术
随着电子技术的迅速发展以及计算机在自动检测和自动控制中的广泛应用,利用数字电子计算机所处理和传送的都是不连续的数字信号,而实际中遇到的大多是连续变化的模拟量,模拟量经过传感器采集转换成为电信号的模拟量后,需要经过模数转换变成数字信号,输入到数字系统中进行处理和控制,模数转换器作为实现模拟信号到数字信号的桥梁,是当今电子技术发展的关键。
模数转换器根据系统带宽和采样频率的关系可分为奈奎斯特型和过采样型。采样频率为系统带宽的两倍则为奈奎斯特型,采样频率大于系统带宽两倍以上的则为过采样型。逐次逼近寄存器型模数转换器就属于奈奎斯特型,其采样频率为系统带宽的两倍,逐次逼近寄存器型模数转换器的分辨率一般为8位至16位,具有低功耗、小尺寸等特点,广泛应用于电池供电仪表、笔输入量化器、工业控制和数据/信号采集等领域。
传统的逐次逼近寄存器型模数转换器中一般采用带运放结构的比较器作为量化器,比较采样信号与基准信号的电压大小来产生量化输出。为了达到较高的量化精度,比较器中的运放需要提供足够大的增益,然而高增益高速运放设计难度非常大,这使得高带宽高精度逐次逼近寄存器型模数转换器的设计比较困难。所以,逐次逼近寄存器型模数转换器中比较器的设计是精度与速度的折中,高量化精度的逐次逼近寄存器型模数转化器则会有较低的速度。因此,设计出一种具有高精度、高速的模数转换器是当前研究的重点。
发明内容
本发明的目的在于提出一种基于压控振荡器量化的逐次逼近寄存器型模数转换器,该模数转换器利用压控振荡器产生频率信号,通过对频率信号的计数来获得量化结果,可以实现高精度、高速的模拟到数字信号的转化。
本发明的技术方案如下:
一种基于压控振荡器量化的逐次逼近寄存器型模数转换器,包括时钟倍频模块、采样保持电路、量化器、逐次逼近寄存器和数模转换电路,其特征在于,所述量化器为基于压控振荡器的量化器,所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数器,差分输入的压控振荡器有正负两个输入端和一个输出端,正输入端连接采样信号VIN,负输入端连接比较基准信号VCOMP,输出端连接计数器,经过计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。
其中,所述差分输入的压控振荡器的输入端即为基于压控振荡器的量化器的输入端,其正输入端连接采样信号,负输入端连接比较基准信号,输出端连接计数器,输出端输出只有高低两种频率的频率信号,所述差分输入的压控振荡器接收两个输入信号(采样信号和比较基准信号),产生频率信号传送给级联的计数器。
所述计数器含有输入端、输出端和时钟控制端,输入端接收差分输入的压控振荡器输出的频率信号,输出端输出量化后的高低逻辑电平,时钟控制端接收系统的量化时钟CLK,作为时钟控制,计数器的输出端即为基于压控振荡器的量化器的输出端。
进一步地,所述差分输入的压控振荡器通过比较输入的采样信号VIN和比较基准信号VCOMP,产生高低两种频率的频率信号VREF并输出:如果采样信号大于或等于比较基准信号,压控振荡器输出高频率信号;如果采样信号小于比较基准信号,压控振荡器输出低频率信号。所述差分输入的压控振荡器只有高低两种频率信号的输出,且满足如下关系:
Fh=f0+a*Kvco (1)
Fl=f0-b*Kvco (2)
其中,Fh为高频率信号,Fl为低频率信号,f0为自由震荡频率,Kvco为压控振荡器的线性增益系数,a和b为大于零的增益倍增因子。
进一步地,所述计数器通过对频率信号的计数,判断频率信号的高低,输出相应的高低逻辑电平。所述计数器在量化时钟上升沿到来时,接收输入的频率信号并开始计数,由于增益倍增因子,可使得压控振荡器输出的高频率信号远大于量化时钟频率,输出的低频率信号小于量化时钟频率,故若计数器计数大于或等于1,则VIN≥VCOMP,输出高电平,VIN量化为1;若计数器计数小于1,则VIN<VCOMP,输出低电平,VIN量化为0。
进一步地,所述时钟倍频模块的输入端接收采样保持时钟CLKS,输出量化时钟CLK。采样保持时钟CLKS连接采样保持电路的时钟控制端,量化时钟CLK连接基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路的时钟控制端。模拟输入信号连接采样保持电路的输入端,采样保持电路的输出端连接基于压控振荡器的量化器的正输入端,基于压控振荡器的量化器的输出端连接逐次逼近寄存器的输入端,逐次逼近寄存器的输出端连接数模转换电路的输入端,数模转换电路的输出端连接基于压控振荡器的量化器的负输入端,形成回路。逐次逼近寄存器的数据输出端输出数据编码。
基于压控振荡器量化的逐次逼近寄存器型模数转换器的模数转换过程为:首先,采样保持时钟CLKS经过时钟倍频模块产生一个频率更高的量化时钟CLK,采样保持电路由采样保持时钟CLKS提供控制时钟,基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路由量化时钟CLK来进行控制;模拟输入信号经采样保持电路采样获得采样信号VIN,采样信号VIN连接基于压控振荡器的量化器的正输入端,经量化获得逻辑电平输出,逻辑电平是由信号VIN与比较基准信号VCOMP比较量化获得;逐次逼近寄存器接收逻辑电平并由逻辑控制电路进行控制,在每一个量化周期,逐次逼近寄存器输出数字控制逻辑到数模转换电路进行转换;数模转换电路接收数字控制逻辑并转换产生新的比较基准信号反馈到量化器负输入端,进行下一次的比较量化。在一个采样周期结束后,逐次逼近寄存器输出一个N位二进制码字。具体地,一个采样周期,逐次逼近寄存器型模数转换器进行N次量化,每次量化决定二进制码字的一个权位,由高到低逐次确定。
本发明的有益效果为:本发明提供的基于压控振荡器量化的逐次逼近寄存器型模数转换器的电路结构简单,其速度与模拟电路相比有大幅度的提高;压控振荡器的输出频率高,可达到上百兆,同时产生的最高频率信号与最低频率信号的频率差值可以设计得很大,即使计数器计数稍微出现偏差对输出基本没有影响,因而不需要精度要求很高的计数器;同时,由于频率信号的频率高,计数器的计数时间很短,即量化速度很快,因此,系统带宽得以有很大的拓展,可远大于传统的采用比较器作为量化器的结构;逐次逼近寄存器型模数转换器属于奈奎斯特型,采样频率为系统带宽的两倍,本发明采样频率最高可以达到百兆,而传统的逐次逼近寄存器型模数转换器的采样频率一般只有十几兆。
附图说明
图1为本发明提供的逐次逼近寄存器型模数转换器的结构框图。
图2为本发明的基于压控振荡器的量化器的模块结构图。
图3为本发明的逐次逼近寄存器的模块结构图。
图4为本发明的数模转换电路的电路结构图。
图5为本发明实施例中量化位数为4的行为级仿真时域波形图。
图6为本发明实施例中量化位数为4的行为级仿真信号频谱图。
图7为本发明实施例中量化位数为12的行为级仿真时域波形图。
图8为本发明实施例中量化位数为12的行为级仿真信号频谱图。
具体实施方式
下面结合实施例和附图对本发明做进一步的介绍:
附图1为本发明提供的逐次逼近寄存器型模数转换器的结构框图,包括时钟倍频模块、采样保持电路、基于压控振荡器的量化器(VCO量化器)、逐次逼近寄存器和数模转换电路,所述时钟倍频模块的输入端接收采样保持时钟CLKS,输出量化时钟CLK。采样保持时钟CLKS连接采样保持电路的时钟控制端,量化时钟CLK连接基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路的时钟控制端。模拟输入信号连接采样保持电路的输入端,采样保持电路的输出端连接基于压控振荡器的量化器的正输入端,基于压控振荡器的量化器的输出端连接逐次逼近寄存器的输入端,逐次逼近寄存器的输出端连接数模转换电路的输入端,数模转换电路的输出端连接基于压控振荡器的量化器的负输入端,形成回路。
附图2为本发明中基于压控振荡器的量化器的模块结构图,基于压控振荡器的量化器包括差分输入的压控振荡器(VCO)和计数器,差分输入的压控振荡器(VCO)有正负两个输入端和一个输出端,正输入端连接采样信号VIN,负输入端连接比较基准信号VCOMP,输出端连接计数器,经过计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。
逐次逼近寄存器包括逻辑控制电路和移位寄存器,如图3所示。逻辑控制电路接收量化器输出的逻辑电平,并根据接收的逻辑电平对移位寄存器进行置位、存储、移位与输出操作。其控制过程如下:逐次逼近寄存器首先确定输出码字的最高权重位,控制逻辑电路先置移位寄存器的最高权重位为1,其余权重位为0。若接收到的逻辑电平为高电平,则保持最高权重位为1不变,若接收到的逻辑电平为低电平,则将最高权重位置位0,这就完成了最高权重位的确定;然后,将次高权重位置为1,其余权重位为0,并将与最高权重位组成的码字加到数模转换电路上,数模转换电路输出新的比较基准电压信号VCOMP与采样信号VIN进行第二次比较量化,若接收到的逻辑电平为高电平,则次高权重位依然为1,若接收到的逻辑电平为低电平,则次高权重位置为0;每次量化确定一位数据的值,并将下一位数据的值设为1,其余未被确定的位上的值为0,此时寄存器中输出的数字控制逻辑数据BN-1到B0传送到数模转换电路中,来控制产生新的比较基准信号;按照上述过程进行N次比较量化,直至所有N位都被逐次确定下来,则这个采样周期的量化过程完成,寄存器输出N位的二进制数据。
数模转换电路包括电容阵列和开关,电容阵列按存储的电荷二元划分,如图4所示。由逐次逼近寄存器中输出的数字控制逻辑控制开关闭合,控制对应电容的充放电。电容的大小与数字控制逻辑的数据位对应关系如下:数据Bi对应的开关为Si,控制电容Ci充放电,该电容大小为2iC0,如最高权重位BN-1,控制开关SN-1,对应的电容CN-1大小为2N-1C0,其中C0为最低权重位对应的电容大小。为防止电容向电阻负载放电,输出端加上缓冲器的结构。其操作过程如下:在开始量化之前,所有开关接地,电容阵列全部放电;然后量化开始,由逐次逼近寄存器的数据BN-1到B0控制开关连接方式,对应位为1的电容与VREF相连,对应位为0的电容接地,此时输出的是新的比较基准电压信号VCOMP。比较基准电压VCOMP的大小由下式决定:
实施例
本实施例采用4位量化,采样保持时钟频率CLKS为200MHz,量化时钟频率CLK为采样保持时钟频率的4倍,即CLK=4(CLKS)=800MHz。本实例的压控振荡器的参数如下:自由振荡频率f0=400MHz,压控振荡器的线性增益系数Kvco=200MHz,增益倍增因子a=3,b=1.5,压控振荡器输出的高低频率信号分别为1GHz和100MHz。计数器时钟为量化时钟800MHz,计数器计数只要大于1,就可判断采样信号VIN大于或等于比较基准信号VCOMP,同时输出高电平;否则输出低电平。
本实例中参考电压VREF=1V,输入信号是频率为4MHz,幅度为1V的正弦信号,量化位数N=4。整个模数转换过程为:采样保持时钟先经过时钟倍频模块倍频产生量化时钟,采样时刻,采样保持电路对输入信号进行采样,假设采样信号幅值VIN=0.7V;逐次逼近寄存器将最高权重位B3置1,其他位清零,同时控制模数转换电路中的开关S3连接VREF,其他开关接地,产生比较基准信号VCOMP=1/2VREF=0.5V;VIN与VCOMP输入到基于压控振荡器的量化器中进行比较量化,因为VIN>VCOMP,所以量化输出的逻辑电平为高电平;逐次逼近寄存器中的逻辑控制电路接收到高电平,控制移位寄存器最高权重位B3为1不变,确定了最高权重位B3为1,同时,次高权重位B2置为1,其余位为0不变;输出的数字控制逻辑为B3B2B1B0=1100,数模转换电路的开关S3与S2连接VREF,其他依然接地,新的比较基准信号VCOMP=1/2VREF+1/4VREF=0.75V,反馈到量化器输入,此时,VIN<VCOMP,量化输出逻辑电平为低电平,故逐次逼近寄存器中次高权重位B2置为0,确定了次高权重位B2为0,然后下一位B1置为1;与前面过程类似,开关S3与S1接VREF,S2与S0接地,产生新的VCOMP=1/2VREF+1/8VREF=0.625,反馈到量化器输入进行第三次量化,因为VIN>VCOMP,量化输出逻辑电平为高电平,逐次逼近寄存器的B1为1不变,因而确定了第三权重位B1为1;同理,可确定最低位B0为1,此时各位码字已经确定,逐次逼近寄存器将所存储的数据并行输出,B3B2B1B0=1011,DOUT(3)=1,DOUT(2)=0,DOUT(1)=1,DOUT(0)=1。故VIN的量化输出码为1011,其误差小于LSB=VREF/2N=0.0625(LSB为最低权重位)。采样保持时钟进行下一次采样,新的量化过程又重新开始。
图5为采用基于压控振荡器量化的逐次逼近寄存器型模数转换器进行4位量化的行为级仿真时域波形图。数据输出由4位二进制数转换成十进制数,从波形上可看出,本发明能够对模拟信号正确量化,从频域上分析本发明的模数转换器的性能,利用Matlab软件进行频谱分析,可得如图6所示的量化信号的频谱图,频率分量为4MHz的功率最大,为输入信号的频率分量。经频谱分析计算可得,该量化输出的信噪比(SNR)为27.5dB,信号失真比(SNDR)为24.4dB,无杂散动态范围(SFDR)为28.6dB。
图7为采用基于压控振荡器量化的逐次逼近寄存器型模数转换器进行12位量化的行为级仿真时域波形图,采样频率仍然为200MHz,数据输出由12位二进制数转换成十进制数。从波形上可以看出,本发明能够实现12位分辨率的正确量化,说明本发明在不降低采样速度的前提下,依然可以实现高分辨率的量化。经频谱分析(图8)计算可得,该量化输出的信噪比(SNR)为71.2dB,信号失真比(SNDR)为70.9dB,无杂散动态范围(SFDR)为95.7dB。
综上所述,本发明基于压控振荡器量化的逐次逼近寄存器型模数转换器能够正常实现信号的量化功能。同时,基于压控振荡器的量化器能够实现高速量化,提高模数转换器的系统带宽,从而能够在更高采样频率下,依然实现高分辨率的量化。基于压控振荡器量化的逐次逼近寄存器型模数转换器可以运用于高精度、高速的模拟到数字的转化当中。
Claims (7)
1.一种基于压控振荡器量化的逐次逼近寄存器型模数转换器,包括时钟倍频模块、采样保持电路、量化器、逐次逼近寄存器和数模转换电路,其特征在于,所述量化器为基于压控振荡器的量化器,所述基于压控振荡器的量化器包括差分输入的压控振荡器和计数器,差分输入的压控振荡器有正负两个输入端和一个输出端,正输入端连接采样信号VIN,负输入端连接比较基准信号VCOMP,输出端连接计数器,经过计数器量化完成的高低逻辑电平传送给逐次逼近寄存器。
2.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述差分输入的压控振荡器的输入端即为基于压控振荡器的量化器的输入端,其正输入端连接采样信号,负输入端连接比较基准信号,输出端连接计数器,输出端输出只有高低两种频率的频率信号,所述差分输入的压控振荡器接收两个输入信号,产生频率信号传送给级联的计数器。
3.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述计数器含有输入端、输出端和时钟控制端,输入端接收差分输入的压控振荡器输出的频率信号,输出端输出量化后的高低逻辑电平,时钟控制端接收系统的量化时钟CLK,作为时钟控制,计数器的输出端即为基于压控振荡器的量化器的输出端。
4.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述差分输入的压控振荡器通过比较输入的采样信号VIN和比较基准信号VCOMP,产生高低两种频率的频率信号VREF并输出:如果采样信号大于或等于比较基准信号,压控振荡器输出高频率信号;如果采样信号小于比较基准信号,压控振荡器输出低频率信号。
5.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述计数器通过对频率信号的计数,判断频率信号的高低,输出相应的高低逻辑电平:若计数器计数大于或等于1,则VIN≥VCOMP,输出高电平,VIN量化为1;若计数器计数小于1,则VIN<VCOMP,输出低电平,VIN量化为0。
6.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述时钟倍频模块的输入端接收采样保持时钟CLKS,输出量化时钟CLK,采样保持时钟CLKS连接采样保持电路的时钟控制端,量化时钟CLK连接基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路的时钟控制端;模拟输入信号连接采样保持电路的输入端,采样保持电路的输出端连接基于压控振荡器的量化器的正输入端,基于压控振荡器的量化器的输出端连接逐次逼近寄存器的输入端,逐次逼近寄存器的输出端连接数模转换电路的输入端,数模转换电路的输出端连接基于压控振荡器的量化器的负输入端,形成回路,逐次逼近寄存器的数据输出端输出数据编码。
7.根据权利要求1所述的基于压控振荡器量化的逐次逼近寄存器型模数转换器,其特征在于,所述模数转换器的模数转换过程为:首先,采样保持时钟CLKS经过时钟倍频模块产生一个频率更高的量化时钟CLK,采样保持电路由采样保持时钟CLKS提供控制时钟,基于压控振荡器的量化器、逐次逼近寄存器和数模转换电路由量化时钟CLK来进行控制;模拟输入信号经采样保持电路采样获得采样信号VIN,采样信号VIN连接基于压控振荡器的量化器的正输入端,经量化获得逻辑电平输出,逻辑电平是由采样信号VIN与比较基准信号VCOMP比较量化获得;逐次逼近寄存器接收逻辑电平并由逻辑控制电路进行控制,在每一个量化周期,逐次逼近寄存器输出数字控制逻辑到数模转换电路进行转换;数模转换电路接收数字控制逻辑并转换产生新的比较基准电压反馈到量化器负输入端,进行下一次的比较量化;在一个采样周期结束后,逐次逼近寄存器输出一个N位二进制码字。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410401249.3A CN104158545B (zh) | 2014-08-14 | 2014-08-14 | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410401249.3A CN104158545B (zh) | 2014-08-14 | 2014-08-14 | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104158545A CN104158545A (zh) | 2014-11-19 |
CN104158545B true CN104158545B (zh) | 2017-04-05 |
Family
ID=51883968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410401249.3A Active CN104158545B (zh) | 2014-08-14 | 2014-08-14 | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104158545B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735802B1 (en) * | 2016-12-02 | 2017-08-15 | Texas Instruments Incorporated | Overload detection and correction in delta-sigma analog-to-digital conversion |
US9755655B1 (en) * | 2017-03-08 | 2017-09-05 | Xilinx, Inc. | Dynamic quantizers having multiple reset levels |
CN108010301B (zh) * | 2017-11-06 | 2019-11-22 | 国家电网公司 | 一种数字化变电站电能质量监测系统及方法 |
CN109412597B (zh) * | 2018-10-29 | 2022-08-09 | 清华大学深圳研究生院 | 一种二阶噪声整形的逐次逼近型模数转换器及模数转换方法 |
CN109889200B (zh) * | 2019-02-27 | 2023-10-20 | 上海先积集成电路有限公司 | 一种基于频率量化器的电压信号转频率信号的电路 |
CN111525928B (zh) * | 2020-05-28 | 2023-06-27 | 南开大学深圳研究院 | 一种量化两个输入的模拟数字转换器及量化方法 |
CN112130482B (zh) * | 2020-08-24 | 2024-09-13 | 南开大学深圳研究院 | 一种分别量化信号低频成分和高频成分的量化系统和方法 |
CN113346904B (zh) * | 2021-05-21 | 2024-01-12 | 西安理工大学 | 用于提升单斜式模数转换电路精度的高速转换电路及方法 |
CN114124094B (zh) * | 2022-01-25 | 2022-05-17 | 微龛(广州)半导体有限公司 | 模数转换器及权重电容校准方法 |
CN114826267B (zh) * | 2022-05-05 | 2024-04-05 | 合肥工业大学 | 一种高能效相位量化的adc系统 |
CN115977592B (zh) * | 2023-03-01 | 2024-05-17 | 电子科技大学 | 一种应用于无线射孔系统中的速度-频率自适应时钟 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011119307A1 (en) * | 2010-03-22 | 2011-09-29 | Analog Devices, Inc. | Method and apparatus for analog to digital conversion of small signals in the presence of a large dc offset |
CN102457282A (zh) * | 2010-11-04 | 2012-05-16 | 联发科技股份有限公司 | 三角积分调变器以及三角积分调变方法 |
CN103152049A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 一种逐次逼近寄存器型模数转换器 |
-
2014
- 2014-08-14 CN CN201410401249.3A patent/CN104158545B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011119307A1 (en) * | 2010-03-22 | 2011-09-29 | Analog Devices, Inc. | Method and apparatus for analog to digital conversion of small signals in the presence of a large dc offset |
CN102457282A (zh) * | 2010-11-04 | 2012-05-16 | 联发科技股份有限公司 | 三角积分调变器以及三角积分调变方法 |
CN103152049A (zh) * | 2013-02-26 | 2013-06-12 | 上海宏力半导体制造有限公司 | 一种逐次逼近寄存器型模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN104158545A (zh) | 2014-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104158545B (zh) | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 | |
CN103532557B (zh) | 一种基于压控振荡器的比较器的全并行模数转换器 | |
CN105007079B (zh) | 逐次逼近型模数转换器的全差分增量采样方法 | |
CN109787633B (zh) | 带斩波稳定的适用于混合型adc结构的σδadc | |
US8842029B2 (en) | Area-efficiency delta modulator for quantizing an analog signal | |
CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
CN104506196A (zh) | 高速高精度两步式模数转换器 | |
CN102082573A (zh) | 模数转换电路和方法 | |
CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
CN105141313A (zh) | 一种采用低分辨率dac电容阵列的sar adc及其使用方法 | |
Park et al. | A single-slope 80MS/s ADC using two-step time-to-digital conversion | |
WO2006047751A1 (en) | Analog-to-digital converter | |
CN104253613A (zh) | 一种sar adc的低压超低功耗高精度比较器 | |
CN107346976B (zh) | 一种数模混合的时间数字转换电路 | |
CN112187265A (zh) | 用于电力专用通信网的混合型模数转换器及信号收发装置 | |
US6850180B2 (en) | Asynchronous self-timed analog-to-digital converter | |
CN108075776A (zh) | 复合型模数转换器 | |
US10693486B1 (en) | Asynchronous SAR ADC with adaptive tuning comparator | |
CN110690901A (zh) | 高速低功耗sar adc电容失配自校准方法和电路 | |
CN102013894A (zh) | 一种低功耗流水线模数转换器 | |
US20210328596A1 (en) | Digital slope analog to digital converter device and signal conversion method | |
CN106656190A (zh) | 连续逼近式模拟数字转换电路及其方法 | |
CN201656958U (zh) | 一种pwm调制模数转换器 | |
WO2023131360A1 (zh) | 延时校准电路及方法、模数转换器、雷达传感器及设备 | |
CN110299919A (zh) | 一种低功耗超高速高精度模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |