CN104506196A - 高速高精度两步式模数转换器 - Google Patents

Abstract

本发明模数转换电路设计领域，为降低量化时钟周期数，提高转换速率，实现高速高精度量化，本发明高速高精度两步式模数转换器，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。本发明主要应用于模数转换场合。

Description

高速高精度两步式模数转换器

技术领域

本发明模拟数字集成电路设计领域，特别涉及一种采用逐次逼近型(SAR)ADC作粗量化，增量型sigma-delta ADC(Σ-ΔADC)做细量化的两步式高速高精度模数转换器结构。

技术背景

在传感器读出电路，电池测量等仪器和测量领域通常需要有很高绝对精度和线性度，以及低失调低噪声的模数转换器(Analog to Digital Converter，ADC)。同时这些应用的信号近似于直流输入，满足这些应用的ADC通常无法实现速度、面积和功耗的兼顾。并且随着工艺尺寸的减小，数字电路已经因为供电电压降低而大大降低了功耗，但模拟电路部分因为阈值电压不随工艺尺寸的降低而成比例降低，所以降低模拟电路的供电电压仍然是降低系统电压和功耗的关键。

在满足这些应用的ADC中，逐次逼近型(Successive Approximation，SAR)ADC可以实现高速低功耗，但随着工艺尺寸降低，特别在图像传感器这种对面积要求很苛刻的情况中，由于工艺失配等问题的存在，SAR ADC达到12bit以上的高精度已经几乎不能实现；单斜ADC普遍应用在传感器等领域，但随着工艺尺寸和电压的降低，它已经很难实现高速和高精度的应用；而循环式ADC虽然可以实现高速并且消耗面积也小于SAR ADC，但由于其需要很精准的放大器导致电路功耗很高；近年来，有研究在传统Σ-ΔADC的基础上提出了一种增量型Σ-ΔADC，这种ADC利用了Σ-ΔADC过采样和噪声整形的特性，同时又可以像奈奎斯特ADC一样工作，实现了很高的绝对精度和线性度，但由于其精度直接决定于其过采样率，在12bit以上的高精度情况下其转换速率又受到很大限制。因此需要找出一个可以兼顾以上ADC优势的一种折衷办法。

发明内容

为克服现有技术的不足，降低传统增量型Σ-ΔADC在同精度情况下的量化时钟周期数，提高转换速率，实现高速高精度量化。为此，本发明采取的技术方案是，高速高精度两步式模数转换器，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。

SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。

二阶增量型Σ-ΔADC的结构如下：由第一加法器、第二加法器、两个积分器、一位内量化器、DAC和数字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的第一输入端，第一加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积分器的输入端和第二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入端，第一加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值DΣ-Δ。

复位信号RST对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行控制，ADC的被测电压与输出结果之间的关系为：

$V_{\mathrm{measure}}=\frac{2V_{\mathrm{ref}}}{N(N-1)}[D_{\mathrm{out}}-(-\frac{V_2\left(N\right)}{V_{\mathrm{ref}}})]---\left(1\right)$

其中Vmeasure为实际被测电压值，Dout为数字输出码值，Vref为反馈电压，V2(N)为第二级积分器第N个周期的输出值，因此这种ADC的量化精度量化误差 $q=-\frac{2V_2\left(N\right)}{N(N-1)};$

整个ADC的输出可表示为：

D_final＝D_sar×2^n-1+D_ΣΔ   (2)

其中D_final是最终输出数字结果值，D_sar是粗量化SAR ADC数字输出结果值，DΣ-Δ为细量化Σ-ΔADC输出结果值，n是细量化精度的位数。

与已有技术相比，本发明的技术特点与效果：

本发明通过在传统增量型Σ-ΔADC之前加入辅助SAR ADC，将ADC量化分成两步，通过SAR ADC的高速量化特性，实现了在不降低量化精度的情况下大幅降低量化时钟周期数，提高了转换速率。

本发明通过改变增量型Σ-ΔADC参考电压的方式，在不增加SAR ADC匹配性要求的情况下，实现了高精度量化。

附图说明

图1两步增量放大型ADC结构图。

图2粗量化SAR ADC结构图。

图3细量化增量型Σ-ΔADC结构。

具体实施方式

本发明通过提出一种粗细量化的两步式增量放大型ADC，降低传统增量型Σ-ΔADC在同精度情况下的量化时钟周期数，提高转换速率，实现高速高精度量化。

本发明采用的技术方案是，如图1所示，这种两步式ADC结构由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。

这种两步式ADC与传统的两步式ADC类似，也由两个ADC组成。第一步粗量化由一个N bit SAR ADC完成，输入信号Vin直接进入SAR ADC进行量化。其中SAR ADC结构如图2所示，SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成。输入信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。SAR ADC由SAR ADC的原理可知完成一次N bit的量化需要N个时钟周期，也就是比较器进行N次比较，因此输入信号首先在SAR ADC中运行N个周期，当完成N位量化后，DAC固定在最后的量化值，接着细量化的增量型Σ-ΔADC开始工作。在传统的两步式ADC中当粗量化完成时，输出信号需要减去粗量化的值或者用粗量化的一些误差值进一步量化，这种ADC的精度也就直接取决于粗量化ADC的精度，也就是如果整体ADC要想实现(N+M)bit的精度，粗量化ADC虽然只量化N bit，可其电路精度的要求也要的达到(N+M)bit，这要对粗量化ADC的要求就大大提高，对于SAR ADC也就意味着要大幅增加电容面积，从而大大增加芯片面积和功耗。而我们采用的增量放大式ADC则不同，当粗量化ADC完成量化之后，输入信号再次直接送入细量化ADC，而粗量化的结果为数字码D_sar，为了减小误差，根据最后一位是否为零，设定给细量化的反馈电压。为零，反馈电压为D_sar-LSB和D_sar+LSB，不为零，反馈电压为D_sar和D_sar+2LSB。通过DAC转换成模拟电压，作为细量化的反馈电压值被使用。反馈电压的数字信号储存在寄存器里面。

细量化阶段采用的是二阶前馈式增量型Σ-ΔADC，这种Σ-ΔADC不同于传统的Σ-ΔADC，它可以被看作是一种工作在瞬态的Σ-ΔADC，并且在每次转化前需要对积分器和数字滤波器进行复位，这种ADC更适合被用作直流测量领域。增量型Σ-ΔADC如图3所示，二阶增量型Σ-ΔADC的原理结构如下：整体结构由加法器1、加法器2、两个积分器、一位内量化器、DAC和数字滤波器模块组成。输入信号Vin连加法器1正输入端加法器2的输入端1，加法器1的输出端连积分器1的输入端，积分器1的输出端连积分器2的输入端和加法器2的输入端2，积分器2的输出端连加法器的输入端3，加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值DΣ-Δ，复位信号RST对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行控制。这种ADC的被测电压与输出结果之间的关系为：

$V_{\mathrm{measure}}=\frac{2V_{\mathrm{ref}}}{N(N-1)}[D_{\mathrm{out}}-(-\frac{V_2\left(N\right)}{V_{\mathrm{ref}}})]---\left(3\right)$

其中Vmeasure为实际被测电压值，Dout为数字输出码值，Vref为反馈电压，本设计中的Σ-ΔADC的反馈电压V_ref是粗量化的2LSB对应的模拟电压大小，V2(N)为第二级积分器第N个周期的输出值，因此这种ADC的量化精度量化误差

由上式可知这种增量型Σ-ΔADC的精确度正比于反馈电压Vref与输入信号的接近度，反比于电路运行周期数N，因此在不提高时钟周期数的情况下，要提高量化精度另一个办法就是反馈电压进一步缩小范围接近输入信号。所以在这种增量型Σ-ΔADC前加入粗量化ADC，粗量化的结果通过DAC产生的电平值正好是增量型Σ-ΔADC需要的更接近于输入信号的反馈电压，这时增量型Σ-ΔADC只需量化完成8bit的量化，即使完成了整个ADC的后8bit的高阶量化，再通过数字码平移和粗量化结果进行拼接即完成了整个ADC的14bit量化。由于SAR ADC量化同精度的量化时间远小于Σ-ΔADC，因此整个ADC高位量化的时钟周期数被大幅减少，整个ADC量化14bit精度的时间相对增量型Σ-ΔADC也就大大减少。整个ADC的输出可表示为：

D_final＝D_sar×2^n-1+D_ΣΔ    (4)

其中Dfinal是最终输出数字结果值，Dsar是粗量化SAR ADC数字输出结果值，DΣ-Δ为细量化Σ-ΔADC输出结果值，n是细量化精度的位数。

本文设计的两步式ADC的整体设计精度为14bit，采用100MHz的时钟频率，由粗量化SAR ADC 6bit和细量化增量型Σ-ΔADC 8bit拼接完成14bit精度，为了保证粗量化结果的准确性，在实际电路设计过程中，粗量化增加1bit的冗余位进行了7bit量化，也就是SAR ADC设计为7bit精度，最后结果只使用其中6bit数据，同时为了保证被测结果处于粗量化结果的中部也就是细量化的反馈电压不因为粗量化临界情况而产生误差，还需再多进行一位量化，也就是SAR ADC需要工作8个周期，另外还需要一个复位周期和反馈电压设置周期共计10个周期；而细量化的增量型Σ-ΔADC为充分保证精度裕量的情况下选择工作周期为90周期，因此总体完成量化需要100个周期，转换速率达到1MS/s。

Claims (4)

1.一种高速高精度两步式模数转换器，其特征是，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SARADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。

2.如权利要求1所述的高速高精度两步式模数转换器，其特征是，SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。

3.如权利要求1所述的高速高精度两步式模数转换器，其特征是，二阶增量型Σ-ΔADC的结构如下：由第一加法器、第二加法器、两个积分器、一位内量化器、DAC和数字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的第一输入端，第一加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积分器的输入端和第二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入端，第一加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值DΣ-Δ。

4.如权利要求1所述的高速高精度两步式模数转换器，其特征是，复位信号RST对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行控制，ADC的被测电压与输出结果之间的关系为：

$V_{\mathrm{measure}}=\frac{{2V}_{\mathrm{ref}}}{N(N-1)}[D_{\mathrm{out}}-(-\frac{V_2\left(N\right)}{V_{\mathrm{ref}}})]---\left(1\right)$

其中Vmeasure为实际被测电压值，Dout为数字输出码值，Vref为反馈电压，V2(N)为第二级积分器第N个周期的输出值，因此这种ADC的量化精度量化误差 $q=-\frac{{2V}_2\left(N\right)}{N(N-1)};$

整个ADC的输出可表示为：

D_final＝D_sar×2^n-1+D_ΣΔ    (2)

其中D_final是最终输出数字结果值，D_sar是粗量化SAR ADC数字输出结果值，DΣ-Δ为细量化Σ-ΔADC输出结果值，n是细量化精度的位数。