CN113315522B - 一种24位低失真Sigma-Delta模数转换器 - Google Patents

Abstract

本发明公开了一种24位低失真Sigma‑Delta模数转换器，包括第一级积分器，用于将模数转换器输入信号与反馈信号的差值进行积分，获得第一级积分器输出信号；第二级积分器，用于获得第二级积分器输出信号；Flash量化器模块，用于将模拟信号量化为数字信号并获得16位温度计码；DWA模块，用于将16位温度计码转为5位二进制码，同时获得加权平均后的数字信号；反馈DAC模块，用于将所述数字信号转换为模拟反馈信号；数字抽取滤波器模块，用于对5位二进制码进行数字滤波并降采样并截取高位24位数字码。本发明通过采用级联积分器前馈结构并引入从输入到量化器的直接前馈路径，使电路中非理想非线性因素无法直接作用在输入信号上，实现整体系统低失真特性。

Description

一种24位低失真Sigma-Delta模数转换器

技术领域

本发明属于数模混合集成电路技术领域，具体涉及一种24位低失真Sigma-Delta模数转换器。

背景技术

当今世界数字信号处理技术发展迅猛，处理精度可以达到相当高的水准，但自然界中的信号大多数都是模拟信号，必须经过处理才可以变成数字信号，因此模拟信号到数字信号的转换变得极为重要。模数转换器(ADC，Analog to Digital Converter)是连接模拟世界和数字世界的桥梁，模数转换器的转换精度与转换速度直接影响了信号处理的效率和效果。在各种模数转换器中，Sigma-Delta模数转换器采用过采样技术和噪声整形技术，凭借着其自身的高精度和高动态范围等特点，在业界和学术界都得到了广泛的研究和应用。

对于大多数超低频应用而言，比如在生物前端芯片和一些传感器中，通常要求内部的模数转换器具有极高的分辨率和极高的有效位数，这一类应用中通常采用Sigma-Delta模数转换器进行量化。然而，传统的Sigma-Delta模数转换器受到积分器中运算跨导放大器有限增益、有限压摆率和有限输出摆幅的影响，使得输出经常包含较高的谐波分量，影响最终的信噪失真比(SNDR，Signal to Noise and Distortion Ratio)，降低了转换后数据的精度。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种24位低失真Sigma-Delta模数转换器。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种24位低失真Sigma-Delta模数转换器，包括第一级积分器、第二级积分器、Flash量化器模块、DWA模块、反馈DAC模块和数字抽取滤波器模块，其中，

所述第一级积分器用于将模数转换器输入信号与来自所述反馈DAC模块的反馈信号的差值进行积分，获得第一级积分器输出信号；

所述第二级积分器用于对所述第一级积分器输出信号进行积分，获得第二级积分器输出信号；

所述Flash量化器模块用于将所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号按一定权重进行求和后进行多位量化，将模拟信号量化为数字信号并获得16位温度计码；

所述DWA模块用于将所述16位温度计码转换为5位二进制码，同时通过按一定周期注入随机数的轮转选择逻辑获得加权平均后的数字信号；

所述反馈DAC模块用于将所述加权平均后的数字信号转换为模拟反馈信号；

所述数字抽取滤波器模块用于对所述5位二进制码进行数字滤波并降采样，并截取高位24位数字码进行输出。

在本发明的一个实施例中，所述第一级积分器的输入端连接有第一加法器，所述第一加法器用于对所述输入信号和所述反馈信号进行差运算。

在本发明的一个实施例中，所述第一级积分器和所述第二级积分器均为离散时间型开关电容延迟积分器，Z域传递函数均为

在本发明的一个实施例中，所述Flash量化器模块包括16个比较器，其中，所述比较器的输入端输入所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号，用于所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号分别进行加权后相加并与所述比较器的参考电压进行比较，使得每个比较器均获得1位温度计码。

在本发明的一个实施例中，所述比较器包括依次连接的内置加法电路、预放大器和比较锁存器，其中，

所述内置加法电路包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第一电容C₁、第二电容C₂、第三电容C₃和寄生电容C_p，所述第一开关K1和所述第一电容C₁串联在所述输入信号U(z)的输入端与所述预放大器的反向输入端之间，所述第二开关K2和所述第二电容C₂串联在所述第一级积分器的输出端与所述预放大器的反向输入端之间，所述第三开关K3和所述第三电容C₃串联在所述第二级积分器的输出端与所述预放大器的反向输入端之间；所述第四开关K4的一端连接在所述第一开关K1与所述第一电容C₁之间，另一端连接至接地端；所述第五开关K5的一端连接在所述第二开关K2与所述第二电容C₂之间，另一端连接至接地端；所述第六开关K6的一端连接在所述第三开关K3与所述第三电容C₃之间，另一端连接至参考电压V_ref；在所述预放大器的反向输入端包括寄生电容C_p；

在所述预放大器的反向输入端与输出端之间连接有第七开关K7；

所述预放大器的正向输入端连接接地端，所述预放大器的输出端连接至所述比较锁存器的反向输入端，所述比较锁存器的正向输入端连接接地端。

在本发明的一个实施例中，所述第一电容C₁、所述第二电容C₂和所述第三电容C₃的电容比值为1:2:1。

在本发明的一个实施例中，所述第一开关K1、所述第二开关K2和所述第三开关K3均由时钟信号Φ₁控制，所述第四开关K4、所述第五开关K5、所述第六开关K6和所述第七开关K7均由另一时钟信号Φ₂控制。

在本发明的一个实施例中，所述DWA模块包括温度计码转二进制码电路、选择电路、随机数生成电路和开关阵列，其中，

所述温度计码转二进制码电路的输入端连接所述Flash量化器模块，输出端连接所述选择电路和所述数字抽取滤波器模块，所述温度计码转二进制码电路用于将所述Flash量化器模块输出的16位温度计码转换为5位二进制码，并将所述5位二进制码传输至所述选择电路和所述数字抽取滤波器模块；

所述随机数生成电路连接所述选择电路，用于按预定周期产生随机数以控制所述选择电路内的指针偏移量；

所述选择电路用于根据所述5位二进制码和所述随机数选择指针偏移量，产生控制信号以控制所述开关阵列。

在本发明的一个实施例中，所述数字抽取滤波器模块包括依次连接的三个积分器、一个降采样单元和三个微分器。

与现有技术相比，本发明的有益效果在于：

1、本发明提出了一种24位分辨率低失真Sigma-Delta模数转换器，通过采用级联积分器前馈结构并引入从输入到量化器的直接前馈路径，使级联积分器仅处理被整形的量化噪声，使电路中非理想非线性因素如有限增益和有限压摆率无法直接作用在输入信号上并以谐波的形式出现在积分器输出端，实现整体系统低失真特性。

2、本发明的模数转换器通过在Flash量化器模块中包括内置加法电路，去除了传统级联积分器前馈结构中耗能的有源高速求和加法器模块，同时弥补了无源被动加法器存在的信号大幅衰减缺点，在保证性能的前提下降低了功耗，简化了整体电路设计。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种24位低失真Sigma-Delta模数转换器的结构示意图；

图2是本发明实施例提供的一种Flash量化器模块的结构示意图；

图3是一种传统有源高速求和加法器的电路结构示意图；

图4是一种传统无源被动加法器的电路结构示意图；

图5是本发明实施例提供的一种Flash量化器模块中比较器的电路结构示意图；

图6是本发明实施例提供的一种DWA模块的结构示意图；

图7是本发明实施例提供的一种DWA模块的轮转行为图；

图8是本发明实施例提供的一种数字抽取滤波器模块的结构示意图。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种24位低失真Sigma-Delta模数转换器进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

请参见图1，图1是本发明实施例提供的一种24位低失真Sigma-Delta模数转换器的结构示意图。该Sigma-Delta模数转换器包括第一级积分器101、第一级积分器102、Flash量化器模块103、DWA(data-weighted averaging，数据加权平均)模块104、反馈DAC(Digital-to-Analog Converter，数字模拟转换器)模块105和数字抽取滤波器模块106。

第一级积分器101连接反馈DAC模块105，用于将该Sigma-Delta模数转换器的输入信号U(z)与反馈DAC模块105输出的反馈信号V(z)的差值进行积分，获得第一级积分器输出信号Y₁(z)。本实施例的第一级积分器101为离散时间型开关电容延迟积分器，第一级积分器101的Z域传递函数为

进一步地，第一级积分器101的输入端连接有第一加法器107，第一加法器107用于对输入信号U(z)和反馈信号V(z)进行差运算。

在本实施例中，输入信号U(z)和反馈信号V(z)各乘以第一级间增益c1＝1后输入第一加法器107，在第一加法器107中进行差运算，即U(z)-V(z)，并将差运算的结果输入到第一级积分器101中进行积分，从而获得第一级积分器输出信号Y₁(z)。第一级积分器101的输入信号Z域传递函数为U(z)-V(z)＝-(1-z^-1)²E(z)，输出信号Z域传递函数为Y₁(z)＝-z^-1(1-z^-1)E(z)，不包含输入信号分量，其中，E(z)表示量化噪声。

第二级积分器102连接第一级积分器101，用于对所述第一级积分器输出信号Y₁(z)进行积分，获得第二级积分器输出信号Y₂(z)。在本实施例中，第二级积分器102的结构为离散时间型开关电容延迟积分器，其Z域传递函数为

第二级积分器102的输入端与第一级积分器101的输出端之间包括第二级间增益c2，具体地，所述第一级积分器输出信号Y₁(z)首先乘以第二级间增益c2＝1，再输入第二级积分器102中进行积分，获得第二级积分器输出信号Y₂(z)。第二级积分器102的输入信号Z域传递函数为Y₁(z)＝-z^-1(1-z^-1)E(z)，输出信号Z域传递函数为Y₂(z)＝-z^-2E(z)，不包含输入信号分量。

当积分器的输出信号包含该模数转换器的输入信号分量时，模数转换器系统的非线性因素会作用在输入信号上并以谐波的形式出现在频谱图中，从而引起失真。而本申请中的第一级积分器101和第二级积分器102的输出信号Y₁(z)和Y₂(z)并不包含输入信号分量，因此系统电路中的非线性无法作用在输入信号上，故无法影响输入信号。

进一步地，Flash量化器模块103分别连接该Sigma-Delta模数转换器的输入信号端口、第一级积分器101的输出端和第二级积分器102的输出端，用于接收输入信号U(z)、第一级积分器输出Y₁(z)和第二级积分器输出Y₂(z)，将输入信号U(z)、第一级积分器输出Y₁(z)和第二级积分器输出Y₂(z)按一定权重求和后进行多位量化，将模拟信号量化为数字信号，最终输出16位温度计码。请参见图2，图2是本发明实施例提供的一种Flash量化器模块的结构示意图。该Flash量化器模块103为具有内置加法功能的4比特Flash量化器，包括16个比较器，其中，每个比较器的输入端均同时输入所述输入信号U(z)、所述第一级积分器输出信号Y₁(z)和所述第二级积分器输出信号Y₂(z)，用于所述输入信号U(z)、所述第一级积分器输出信号Y₁(z)和所述第二级积分器输出信号Y₂(z)分别进行加权后相加，并与当前比较器的参考电压进行比较，使得每个比较器均获得1位温度计码，则16个比较器共得到16位温度计码。

请参见图3，图3是一种传统有源高速求和加法器的电路结构示意图。如图所示，对于该求和加法器，通过由电阻和运算放大器构成的反相放大器能够对输入信号V₁、V₂、V₃进行精确无信号衰减的按比例高速求和，输出信号为：

该求和加法器的缺点在于需要一个额外的运算放大器和额外的建立时间，这大大增加了功耗，同时压缩了后续DWA算法的时序，增加了设计复杂度。

请参见图4，图4是一种传统无源被动加法器的电路结构示意图。该求和加法器仅由开关和电容构成，结构较为简单，其中，Φ1和Φ2为两相不交叠时钟，Φ_1d和Φ_2d为Φ₁和Φ₂的延迟时钟，C_P为输出端的寄生电容。Φ₂时刻电荷清零，Φ₁时刻对输入信号进行按比例求和，比例由电容C₁、C₂、C₃的大小决定，由于基于电荷分享原理及输出端寄生电容的存在，输出端信号幅度受到大幅度衰减，具体地，该求和加法器的输出信号为：

因此，该求和加法器结构仅适用于单比特Sigma-Delta模数转换器，不适用于多比特量化的Sigma-Delta模数转换器。

请参见图5，图5是本发明实施例提供的一种Flash量化器模块中比较器的电路结构示意图。该比较器包括依次连接的内置加法电路1031、预放大器1032和比较锁存器1033，其中，

内置加法电路1031包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第一电容C₁、第二电容C₂、第三电容C₃和寄生电容C_p，第一开关K1和第一电容C₁串联在输入信号U(z)的输入端与预放大器1032的反向输入端之间，第二开关K2和第二电容C₂串联在第一级积分器101的输出端与预放大器1032的反向输入端之间，第三开关K3和第三电容C₃串联在第二级积分器102的输出端与预放大器1032的反向输入端之间；第四开关K4的一端连接在第一开关K1与第一电容C₁之间，另一端连接至接地端；第五开关K5的一端连接在第二开关K2与第二电容C₂之间，另一端连接至接地端；第六开关K6的一端连接在第三开关K3与第三电容C₃之间，另一端连接至参考电压V_ref；在预放大器1032的反向输入端包括寄生电容C_p；在预放大器1032的反向输入端与输出端之间连接有第七开关K7；预放大器1032的正向输入端连接接地端，预放大器1032的输出端连接至比较锁存器1033的反向输入端，比较锁存器1033的正向输入端连接接地端。

在本实施例中，通过设置第一电容C₁、第二电容C₂、第三电容C₃的比值为1:2:1来实现各支路的前馈系数，即获得第一前馈系数a1、第二前馈系数a2、第三前馈系数a3。Φ₁和Φ₂为两相不交叠的时钟信号，其中，第一开关K1、第二开关K2和第三开关K3均由时钟信号Φ₁控制，第四开关K4、第五开关K5、第六开关K6和第七开关K7均由时钟信号Φ₂控制，f_clk为比较锁存器1033的比较时钟。

具体地，在Φ₂时刻，第四开关K4、第五开关K5、第六开关K6和第七开关K7闭合，第一开关K1、第二开关K2和第三开关K3断开，预放大器1032闭环接成单位增益负反馈模式，在第三电容C₃与预放大器1032的反向输入端之间的节点Vout处产生虚地点即交流地，第一电容C₁和第二电容C₂上的电荷被清空，第三电容C₃左侧与参考电压V_ref相连，右侧与交流地相连，第三电容C₃在参考电压V_ref的作用下进行充电。在本实施例中，每个比较器中的参考电压V_ref由4比特Flash量化器中的首尾接高低参考电平的电阻串各节点电压提供，产生16个参考电压，用于分别供给16个比较器。此时内置加法电路1031处于复位状态。在Φ₁时刻，第一开关K1、第二开关K2和第三开关K3闭合，第四开关K4、第五开关K5、第六开关K6和第七开关K7断开，预放大器1032处于开环放大模式，输入信号U(z)、Y₁(z)、Y₂(z)分别与对应的电容相连，在节点V_out处得到输入信号按比例求和并与参考电压V_ref相比较做差后的信号，实现内置加法功能的同时与V_ref参考电压进行比较，此时虽然输入信号被衰减了，但参考电压V_ref也被衰减了相同倍数，因此等效于在均未衰减的情况下，将输入信号按比例求和并与参考电压V_ref做差比较。随后，节点V_out处的电压经预放大器1032进行放大后输入至比较锁存器1033中，最终经比较锁存器1033得到比较结果，即得到1位温度计码。

与传统加法电路相比，本实施例通过采用比较器内置加法技术，在不需要额外运算放大器和额外建立时间的情况下，实现对输入信号的按比例求和，同时在该内置加法电路1031中引入参考电压V_ref，在Φ2时刻对第三电容C₃进行充电来实现最终求和信号与参考电压V_ref的做差比较，由于无源被动加法能够对输入信号和参考电压V_ref同时进行缩放，故不影响最终的比较结果，因此该比较器适用于多比特量化的Sigma-Delta模数转换器。此外，带内置加法电路的比较器大大降低了功耗，减小了电路所需的额外建立时间，放松了对后续DWA模块操作的时序要求，在保证功能和性能的前提下大大简化电路设计。

需要说明的是，由该Flash量化器模块引入的量化噪声平均功率为

其中，Δ为量化间距，

V_FS为量化器的峰峰全摆幅范围，N为量化器位数，可以看出，随着量化器位数N的增大，由量化器引入的量化噪声平均功率减小，相同情况下，整体系统能够实现更高的信噪比。换句话说，为了实现相同信噪比，能够通过更小的过采样率实现。此外，由时钟抖动引起的误差随反馈波形的步长减小而减小，随着量化器位数N的增大，在相同DAC参考电平下，反馈波形的步长减小，从而减小由时钟抖动带来的影响，使反馈信号更贴近输入信号，通过第一加法器后余差更小，进一步降低了对由第一级积分器和第二级积分器组成的环路滤波器中积分器中运算放大器压摆率的要求。由此，与单比特量化的Sigma-Delta模数转换器相比，本实施例通过Flash量化器多比特的量化，提升了系统能够实现的信噪比的同时降低了系统对时钟抖动的敏感性。

进一步地，请参见图6，图6是本发明实施例提供的一种DWA模块的结构示意图。该DWA模块104连接Flash量化器模块103的16位温度计码输出，用于将所述16位温度计码转为5位二进制码，同时通过按一定周期注入随机数的轮转选择逻辑，对所述16位温度计码进行轮转选择，获得加权平均后的数字信号，从而将因反馈DAC模块105的失配引起的直接注入第一级积分器101输入端的非线性进行平均化，将谐波能量分散到噪底。具体地，本实施例的DWA模块104包括温度计码转二进制码电路1041、选择电路1042、随机数生成电路1043和开关阵列1044，其中，温度计码转二进制码电路1041的输入端连接Flash量化器模块103，具体连接Flash量化器模块103的16个比较锁存器，输出端连接选择电路1042和数字抽取滤波器模块106，温度计码转二进制码电路1041用于将Flash量化器模块103输出的16位温度计码转换为5位二进制码，并将所述5位二进制码输入至选择电路1042和数字抽取滤波器模块106；随机数生成电路1043连接选择电路1042，用于按预定周期产生随机数以控制选择电路1042内的指针偏移量；选择电路1042用于根据5位二进制码和随机数选择指针偏移量，产生控制信号以控制开关阵列1044。

具体地，当随机数未产生时，选择电路1042将当前输入的温度计码所对应的二进制码与上一周期输出值进行加法运算，得到的结果作为输出，指针偏移量为当前输入的温度计码所对应的二进制码值。当随机数产生时，选择电路1042将4位随机数与上一周期输出值进行加法运算，得到的结果作为输出，指针偏移量即为所述4位随机数值。

换句话说，在随机数未产生时，选择电路1042中的指针偏移量由当前周期输出的5位二进制码决定，对16路并行的反馈DAC路径进行轮转选择，将谐波能量分散到噪底，大大降低了因反馈DAC模块105失配引起的直接注入到系统输入端不经任何形式噪声整形的非线性。当随机数产生时，选择电路1042中的指针偏移量由随机数决定，进一步提升系统的抗非线性能力，减小谐波对系统性能的影响，进一步实现低失真。原因在于当没有随机数注入时，该模数转换器系统存在的非线性会以谐波或虚假音调的形式出现在频谱中，引入随机数后可以以一定周期来打破原先的循环，从而将非线性引入的谐波或者虚假音调能量分散到噪底，减小谐波对系统性能的影响，实现低失真。开关阵列1044连接至Flash量化器模块103的比较锁存器以及选择电路1042，用于根据来自比较锁存器的信号和来自选择电路1042的控制信号，输出经轮转选择和随机数注入后的相应数量的数字信号。

具体地，请参见图7，图7是本发明实施例提供的一种DWA模块的轮转行为图。选择电路1042根据输入的5位二进制码以及随机数生成电路1043输出值产生Pointer指针信号作为控制信号，开关阵列1044根据所述控制信号对输入的16位温度计码进行轮转选择。示例性地，如图7所示，当输入为8时，即输入的16位温度计码为0000000011111111，此时指针信号指向0，则开关阵列1044选择自第1位开始向高位选择8位进行输出，输出码为0000000011111111。下一周期，当输入为3，即输入的16位温度计码为0000000000000111，此时指针信号指向8，则开关阵列1044选择自第9位开始向高位选择3位进行输出，输出码为0000011100000000。下一周期亦复如是。

进一步地，本实施例的反馈DAC模块105连接DWA模块104，用于将来自DWA模块104的数字信号转换为用于反馈至第一加法器101的模拟信号，使第一加法器101的输出信号Z域传递函数为U(z)-V(z)＝-(1-z^-1)²E(z)，使得由第一级积分器和第二级积分器组成的环路滤波器仅处理被整形的量化噪声。需要说明的是，环路滤波器积分器中的运算放大器的增益越大、压摆率、带宽越大，电路非线性因素影响越小，但会消耗更多功耗，增加设计复杂度。而本实施例的模数转换器使得环路滤波器积分器中的运算放大器的增益、压摆率、带宽无需过大即可满足整体系统要求，因此大大放宽了对环路滤波器中积分器中的运算放大器的的设计要求。此外，第一级积分器和第二级积分器的输出均只包含幅度较小的量化噪声，因此对积分器的摆幅要求降低，同时摆幅的降低使得积分器能够更轻松地在规定时间内完成信号建立，无需增大功耗提升压摆率来实现更快的信号建立，因此又放宽了对积分器的设计要求。

请参见图8，图8是本发明实施例提供的一种数字抽取滤波器模块的结构示意图。该数字抽取滤波器模块106连接DWA模块104中的温度计码转二进制码电路1041，接收来自温度计码转二进制码电路1041的5位二进制码，对该5位二进制码进行数字滤波并降采样，最终截取高位24位数字码进行输出。如图8所示，本实施例的数字抽取滤波器模块106为三阶可变抽取速率CIC(Cascaded integrator–comb积分-梳状级联)低通滤波器，包括依次连接的三个积分器、一个降采样单元和三个微分器，输入的5位二进制码经过三级积分器级联结构后通过降采样单元，随后通过3级微分器级联结构并输出。该数字抽取滤波器模块106不包含乘法器，且无需存储滤波器系数，因此具有功耗低面积小、结构简单、能够实现较大降采样率等特点，该数字抽取滤波器模块106将温度计码转二进制码电路1041输出的5位二进制码中包含的高频噪声滤除，得到低速高精度数据流。该数字抽取滤波器模块106可实现64、128、256、512、1024、2048、4096倍降采样，分别对应Fs/128、Fs/256、Fs/512、Fs/1024、Fs/2048、Fs/4096、Fs/8192信号带宽，其中Fs为采样频率，针对不同的情况可以选择不同的降采样率得到不同精度的数据。

进一步地，该数字抽取滤波器模块106的Z域传递函数为

频域传递函数为

输出字长为B_out＝3×log₂(N)+B_in，其中N为降采样倍数，可根据需求选择64、128、256、512、1024、2048、4096，Fs为采样频率，Bin为输入字长。

综上，本实施例的24位分辨率低失真Sigma-Delta模数转换器，通过采用级联积分器前馈结构并引入从输入到量化器的直接前馈路径，使级联积分器仅处理被整形的量化噪声，使电路中非理想非线性因素如有限增益和有限压摆率无法直接作用在输入信号上并以谐波的形式出现在积分器输出端，实现整体系统低失真特性。此外，该Sigma-Delta模数转换器通过在Flash量化器模块中包括内置加法电路，去除了传统级联积分器前馈结构中耗能的有源高速求和加法器模块，同时弥补了无源被动加法器存在的信号大幅衰减缺点，在保证性能的前提下降低了功耗，简化了整体电路设计。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种24位低失真Sigma-Delta模数转换器，其特征在于，包括第一级积分器(101)、第二级积分器(102)、Flash量化器模块(103)、DWA模块(104)、反馈DAC模块(105)和数字抽取滤波器模块(106)，其中，

所述第一级积分器(101)用于将模数转换器输入信号与来自所述反馈DAC模块(105)的反馈信号的差值进行积分，获得第一级积分器输出信号；

所述第二级积分器(102)用于对所述第一级积分器输出信号进行积分，获得第二级积分器输出信号；

所述Flash量化器模块(103)用于将所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号按一定权重进行求和后进行多位量化，将模拟信号量化为数字信号并获得16位温度计码；

所述DWA模块(104)用于将所述16位温度计码转换为5位二进制码，同时通过按一定周期注入随机数的轮转选择逻辑获得加权平均后的数字信号；

所述反馈DAC模块(105)用于将所述加权平均后的数字信号转换为模拟反馈信号；

所述数字抽取滤波器模块(106)用于对所述5位二进制码进行数字滤波并降采样，并截取高位24位数字码进行输出；

所述Flash量化器模块(103)包括16个比较器，其中，所述比较器的输入端输入所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号，用于对所述输入信号、所述第一级积分器输出信号和所述第二级积分器输出信号分别进行加权后相加并与所述比较器的参考电压进行比较，使得每个比较器均获得1位温度计码；

所述比较器包括依次连接的内置加法电路(1031)、预放大器(1032)和比较锁存器(1033)，其中，

所述内置加法电路(1031)包括第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第一电容C₁、第二电容C₂、第三电容C₃和寄生电容C_p，所述第一开关K1和所述第一电容C₁串联在所述输入信号的输入端与所述预放大器(1032)的反向输入端之间，所述第二开关K2和所述第二电容C₂串联在所述第一级积分器(101)的输出端与所述预放大器(1032)的反向输入端之间，所述第三开关K3和所述第三电容C₃串联在所述第二级积分器(102)的输出端与所述预放大器(1032)的反向输入端之间；所述第四开关K4的一端连接在所述第一开关K1与所述第一电容C₁之间，另一端连接至接地端；所述第五开关K5的一端连接在所述第二开关K2与所述第二电容C₂之间，另一端连接至接地端；所述第六开关K6的一端连接在所述第三开关K3与所述第三电容C₃之间，另一端连接至参考电压V_ref；在所述预放大器(1032)的反向输入端包括寄生电容C_p；

在所述预放大器(1032)的反向输入端与输出端之间连接有第七开关K7；

所述预放大器(1032)的正向输入端连接接地端，所述预放大器(1032)的输出端连接至所述比较锁存器(1033)的反向输入端，所述比较锁存器(1033)的正向输入端连接接地端。

2.根据权利要求1所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述第一级积分器(101)的输入端连接有第一加法器(107)，所述第一加法器(107)用于对所述输入信号和所述反馈信号进行差运算。

3.根据权利要求1所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述第一级积分器(101)和所述第二级积分器(102)均为离散时间型开关电容延迟积分器，Z域传递函数均为

4.根据权利要求3所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述第一电容C₁、所述第二电容C₂和所述第三电容C₃的电容比值为1:2:1。

5.根据权利要求4所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述第一开关K1、所述第二开关K2和所述第三开关K3均由时钟信号Φ₁控制，所述第四开关K4、所述第五开关K5、所述第六开关K6和所述第七开关K7均由另一时钟信号Φ₂控制。

6.根据权利要求5所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述DWA模块(104)包括温度计码转二进制码电路(1041)、选择电路(1042)、随机数生成电路(1043)和开关阵列(1044)，其中，

所述温度计码转二进制码电路(1041)的输入端连接所述Flash量化器模块(103)，输出端连接所述选择电路(1042)和所述数字抽取滤波器模块(106)，所述温度计码转二进制码电路(1041)用于将所述Flash量化器模块(103)输出的16位温度计码转换为5位二进制码，并将所述5位二进制码传输至所述选择电路(1042)和所述数字抽取滤波器模块(106)；

所述随机数生成电路(1043)连接所述选择电路(1042)，用于按预定周期产生随机数以控制所述选择电路(1042)内的指针偏移量；

所述选择电路(1042)用于根据所述5位二进制码和所述随机数选择指针偏移量，产生控制信号以控制所述开关阵列(1044)。

7.根据权利要求1至6中任一项所述的24位低失真Sigma-Delta模数转换器，其特征在于，所述数字抽取滤波器模块(106)包括依次连接的三个积分器、一个降采样单元和三个微分器。

Images