CN111711452A - 一种有源-无源噪声整形逐次逼近adc - Google Patents

一种有源-无源噪声整形逐次逼近adc Download PDF

Info

Publication number
CN111711452A
CN111711452A CN202010706810.4A CN202010706810A CN111711452A CN 111711452 A CN111711452 A CN 111711452A CN 202010706810 A CN202010706810 A CN 202010706810A CN 111711452 A CN111711452 A CN 111711452A
Authority
CN
China
Prior art keywords
pmos transistor
active
passive
passive integrator
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010706810.4A
Other languages
English (en)
Inventor
徐卫林
翁浩然
周茜
韦雪明
段吉海
韦保林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202010706810.4A priority Critical patent/CN111711452A/zh
Publication of CN111711452A publication Critical patent/CN111711452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开一种有源‑无源噪声整形逐次逼近ADC，包括DAC电容阵列DAC1和DAC2、有源‑无源噪声整形模块(包括无源积分器PINT1和正反馈有源‑无源积分器APINT2)、六输入比较器COMP、逐次逼近逻辑模块SAR、时钟生成模块CKG、基准电压生成模块BGVG。本发明在有源‑无源噪声整形模块中使用最简单的MOS晶体管共源级结构，使低增益有源放大器和正反馈相结合，仅消耗几十微瓦便可获得良好的噪声整形特性，能在传统逐次逼近ADC基础上提升有效位数超过5位。该发明可用于低功耗、高精度的模数转换场景，例如生物医学信号采集，高精度仪表设计等领域，具有良好的应用前景。

Description

一种有源-无源噪声整形逐次逼近ADC
技术领域
本发明涉及集成电路设计技术领域，具体涉及一种有源-无源噪声整形逐次逼近ADC。
背景技术
ADC(模数转换器)作为模拟与数字世界的唯一桥梁，在通信、航空、医疗等领域都扮演着重要角色。针对生物医学信号的特性和便携式的要求，ADC需要具有高精度、低功耗的特点。逐次逼近ADC以其高效的算法，和超低功耗的动态电路在低功耗、中等精度领域是最优的选择。过采样ADC使用过采样和噪声整形技术能够以中等的功耗和速度实现超高精度。噪声整形逐次逼近ADC将结合两者的优势——保留逐次逼近ADC低功耗的同时使用噪声整形实现高精度。
传统的噪声整形模块可以分为有源和无源两种，无源噪声整形功耗低，但缺点是噪声整形能力有限，仅能在10位逐次逼近ADC基础上提升1到2位有效位数，对性能的提升效果不好。有源噪声整形能够提供更理想的噪声整形函数，能够在10位逐次逼近ADC基础上提升超过5位的有效位数，但是有源部分的高增益使得功耗更高，由于较高的增益要求，功耗往往为亚毫瓦级，不适合便携式应用。
发明内容
本发明所要解决的是现有有源噪声整形电路功耗高和现有无源噪声整形电路整形能力弱的问题，将有源噪声整形和无源噪声整形技术相结合，利用低增益和正反馈，提供了一种有源-无源噪声整形逐次逼近ADC。
为解决上述问题，本发明是通过以下技术方案实现的：
一种有源-无源噪声整形逐次逼近ADC，由DAC电容阵列DAC1和DAC2、有源-无源噪声整形模块、六输入比较器COMP、逐次逼近逻辑模块SAR、时钟生成模块CKG和基准电压生成模块BGVG组成；其中有源-无源噪声整形模块包括无源积分器PINT1和正反馈有源-无源积分器APINT2；信号输入同相端VINP连接DAC电容阵列DAC1的信号输入端SGI1，信号输入反相端VINN连接DAC电容阵列DAC2的信号输入端SGI2；DAC电容阵列DAC1的输出端DO1连接无源积分器PINT1的同相输入端RESP和六输入比较器COMP的第一同相输入端P1；DAC电容阵列DAC2的输出端DO2连接无源积分器PINT1的反相输入端RESN和六输入比较器COMP的第一反相输入端N1；无源积分器PINT1的反相输出端PT1ON连接正反馈有源-无源积分器APINT2的反相输入端G2IN和六输入比较器COMP的第二反相输入端N2；无源积分器PINT1的同向输出端PT1OP连接正反馈有源-无源积分器APINT2的同相输入端G2IP和六输入比较器COMP的第二同相输入端P2；正反馈有源-无源积分器APINT2的同相输出端AT2OP连接到六输入比较器COMP的第三同相输入端P3；正反馈有源-无源积分器APINT2的反相输出端AT2ON连接到六输入比较器COMP的第三反相输入端N3；六输入比较器COMP的输出端连接逐次逼近逻辑模块SAR的输入端，逐次逼近逻辑模块SAR的同相输出端SARP连接回DAC电容阵列DAC1的反馈输入端FBI1，逐次逼近逻辑模块SAR的反相输出端SARN连接回DAC电容阵列DAC2的反馈输入端FBI2；数字输出总线DOUT从逐次逼近逻辑模块SAR引出；全局时钟信号CLK连接到时钟生成模块CKG的输入端CK；时钟生成模块CKG的输出端KFS共同连接到DAC电容阵列DAC1和DAC电容阵列DAC2的采样时钟输入端FS；时钟生成模块CKG的输出端KRES连接到无源积分器PINT1的余差采样时钟输入端ΦRES；时钟生成模块CKG的输出端K1分别连接到无源积分器PINT1的一阶积分时钟输入端Φ1和正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ1；时钟生成模块CKG的输出端K2连接到正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ2；时钟生成模块CKG的输出端KCMP连接到六输入比较器COMP的时钟输入端COMPCLK；基准电压生成模块BGVG的输出端BGVCM连接到无源积分器PINT1的共模电压输入端VCM；基准电压生成模块BGVG的输出端BGVB连接到正反馈有源-无源积分器APINT2的偏置电压输入端VB。
上述方案中，无源积分器PINT1由开关I1～I8和电容C1～C4组成；开关I1的一端形成无源积分器PINT1的同相输入端RESP，开关I1另一端连接电容C1的上极板和开关I3的一端；开关I2一端形成无源积分器PINT1的反相输入端RESP，开关I2另一端连接电容C2的上极板和开关I4的一端；开关I5和I7的一端与电容C1的下极板连接；开关I6和I8的一端与电容C2的下极板连接；开关I7的另一端与电容C3的上极板相连后形成无源积分器PINT1的反相输出端PT1ON；开关I8的另一端与电容C4的上极板相连后形成无源积分器PINT1的同相输出端PT1OP；开关I3、I4、I5和I6的另一端形成无源积分器PINT1的共模电压输入端VCM；开关I1、I2、I5和I6的控制端形成无源积分器PINT1的余差采样时钟ΦRES；开关I3、I4、I7和I8的控制端形成无源积分器PINT1的一阶积分时钟输入端Φ1；电容C3和C4的下极板接地GND。
上述方案中，正反馈有源-无源积分器APINT2由电阻R1～R2、PMOS晶体管MP1～MP6、开关I9～I12、电容C5～C8和共模反馈模块CMFB组成；共模反馈模块CMFB的输入端形成正反馈有源-无源积分器APINT2的偏置电压输入端VB；PMOS晶体管MP1的栅极形成正反馈有源-无源积分器APINT2的同相输入端G2IP，PMOS晶体管MP1的源极与PMOS晶体管MP2的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP1的漏极与电阻R1一端和PMOS晶体管MP5的漏极连接；PMOS晶体管MP2的栅极形成正反馈有源-无源积分器APINT2的反相输入端G2IN，PMOS晶体管MP2的源极与PMOS晶体管MP1的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP2的漏极与电阻R2一端和PMOS晶体管的MP4漏极连接；PMOS晶体管MP3的源极连接到电源VDD，PMOS晶体管MP3的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP3的漏极连接到PMOS晶体管MP1和MP2的源极；PMOS晶体管MP4的栅极、电容C8的上极板和开关I12的一端相连后形成正反馈有源-无源积分器APINT2的反相输出端AT2ON，PMOS晶体管MP4的源极与PMOS晶体管MP5的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP4的漏极与电阻R2的一端、PMOS晶体管MP2的漏极和开关I9一端连接；PMOS晶体管MP5的栅极、电容C7的上极板和开关I11的一端相连后形成正反馈有源-无源积分器APINT2的同相输出端AT2OP，PMOS晶体管MP5的源极与PMOS晶体管MP4的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP5的漏极与电阻R1的一端、PMOS晶体管MP1的漏极和开关I10一端连接；PMOS晶体管MP6的源极连接到电源VDD，PMOS晶体管MP6的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP6的漏极连接到PMOS晶体管MP4和MP5的源极；开关I9和I10的控制端形成正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ1；开关I11和I12的控制端形成正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ2；开关I9的另一端连接电容C5的上极板和开关I11的另一端；开关I10的另一端连接电容C6的上极板和开关I12的另一端；电阻R1和R2的另一端以及电容C5-C8的下极板接地GND。
与现有技术相比，本发明在有源-无源噪声整形模块中使用最简单的MOS晶体管共源级结构，使低增益有源放大器和正反馈相结合，仅消耗几十微瓦便可获得良好的噪声整形特性，能在传统逐次逼近ADC基础上提升有效位数超过5位。该发明可用于低功耗、高精度的模数转换场景，例如生物医学信号采集，高精度仪表设计等领域，具有良好的应用前景。
附图说明
图1为有源-无源噪声整形逐次逼近ADC整体结构图；
图2为有源-无源噪声整形电路示例图；
图3为有源-无源噪声整形逐次逼近ADC工作周期；
图4为噪声整形逐次逼近ADC信号流图；
图5为有源-无源噪声整形逐次逼近ADC信号流图；
图6为有源-无源噪声整形逐次逼近ADC噪声传递函数幅频特性曲线；
图7为去掉有源-无源噪声整形模块的逐次逼近ADC输出频谱图；
图8为有源-无源噪声整形逐次逼近ADC输出频谱图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实例，对本发明进一步详细说明。
一种有源-无源噪声整形逐次逼近ADC，如图1所示，由DAC电容阵列DAC1和DAC2、有源-无源噪声整形模块(包括无源积分器PINT1和正反馈有源-无源积分器APINT2)、六输入比较器COMP、逐次逼近逻辑模块SAR、时钟生成模块CKG和基准电压生成模块BGVG组成。
信号输入同相端VINP连接DAC1信号输入端SGI1，信号输入反相端VINN连接DAC2信号输入端SGI2。DAC1的输出端DO1连接无源积分器PINT1的同相输入端RESP，同时连接六输入比较器COMP的第一同相输入端P1；DAC2的输出端DO2连接PINT1的反相输入端RESN，同时连接六输入比较器COMP第一反相输入端N1。无源积分器PINT1反相输出端PT1ON连接正反馈有源-无源积分器APINT2的反相输入端G2IN，同时连接COMP第二反相输入端N2；PINT1同向输出端PT1OP连接APINT2的同相输入端G2IP，同时连接COMP第二同相输入端P2。APINT2的同相输出端AT2OP连接到COMP的第三同相输入端P3；APINT2的反相输出端AT2ON连接到COMP的第三反相输入端N3。COMP输出端连接逐次逼近逻辑模块SAR，SAR同相输出端SARP连接回DAC1的反馈输入端FBI1，SAR反相输出端SARN连接回DAC2的反馈输入端FBI2，构成完整的差分逐次逼近结构。数字输出总线DOUT从逐次逼近逻辑模块SAR引出。全局时钟信号CLK连接到时钟生成模块CKG输入端CK，时钟生成模块CKG输出KFS共同连接到DAC1、DAC2的采样时钟输入端FS；输出KRES连接到无源积分器PINT1的余差采样时钟输入端ΦRES；输出K1分别连接到PINT1的一阶积分时钟输入端Φ1和APINT2的一阶积分时钟输入端Φ1；输出K2连接到APINT2的二阶积分时钟输入端Φ2；输出KCMP连接到六输入比较器COMP的时钟输入端COMPCLK。基准电压生成模块BGVG的输出端BGVCM连接到无源积分器PINT1的共模电压输入端VCM；输出端BGVB连接到APINT2偏置电压输入端VB。
本发明的有源-无源噪声整形模块，如图2所示，包括无源积分器PINT1和正反馈有源-无源积分器APINT2。
所述有源-无源噪声整形模块的无源积分器PINT1由八个开关I1～I8和四个电容C1～C4组成。开关I1、I2控制端连接到余差采样时钟ΦRES，I1一端连接余差正相输入端RESP，I1另一端与电容C1的上极板，以及开关I3的一端；I2一端连接余差反相输入端RESN，另一端与电容C2的上极板，以及开关I4的一端。I3、I4另一端连接共模电平VCM，控制端连接到一阶积分时钟Φ1。开关I5、I6控制端共同连接到ΦRES，一端共同连接共模电平VCM；I5另一端与C1的下极板、开关I7的一端共同连接；I6另一端与C2的下极板、开关I8的一端共同连接。I7、I8控制端共同连接二阶积分时钟Φ2，I7另一端与电容C3的上极板、无源积分器PINT1反相输出端口PT1ON共同连接；I8另一端与电容C4的上极板、无源积分器PINT1同相输出端口PT1OP共同连接。C3、C4的下极板连接到地GND。无源积分器PINT1的反相输出端口PT1ON连接到正反馈有源-无源积分器APINT2的反相输入端口G2IN；无源积分器PINT1的同相输出端口PT1OP连接到正反馈有源-无源积分器APINT2的同相输入端口G2IP。
所述有源-无源噪声整形模块的正反馈有源-无源积分器APINT2由两个电阻R1～R2、六个PMOS晶体管MP1～MP6、四个开关I9～I12、四个电容C5～C8和共模反馈模块CMFB组成。偏置电压VB输入到共模反馈模块CMFB，产生共模反馈输出VCMFB。有源增益电流源PMOS晶体管MP3源极连接到电源VDD，栅极连接到共模反馈模块输出端VCMFB，漏极连接到MP1、MP2源极。有源增益同相输入PMOS晶体管MP1栅极连接到APINT2同相输入端G2IP，源极与MP2的源极、有源增益电流源PMOS晶体管MP3的漏极共同连接，漏极与负载电阻R1一端、正反馈输入管MP5漏极共同连接；有源增益反相输入PMOS晶体管MP2栅极连接到APINT2反相输入端G2IN，源极与MP1的源极、有源增益电流源PMOS晶体管MP3的漏极共同连接，漏极与负载电阻R2一端、正反馈反相输入管MP4漏极共同连接。正反馈电流源PMOS晶体管MP6源极连接到电源VDD，栅极连接到共模反馈模块输出端VCMFB，漏极连接到MP4、MP5源极。正反馈反相输入PMOS晶体管MP4栅极连接到第二级积分电容C8上极板，源极与MP5的源极、正反馈电流源PMOS晶体管MP6的漏极共同链接，漏极与电阻R2一端、MP2漏极、开关I9一端共同连接；正反馈同相输入PMOS晶体管MP5栅极连接到第二级积分电容C7上极板，源极与MP4的源极、正反馈电流源PMOS晶体管MP6的漏极共同链接，漏极与电阻R1一端、MP1漏极、开关I10一端共同连接。负载电阻R1一端与MP1、MP5漏极连接，一端接地GND；负载电阻R2一端与MP2、MP4漏极连接，一端接地GND。开关I9、I10控制端共同连接Φ1，I9另一端连接第二级采样电容C5上极板和I11一端，I10另一端连接第二级采样电容C6上极板和I12一端。C5、C6下极板共同连接到地GND。开关I11、I12控制端共同连接Φ2，I11另一端与第二级积分电容C7上极板、正反馈同相输入PMOS晶体管MP5栅极共同连接，作为APINT2的同相输出端AT2OP；I12另一端与第二级积分电容C8上极板、正反馈反相输入PMOS晶体管MP4栅极共同连接，作为APINT2的反相输出AT2ON。C7、C8下极板接地。
本发明的有源-无源噪声整形逐次逼近ADC采用全差分结构，可以基本消除偶次谐波，且相比与单端结构，总的信噪比能提升3dB。差分输入信号分别输入端VINP、VINN，由DAC电容阵列采样，再分别输入比较器同相、反相端进行比较，比较结果输入逐次逼近逻辑模块SAR，产生的控制信号分别反馈回DAC1、DAC2以实现逐次逼近算法。
本发明在十位逐次逼近ADC的示例上进行噪声整形，因此需要十一个周期进行逐次逼近转换。最后一位的结果反馈回DAC后，DAC中剩下的即为此次转换的余差电压。将差分的余差电压输入第一级无源积分器PINT1产生一阶的噪声整形，再将一阶噪声整形的结果输入第二级正反馈有源-无源积分器APINT2，产生二阶噪声整形。然后将一阶噪声整形的结果和二阶噪声整形的结果提供给比较器，以修正下一次转换。
有源-无源噪声整形逐次逼近ADC的工作时序如图3所示。该ADC完成一次转换需要十五个时钟周期，由于余差在一次转换的末尾已被差分采样到电容C1、C2上，因此逐次逼近ADC对信号进行采样时噪声整形模块可以同时工作，这样设计减少了转换所需的周期。前三个周期用来采样输入信号，且有源-无源噪声整形模块同时工作，前一次转换产生的一阶、二阶余差积分电压输入到比较器来修正此次转换的结果。接下来的十一个周期完成逐次逼近ADC的功能。相比于普通的逐次逼近ADC，有源-无源噪声整形模块要采样转换余差电压，需要逐次逼近逻辑多输出一次结果，因此需要十一个周期。最后一个周期有源-无源噪声整形模块对此次转换的余差电压进行采样。
噪声整形逐次逼近ADC的工作原理如图4所示。由于输入信号被采样，令输入信号在z域表示为Vin(z)，输出数字编码反馈回DAC生成的电压表示为Dout(z)，则逐次逼近转换余差RES(z)有：
RES(z)＝Vin(z)-Dout(z)
设环路滤波器的传递函数为H(z)，则滤波器的输出YO(z)为：
YO(z)＝H(z)·RES(z)
令SAR ADC的量化噪声为Q(z)，比较器噪声为NCOMP(z)，则可求得Dout(z)为：
Dout(z)＝Q(z)+NCOMP(z)+Vin(z)+YO(z)
将YO(z)、RES(z)代入上式，则整个系统的输出为：
Figure BDA0002595109750000061
系统的输出包含了信号Vin(z)和噪声(包括比较器噪声NCOMP(z)和量化噪声Q(z))。令信号前的系数为信号的传递函数STF，噪声前的系数为噪声的传递函数NTF，则有：
STF＝1
NTF＝1/[1+H(z)]
可以看出信号完全保留，且当H(z)在信号带宽内增益够大，信号带宽内的噪声就会大大减小。此时的NTF对于噪声类似一个高通滤波器，可以将噪声由低频推到高频，信号带宽内噪声减小，提高了有效位数。
由有源-无源噪声整形模块抽象出的信号流图如图5所示。计算可得该噪声整形模块的NTF为：
Figure BDA0002595109750000062
则可以得到有源-无源噪声整形逐次逼近ADC噪声传递函数幅频特性曲线，如图6所示。从图中可以看出，在示例的信号带宽5KHz以内，噪声被衰减超过-30dB，ADC输出结果的动态性能得到较大提升。
本发明的有源-无源噪声整形模块中的正反馈有源-无源积分器APINT2，使用最简单的MOS晶体管共源级结构，利用较低增益(小于20dB)和正反馈的结合，示例中仅消耗50微瓦便获得了良好的噪声整形特性。传统的有源噪声整形模块需要提供较高的增益(常常大于80dB)来实现良好的噪声整形特性，因此有源部分会消耗大量功耗。传统有源噪声整形模块功耗往往为毫瓦级。综上所述，本发明的有源-无源噪声整形模块相比于传统有源噪声整形模块可以大大降低功耗。
图7为去掉有源-无源噪声整形模块的逐次逼近ADC输出频谱图，图8为有源-无源噪声整形逐次逼近ADC输出频谱图。对比后可以发现，输入信号相同时，有源-无源噪声整形可以在传统逐次逼近ADC基础上提升接近7位有效位数。本发明使用较低增益的简单有源放大器和正反馈，示例中仅消耗50微瓦功耗，就能提升有效位数超过5位。
需要说明的是，本发明针对集成电路设计领域，而并非基于已有商用芯片的系统设计，所以集成电路子模块是没有型号可言的，图2示例中的电阻、电容的数值以及MOS管的宽长比已经标注在图上。此外，尽管以上本发明所述的实施例是说明性的，但这并非是对本发明的限制，因此本发明并不局限于上述具体实施方式中。在不脱离本发明原理的情况下，凡是本领域技术人员在本发明的启示下获得的其它实施方式，均视为在本发明的保护之内。

Claims (3)

1.一种有源-无源噪声整形逐次逼近ADC，其特征是，由DAC电容阵列DAC1和DAC2、有源-无源噪声整形模块、六输入比较器COMP、逐次逼近逻辑模块SAR、时钟生成模块CKG和基准电压生成模块BGVG组成；其中有源-无源噪声整形模块包括无源积分器PINT1和正反馈有源-无源积分器APINT2；
信号输入同相端VINP连接DAC电容阵列DAC1的信号输入端SGI1，信号输入反相端VINN连接DAC电容阵列DAC2的信号输入端SGI2；DAC电容阵列DAC1的输出端DO1连接无源积分器PINT1的同相输入端RESP和六输入比较器COMP的第一同相输入端P1；DAC电容阵列DAC2的输出端DO2连接无源积分器PINT1的反相输入端RESN和六输入比较器COMP的第一反相输入端N1；无源积分器PINT1的反相输出端PT1ON连接正反馈有源-无源积分器APINT2的反相输入端G2IN和六输入比较器COMP的第二反相输入端N2；无源积分器PINT1的同向输出端PT1OP连接正反馈有源-无源积分器APINT2的同相输入端G2IP和六输入比较器COMP的第二同相输入端P2；正反馈有源-无源积分器APINT2的同相输出端AT2OP连接到六输入比较器COMP的第三同相输入端P3；正反馈有源-无源积分器APINT2的反相输出端AT2ON连接到六输入比较器COMP的第三反相输入端N3；六输入比较器COMP的输出端连接逐次逼近逻辑模块SAR的输入端，逐次逼近逻辑模块SAR的同相输出端SARP连接回DAC电容阵列DAC1的反馈输入端FBI1，逐次逼近逻辑模块SAR的反相输出端SARN连接回DAC电容阵列DAC2的反馈输入端FBI2；数字输出总线DOUT从逐次逼近逻辑模块SAR引出；全局时钟信号CLK连接到时钟生成模块CKG的输入端CK；
时钟生成模块CKG的输出端KFS共同连接到DAC电容阵列DAC1和DAC电容阵列DAC2的采样时钟输入端FS；时钟生成模块CKG的输出端KRES连接到无源积分器PINT1的余差采样时钟输入端ΦRES；时钟生成模块CKG的输出端K1分别连接到无源积分器PINT1的一阶积分时钟输入端Φ1和正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ1；时钟生成模块CKG的输出端K2连接到正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ2；时钟生成模块CKG的输出端KCMP连接到六输入比较器COMP的时钟输入端COMPCLK；基准电压生成模块BGVG的输出端BGVCM连接到无源积分器PINT1的共模电压输入端VCM；基准电压生成模块BGVG的输出端BGVB连接到正反馈有源-无源积分器APINT2的偏置电压输入端VB。
2.根据权利要求1所述的一种有源-无源噪声整形逐次逼近ADC，其特征是，无源积分器PINT1由开关I1～I8和电容C1～C4组成；
开关I1的一端形成无源积分器PINT1的同相输入端RESP，开关I1另一端连接电容C1的上极板和开关I3的一端；开关I2一端形成无源积分器PINT1的反相输入端RESP，开关I2另一端连接电容C2的上极板和开关I4的一端；开关I5和I7的一端与电容C1的下极板连接；开关I6和I8的一端与电容C2的下极板连接；开关I7的另一端与电容C3的上极板相连后形成无源积分器PINT1的反相输出端PT1ON；开关I8的另一端与电容C4的上极板相连后形成无源积分器PINT1的同相输出端PT1OP；开关I3、I4、I5和I6的另一端形成无源积分器PINT1的共模电压输入端VCM；开关I1、I2、I5和I6的控制端形成无源积分器PINT1的余差采样时钟ΦRES；开关I3、I4、I7和I8的控制端形成无源积分器PINT1的一阶积分时钟输入端Φ1；电容C3和C4的下极板接地GND。
3.根据权利要求1所述的一种有源-无源噪声整形逐次逼近ADC，其特征是，正反馈有源-无源积分器APINT2由电阻R1～R2、PMOS晶体管MP1～MP6、开关I9～I12、电容C5～C8和共模反馈模块CMFB组成；
共模反馈模块CMFB的输入端形成正反馈有源-无源积分器APINT2的偏置电压输入端VB；PMOS晶体管MP1的栅极形成正反馈有源-无源积分器APINT2的同相输入端G2IP，PMOS晶体管MP1的源极与PMOS晶体管MP2的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP1的漏极与电阻R1一端和PMOS晶体管MP5的漏极连接；PMOS晶体管MP2的栅极形成正反馈有源-无源积分器APINT2的反相输入端G2IN，PMOS晶体管MP2的源极与PMOS晶体管MP1的源极和PMOS晶体管MP3的漏极连接，PMOS晶体管MP2的漏极与电阻R2一端和PMOS晶体管的MP4漏极连接；PMOS晶体管MP3的源极连接到电源VDD，PMOS晶体管MP3的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP3的漏极连接到PMOS晶体管MP1和MP2的源极；PMOS晶体管MP4的栅极、电容C8的上极板和开关I12的一端相连后形成正反馈有源-无源积分器APINT2的反相输出端AT2ON，PMOS晶体管MP4的源极与PMOS晶体管MP5的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP4的漏极与电阻R2的一端、PMOS晶体管MP2的漏极和开关I9一端连接；PMOS晶体管MP5的栅极、电容C7的上极板和开关I11的一端相连后形成正反馈有源-无源积分器APINT2的同相输出端AT2OP，PMOS晶体管MP5的源极与PMOS晶体管MP4的源极和PMOS晶体管MP6的漏极链接，PMOS晶体管MP5的漏极与电阻R1的一端、PMOS晶体管MP1的漏极和开关I10一端连接；PMOS晶体管MP6的源极连接到电源VDD，PMOS晶体管MP6的栅极连接到共模反馈模块CMFB的输出端VCMFB，PMOS晶体管MP6的漏极连接到PMOS晶体管MP4和MP5的源极；开关I9和I10的控制端形成正反馈有源-无源积分器APINT2的一阶积分时钟输入端Φ1；开关I11和I12的控制端形成正反馈有源-无源积分器APINT2的二阶积分时钟输入端Φ2；开关I9的另一端连接电容C5的上极板和开关I11的另一端；开关I10的另一端连接电容C6的上极板和开关I12的另一端；电阻R1和R2的另一端以及电容C5-C8的下极板接地GND。
CN202010706810.4A 2020-07-21 2020-07-21 一种有源-无源噪声整形逐次逼近adc Pending CN111711452A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010706810.4A CN111711452A (zh) 2020-07-21 2020-07-21 一种有源-无源噪声整形逐次逼近adc

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010706810.4A CN111711452A (zh) 2020-07-21 2020-07-21 一种有源-无源噪声整形逐次逼近adc

Publications (1)

Publication Number Publication Date
CN111711452A true CN111711452A (zh) 2020-09-25

Family

ID=72547438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010706810.4A Pending CN111711452A (zh) 2020-07-21 2020-07-21 一种有源-无源噪声整形逐次逼近adc

Country Status (1)

Country Link
CN (1) CN111711452A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114362756A (zh) * 2022-01-11 2022-04-15 上海晟矽微电子股份有限公司 模数转换装置、逐次逼近型模数转换器和电子设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114362756A (zh) * 2022-01-11 2022-04-15 上海晟矽微电子股份有限公司 模数转换装置、逐次逼近型模数转换器和电子设备

Similar Documents

Publication Publication Date Title
Fredenburg et al. A 90-ms/s 11-mhz-bandwidth 62-db sndr noise-shaping sar adc
US7446686B2 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN102545901B (zh) 基于逐次比较量化器的二阶前馈Sigma-Delta调制器
Liang et al. A frequency-scalable 15-bit incremental ADC for low power sensor applications
De Maeyer et al. A double-sampling extended-counting ADC
CN113612477A (zh) 一种四阶噪声整形逐次逼近模数转换器
CN111262586A (zh) 一种二阶噪声整形逐次逼近模数转换器
Lee et al. A 14 b 23 MS/s 48 mW Resetting $\Sigma\Delta $ ADC
Brewer et al. A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC
CN102638268A (zh) 基于逐次比较量化器的三阶前馈Sigma-Delta调制器
CN113315522A (zh) 一种24位低失真Sigma-Delta模数转换器
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
US9692444B1 (en) Neutralizing voltage kickback in a switched capacitor based data converter
Zhang et al. A13b-ENOB third-order noise-shaping SAR ADC using a hybrid error-control structure
CN212435678U (zh) 一种有源-无源噪声整形逐次逼近adc
Jang et al. Design Techniques for Energy Efficient Analog-to-Digital Converters
Temes Micropower data converters: A tutorial
Rombouts et al. A very compact 1MS/s Nyquist-rate A/D-converter with 12 effective bits
CN114785351A (zh) 一种具备正向输入型运放结构的模数转换器
Liu et al. A 1V 663µW 15-bit audio ΔΣ modulator in 0.18 µm CMOS
Mohamad et al. Power reduction in incremental ΔΣ ADCs using a capacitor scaling technique
Nam et al. A 11.4-ENOB First-Order Noise-Shaping SAR ADC With PVT-Insensitive Closed-Loop Dynamic Amplifier and Two CDACs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination