CN114785351A - 一种具备正向输入型运放结构的模数转换器 - Google Patents

一种具备正向输入型运放结构的模数转换器 Download PDF

Info

Publication number
CN114785351A
CN114785351A CN202210259715.3A CN202210259715A CN114785351A CN 114785351 A CN114785351 A CN 114785351A CN 202210259715 A CN202210259715 A CN 202210259715A CN 114785351 A CN114785351 A CN 114785351A
Authority
CN
China
Prior art keywords
stage
operational amplifier
input
integrator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210259715.3A
Other languages
English (en)
Inventor
梁俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN202210259715.3A priority Critical patent/CN114785351A/zh
Publication of CN114785351A publication Critical patent/CN114785351A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种具备正向输入型运放结构的模数转换器，模数转换器包括N级积分器、量化器和DAC单元；积分器、量化器、以及DAC单元依次连接，DAC单元用于在量化器的输出端与相应一级的积分器的输入端之间建立信号联系；第一级积分器设计为正向输入型运放结构，其中，外部输入所述模数转换器的模拟信号是配置为流经第一级积分器中的运算放大器的正输入端。从而让输入信号先进入第一级积分器中的晶体管，提高模数转换器的输入阻抗。

Description

一种具备正向输入型运放结构的模数转换器
技术领域
本发明属于模数转换器（ADC）和差分放大器的技术领域，尤其涉及一种具备正向输入型运放结构的模数转换器。
背景技术
Sigma-Delta模数转换器，又称为三角积分（Sigma Delta）模拟数字转换器经常运用在音频信号的高精准度的处理中。Sigma-Delta模数转换器的基本结构包括环路滤波器、量化器以及反馈DAC，它们一起构成一个反馈环路，一般地，在Sigma-Delta模数转换器中，模拟输入与反馈信号（误差信号）进行差动（delta）比较，该比较产生的差值信号被送到环形滤波器中，则Sigma-Delta模数转换器通过反馈运行来令这个差值趋于零，以降低反馈DAC的非线性，则Sigma-Delta模数转换器的相应结构可以达到极高的精准度，所以在高精准度的应用（如音频）中非常热门。
连续型Sigma-Delta模数转换器内置的低通滤波器，对连续型Sigma-Delta模数转换器内置的运算放大器的性能要求较低，该低通滤波器容易达到更高的采样率，对开关电容电路的敏感度要求低。但现有技术中，由于连续型Sigma-Delta模数转换器的输入端是设计为接入电阻，属于电阻输入的运放结构，在连续型Sigma-Delta模数转换器中形成的输入阻抗较小，影响连续型Sigma-Delta模数转换器在一些要求高输入阻抗领域（比如音频、传感检测技术领域）的应用。
发明内容
为了克服现有的Sigma-Delta模数转换器中的积分器的工作增益较小的问题，本发明通过改进运放结构的连接方式以实现在模数转换器内引入较高的输入阻抗，本发明公开一种具备正向输入型运放结构的模数转换器。具体的技术方案如下：
一种具备正向输入型运放结构的模数转换器，模数转换器包括N级积分器、量化器和DAC单元；积分器、量化器、以及DAC单元依次连接，DAC单元用于在量化器的输出端与相应一级的积分器的输入端之间建立信号联系；第一级积分器设计为正向输入型运放结构，其中，外部输入所述模数转换器的模拟信号是配置为流经第一级积分器中的运算放大器的正输入端。
进一步地，第一级积分器是所述正向输入型运放结构，第二级积分器至第N级积分器存在至少一级积分器是反向输入型运放结构。
进一步地，第一级积分器是所述正向输入型运放结构，第二级积分器至第N级积分器存在至少一级积分器是所述正向输入型运放结构。
进一步地，所述第一级积分器包括第一运算放大器、第一电阻和第一电容；第一运算放大器的正输入端用于接收待积分的输入信号，其中，该待积分的输入信号是来源于外部输入所述模数转换器的模拟信号；第一运算放大器的负输入端通过第一电容连接到第一运算放大器的输出端，第一运算放大器的负输入端通过第一电阻接地，则第一运算放大器、第一电阻和第一电容构成所述正向输入型运放结构。
进一步地，所述第一级积分器还包括第一斩波器和第二斩波器；所述第一级积分器形成的正向输入型运放结构具体为：第一斩波器的第一输入端与所述第一电阻的一端连接，所述第一电阻的另一端接地；第一斩波器的第一输出端与第一运算放大器的负输入端连接；第一斩波器的第二输入端用于接收外部输入所述模数转换器的模拟信号，使得第一斩波器的输入端成为所述第一级积分器的输入端；第一斩波器的第二输出端与第一运算放大器的正输入端连接；第一运算放大器的输出端通过第二斩波器连接到所述第一电容的一端，所述第一电容的另一端与第一斩波器的第一输入端连接，存在所述DAC单元连接于第一斩波器的第一输入端和所述量化器的输出端；其中，第二斩波器的输出端被配置为第一级积分器的输出端。
进一步地，第一运算放大器的负输出端与第二斩波器的第一输入端连接，第一运算放大器的正输出端与第二斩波器的第二输入端连接；第二斩波器的正输出端或第二斩波器的负输出端通过所述第一电容连接到所述第一斩波器的第一输入端。
进一步地，对于一级积分器形成的所述反向输入型运放结构，具体为：该级积分器包括预配置的运算放大器、电阻和电容；预配置的运算放大器的负输入端通过电阻接收待积分的输入信号，待积分的输入信号是上一级求和模拟信号；预配置的运算放大器的负输入端通过电容连接到预配置的运算放大器的输出端，预配置的运算放大器的正输入端通过电阻接地。
进一步地，每一级积分器的内部包括预配置的运算放大器，预配置的运算放大器设置的输入端被配置为与对应一级求和节点的输出端连接；当一级积分器构成所述正向输入型运放结构时，与该预配置的运算放大器的正输入端对应的一级求和节点不通过支路电阻接收外部的模拟信号；当一级积分器构成所述反向输入型运放结构时，与该预配置的运算放大器的负输入端对应的一级求和节点通过支路电阻接收外部的模拟信号。
进一步地，积分器是以级联连接的形式存在于所述模数转换器内，每级积分器的输入端对应配置有求和节点，且一级积分器对应一级求和节点；所述DAC单元包括第一DAC单元和第二DAC单元；第一DAC单元连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一DAC单元用于将量化器输出的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端；第二DAC单元连接于最后一级积分器对应的求和节点和所述量化器的输出端之间，第二DAC单元用于对N级积分器进行补偿。
进一步地，与所述第一级积分器相对应的第一级求和节点设置有第一输入端和第二输入端；第一级求和节点的第一输入端用于接收外部输入所述模数转换器的模拟信号，并通过斩波器传输给所述第一运算放大器的正输入端；第一级求和节点的第二输入端用于接收所述第一DAC单元输出的第一反馈信号，并通过斩波器传输给所述第一运算放大器的负输入端。
进一步地，在所述模数转换器中，第二级积分器至第N级积分器，依次对应配置有第二级求和节点至第N级求和节点；其中，第N级积分器是最后一级积分器；每一级求和节点都具有第一输入端、第二输入端和输出端；第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与第N级积分器的输出端连接，第i级求和节点的第二输入端用于接收所述第N级积分器输出的积分模拟信号，其中，所述第N级积分器输出的积分模拟信号是预反馈模拟信号；第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端；其中，第i级积分器用于对第i级求和模拟信号进行积分，输出第i级积分模拟信号；其中，第i级求和模拟信号是第i-1级积分模拟信号与所述预反馈模拟信号之和；其中，第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；其中，N是正整数；i是大于1的整数，且i是小于或等于N-1的整数；其中，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分。
进一步地，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端；在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；第N级求和节点的第一输入端与第N-1级积分器的输出端连接，第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第i级求和节点的第二输入端用于接收用于补偿N级级联的积分器的反馈信号；第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器；其中，第N级求和节点用于对第N-1级积分模拟信号、用于补偿所述N级级联的积分器的反馈信号、以及每个预设输入端所输入的信号进行求和，并该和值配置为所述第N级求和模拟信号；其中，第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。
进一步地，第一级积分器内设的运算放大器连接一个第一增益放大器以满足对外部输入所述模数转换器的模拟信号的增益需求；最后一级积分器通过一个第二增益放大器连接到所述量化器，使得N级积分器、第二增益放大器、量化器和DAC单元连接成一个反馈环路；其中，所述DAC单元是一种具备插值滤波功能的数模转换器。
进一步地，所述第一运算放大器是四输入运算放大器，其中，所述第一运算放大器的正输入端包括所述第一运算放大器的第一正输入端和所述第一运算放大器的第二正输入端，所述第一运算放大器的负输入端包括所述第一运算放大器的第一负输入端和所述第一运算放大器的第二负输入端；所述第一运算放大器的第一正输入端与第一斩波器的第一输出端连接，所述第一运算放大器的第二负输入端与第一斩波器的第二输出端连接；所述第一运算放大器的第一负输入端和所述第一运算放大器的第二正输入端都接入共模参考电压。
进一步地，所述第一运算放大器包括电流镜电路、第一级放大电路、第二级放大电路、第一共模反馈电路和第二共模反馈电路；其中，电流镜电路、第一级放大电路、第二级放大电路都支持差分输入和差分输出；第一级放大电路的差分输出端与第二级放大电路的差分输入端对应连接；第一级放大电路的差分输出端还通过第一共模反馈电路连接到电流镜电路的反馈端；第二级放大电路的差分输出端通过第二共模反馈电路连接到第二级放大电路的反馈端；第二级放大电路的差分输出端是所述第一运算放大器的输出端；所述第一运算放大器的第一正输入端、所述第一运算放大器的第一负输入端、所述第一运算放大器的第二正输入端和所述第一运算放大器的第二负输入端都是电流镜电路的输入端；电流镜电路的输出端与第一级放大电路的供电端连接；其中，第二级放大电路的供电端接入的电源和电流镜电路的供电端接入的电源相等。
进一步地，所述电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；第三PMOS管的栅极是所述第一运算放大器的第一正输入端，第五PMOS管的栅极是所述第一运算放大器的第二正输入端，第四PMOS管的栅极是所述第一运算放大器的第一负输入端，第六PMOS管的栅极是所述第一运算放大器的第二负输入端；第三PMOS管的漏极与第五PMOS管的漏极连接，第三PMOS管的漏极与第五PMOS管的漏极的连接节点是电流镜电路的第一输出端；第四PMOS管的漏极与第六PMOS管的漏极连接，第四PMOS管的漏极与第六PMOS管的漏极的连接节点是电流镜电路的第二输出端；其中，电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端；第三PMOS管的源极与第四PMOS管的源极都连接到第一PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极都连接到第二PMOS管的漏极；第一PMOS管的栅极是所述电流镜电路的第一反馈端，第二PMOS管的栅极是所述电流镜电路的第二反馈端，第一PMOS管的栅极和第二PMOS管的栅极都与第一共模反馈电路的输出端连接；电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端；第一PMOS管的源极是电流镜电路的第一供电端，第二PMOS管的源极是电流镜电路的第二供电端；电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端。
进一步地，所述第一级放大电路包括第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；第七PMOS管的源极是第一级放大电路的第一供电端，第一级放大电路的第一供电端与电流镜电路的第一输出端连接；第八PMOS管的源极是第一级放大电路的第二供电端，第一级放大电路的第二供电端与电流镜电路的第二输出端连接；第七PMOS管的栅极接入外界提供的第一偏置电压；第八PMOS管的栅极接入外界提供的第一偏置电压；其中，第一级放大电路的供电端包括第一级放大电路的第一供电端和第一级放大电路的第二供电端；电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端；第七PMOS管的漏极与第一NMOS管的漏极连接，第一NMOS管的栅极接入外界提供的第二偏置电压，第一NMOS管的源极与第三NMOS管的漏极连接，第三NMOS管的栅极接入外界提供的第三偏置电压，第三NMOS管的源极接地；第八PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的栅极接入外界提供的第二偏置电压，第二NMOS管的源极与第四NMOS管的漏极连接，第四NMOS管的栅极接入外界提供的第三偏置电压，第四NMOS管的源极接地；第七PMOS管的漏极与第一NMOS管的漏极的连接节点是第一级放大电路的正输出端，第八PMOS管的漏极与第二NMOS管的漏极的连接节点是第一级放大电路的负输出端；其中，第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端；第一级放大电路的正输出端和第一级放大电路的负输出端分别与所述第一共模反馈电路的差分输入端连接，所述电流镜电路的第一反馈端和所述电流镜电路的第二反馈端都与所述第一共模反馈电路的输出端连接，以调节第一级放大电路的差分输出结果；其中，电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端。
进一步地，所述第二级放大电路包括第九PMOS管、第十PMOS管、第五NMOS管和第六NMOS管；第九PMOS管的源极与电流镜电路的第一供电端连接，第九PMOS管的漏极与第五NMOS管的漏极连接，第九PMOS管的栅极是第二级放大电路的正输入端，第九PMOS管的栅极与第一级放大电路的正输出端连接，第五NMOS管的源极接地；第九PMOS管的漏极与第五NMOS管的漏极的连接节点是第二级放大电路的正输出端；第十PMOS管的源极与电流镜电路的第二供电端连接，第十PMOS管的漏极与第六NMOS管的漏极连接，第十PMOS管的栅极是第二级放大电路的负输入端，第十PMOS管的栅极与第一级放大电路的负输出端连接，第六NMOS管的源极接地；第十PMOS管的漏极与第六NMOS管的漏极的连接节点是第二级放大电路的负输出端；第二级放大电路的正输出端和第二级放大电路的负输出端分别与所述第二共模反馈电路的差分输入端连接；第五NMOS管的栅极是第二级放大电路的第一反馈端，第四NMOS管的栅极是第二级放大电路的第二反馈端，第二级放大电路的第一反馈端和第二级放大电路的第二反馈端都与所述第二共模反馈电路的输出端连接，以调节第二级放大电路的差分输出结果；其中，第二级放大电路的差分输入端包括第二级放大电路的正输入端和第二级放大电路的负输入端；第二级放大电路的差分输出端包括第二级放大电路的正输出端和第二级放大电路的负输出端；第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端；电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端；第二级放大电路的反馈端包括第二级放大电路的第一反馈端和第二级放大电路的第二反馈端。
进一步地，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压互不相等，以在不同对MOS管之间形成电压差；其中，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压当中，任意两个偏置电压的电压差是保持恒定；所述第一偏置电压、所述第二偏置电压和所述第三偏置电压都是由相应的偏置电压源提供。
进一步地，所述第一共模反馈电路和所述第二共模反馈电路属于相同类型的共模反馈电路，所述第一共模反馈电路和所述第二共模反馈电路接入同一个共模参考电压；所述第一共模反馈电路用于将第一级放大电路输出的差分信号与所述共模参考电压进行比较，产生反馈控制信号给所述电流镜电路的反馈端，使得第一级放大电路输出的差分信号稳定于所述共模参考电压；所述第二共模反馈电路用于将第二级放大电路输出的差分信号与所述共模参考电压进行比较，产生反馈控制信号给所述第二级放大电路的反馈端，使得第二级放大电路输出的差分信号稳定于所述共模参考电压。
与现有技术相比，本发明将Sigma-Delta模数转换器中的第一级积分器由反向输入型运放结构改进为正向输入型运放结构，从而让输入信号先进入第一级积分器中的晶体管，提高模数转换器的输入阻抗，也提高第一级积分器（或第一级运算放大器）的输入阻抗，增大模数转换器的输入级或第一级运算放大器的增益，有利于减少积分器或放大器输出的噪声贡献，更能满足高精度的应用需求。
本发明还将第一级积分器中的运算放大器设计为具有四个输入端的运算放大器，并支持两对差分输入和一对差分输出，既存在电流镜负载结构，又连接有共模反馈电路，可以形成第一级放大电路和第二级放大电路及其共模反馈电路的工作环路；在保证电路复杂程度不高的前提下，提高该运算放大器的输入阻抗，进而提高第一级积分器的驱动能力，保证待积分的信号的传输质量。
附图说明
图1是本发明一实施例公开具备正向输入型运放结构的模数转换器的结构示意图，该模数转换器是属于N阶连续型Sigma-Delta模数转换器，N是大于或等于2。
图2是本发明一实施例公开的正向输入型运放结构的结构示意图。
图3是本发明一实施例公开的具备正向输入型运放结构的模数转换器的结构示意图。
图4是本发明一实施例公开的四输入差分运算放大器的结构示意图。
图5是与图4的两级放大电路相连接的共模反馈电路的结构示意图，其中，CMFB1是与图4的第一级放大电路和电流镜像电路相连接的第一共模反馈电路，CMFB2是与图4的第二级放大电路相连接的第二共模反馈电路。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。
可以理解的是，模数转换器的输入端的等效阻抗是模数转换器的输入阻抗，其中，在模数转换器的输入端加上一个电压源后，测量到流经该输入端的电流是I，则输入阻抗等于U与I的比值。一般地，模数转换器的内部存在多级运算放大器级联连接，第一级运算放大器（可以视为模数转换器的输入级的运算放大器）内部的输入电阻（第一级运算放大器的差模输入阻抗）的大小对模数转换器的输入阻抗的大小有较大影响，甚至起到决定作用，也决定模数转换器的信号增益和输出的噪声水平。
作为一种实施例，本发明公开一种具备正向输入型运放结构的模数转换器，如图1所示，模数转换器包括N级积分器、量化器和DAC单元；在图1中自左向右可见，N级积分器和量化器依次串联连接，优选地，第一级积分器的输入端和一个用于配置增益参数的放大器连接，第N级积分器的输出端也和另一个用于配置增益参数的放大器连接，以满足模数转换器的精度要求。在该模数转换器中，所有级联的积分器、量化器、以及DAC单元依次连接，形成一个反馈环路，DAC单元用于在量化器的输出端与相应一级的积分器的输入端之间建立信号联系，起到对N级级联连接的积分器内存在的混叠现象进行反馈处理，使得N级级联连接的积分器在存在混叠的前提下能够过滤有效的模拟信号并被所述量化器量化编码输出，从而构建出一个连续型Sigma-Delta模数转换器。在所述模数转换器中，第一级积分器设计为正向输入型运放结构，其中，外部输入所述模数转换器的模拟信号是配置为流经第一级积分器中的运算放大器的正输入端，在本实施例中，组成第一级积分器的运算放大器的正输入端可以直接接收模拟信号或经过放大处理的模拟信号，其中，组成运算放大器的场效应管或三极管具有高输入阻抗的特点，则用场效应管或三极管组成运算放大器的差分输入级可以增加所述模数转换器的输入阻抗，具体是在所述第一级积分器的正输入端不外接电阻但接收输入所述模数转换器的模拟输入信号的结构基础上实现。因此本实施例提高第一级积分器（或第一级运算放大器）的输入阻抗，增大所述模数转换器的输入级或第一级积分器的增益。
在一些实施例中，第一级积分器是所述正向输入型运放结构，是理解为位于所述模数转换器的前级，第二级积分器至第N级积分器存在至少一级积分器是反向输入型运放结构，其中，组成第一级积分器的运算放大器在所述模数转换器中驱动效果最为显著。由于现有技术中公开的连续型Sigma-Delta模数转换器中的积分器都是采用反向输入型运放结构，即所有运算放大器都是使用负输入端接收外界提供的模拟输入信号，所以，本实施例公开的模数转换器相对于现有技术公开的连续型Sigma-Delta模数转换器，现有技术公开的连续型Sigma-Delta模数转换器中至少存在一个积分器由反向输入型运放结构改进为正向输入型运放结构，但本实施例的第一级积分器必须是设计为所述正向输入型运放结构，以保证较高的输入阻抗。
在另外一些实施例中，第一级积分器是所述正向输入型运放结构，是理解为位于所述模数转换器的前级，第二级积分器至第N级积分器存在至少一级积分器是所述正向输入型运放结构，其中，组成第一级积分器的运算放大器在所述模数转换器中驱动效果最为显著。由于现有技术中公开的连续型Sigma-Delta模数转换器中的积分器都是采用反向输入型运放结构，即所有运算放大器都是使用负输入端接收外界提供的模拟输入信号，所以，本实施例公开的模数转换器相对于现有技术公开的连续型Sigma-Delta模数转换器，现有技术公开的连续型Sigma-Delta模数转换器中至少存在两个积分器由反向输入型运放结构改进为正向输入型运放结构，但本实施例的第一级积分器必须是设计为所述正向输入型运放结构，以保证较高的输入阻抗。
作为一种实施例，对于一级积分器形成的所述反向输入型运放结构，具体为：该级积分器包括预配置的运算放大器、电阻和电容；预配置的运算放大器的负输入端通过电阻接收待积分的输入信号，待积分的输入信号是上一级求和模拟信号；预配置的运算放大器的负输入端通过第一电容连接到预配置的运算放大器的输出端，预配置的运算放大器的正输入端通过电阻接地。相应地，该级积分器产生的电压增益参数等于电阻值与电容值的乘积的倒数，即等于积分电容和积分电阻的乘积的倒数。对应到图3的第N级积分器，第N级积分器是所述反向输入型运放结构，预配置的运算放大器则是第N级运算放大器，第N级运算放大器的负输入端-通过第一电容Cn连接到第N级运算放大器的输出端，预配置的运算放大器的正输入端+通过电阻Rn接地；第N级运算放大器的负输入端-连接电阻Rn的一端，电阻Rn的另一端连接N-2级积分器级联的电路模块的输出端，其中，N-2级积分器级联的电路模块是第二级积分器至第N-1级积分器依次连接形成的电路模块，则该电路模块的输出端输出第N-1级积分器的积分结果，则第N-1级积分器的积分结果先经过电阻再进入第N级运算放大器的负输入端-。
作为一种实施例，所述第一级积分器包括第一运算放大器、第一电阻和第一电容；对应到图2，第一运算放大器的正输入端+用于接收待积分的输入信号，其中，该待积分的输入信号是来源于外部输入所述模数转换器的模拟信号；第一运算放大器的负输入端-通过第一电容C1连接到第一运算放大器的输出端，第一运算放大器的负输入端-通过第一电阻R1接地，可选地，所述第一级积分器的输出端与第二级积分器的输入端连接。在本实施例中，第一运算放大器、第一电阻R1和第一电容C1构成所述正向输入型运放结构，则形成所述正向输入型运放结构的第一级积分器产生的电压增益等于第一电阻R1的阻值与第一电容C1的电容值的乘积的倒数与数值1的和值，即等于积分电容和积分电阻的乘积的倒数与数值1的和值，从而大于形成的所述反向输入型运放结构的积分器产生的电压增益参数，所以，第一级积分器设计成所述正向输入型运放结构所产生的输入阻抗大于第一级积分器设计成所述反向输入型运放结构所产生的输入阻抗。由此可见第一级积分器或其内部的运算放大器（第一级放大器）的输入电阻起主要决定作用，当第一级积分器中输入阻抗越大，则所述模数转换器可以得到的输入阻抗越大，获得增益越高。然后通过适当的电阻比值与电容比值的设置，可以让所述模数转换器所属的传感器满足更高增益、更高精度的应用要求。与现有技术相比，本实施例将Sigma-Delta模数转换器中的第一级积分器由反向输入型运放结构改进为正向输入型运放结构，从而让输入信号先进入第一级积分器中的晶体管，提高模数转换器的输入阻抗，也提高第一级积分器（或第一级运算放大器）的输入阻抗，增大模数转换器的输入级或第一级运算放大器的增益，有利于减少积分器或放大器输出的噪声贡献，更能满足高精度的应用需求。
作为一种实施例，所述第一级积分器还包括第一斩波器和第二斩波器；如图3所示，所述第一级积分器形成的正向输入型运放结构具体为：第一斩波器的第一输入端与所述第一电阻R1的一端连接，所述第一电阻R1的另一端接地；第一斩波器的第一输出端与第一运算放大器的负输入端-连接，其中，第一运算放大器的负输入端-接收差分输入信号VIN2；第一斩波器的第二输入端用于接收外部输入所述模数转换器的模拟信号X，使得第一斩波器的输入端成为所述第一级积分器的输入端，进而在一些实施例中成为所述模数转换器的输入端；第一斩波器的第二输出端与第一运算放大器的正输入端+连接，其中，第一运算放大器的正输入端+接收另一个差分输入信号VIP1。第一运算放大器的输出端通过第二斩波器连接到所述第一电容C1的一端，所述第一电容C1的另一端与第一斩波器的第一输入端连接，存在所述DAC单元连接于第一斩波器的第一输入端和所述量化器的输出端，对应为图3的第一DAC单元连接在第一斩波器的第一输入端和所述量化器的输出端之间；其中，第二斩波器的输出端被配置为第一级积分器的输出端。
优选地，如图3所示，第一运算放大器的正输出端与第二斩波器的第一输入端连接，第一运算放大器的负输出端输出差分输出信号VON2至第二斩波器的第一输入端，第一运算放大器的正输出端与第二斩波器的第二输入端连接，第一运算放大器的正输出端输出差分输出信号VOP2至第二斩波器的第二输入端；其中，第二斩波器和第一斩波器都是差分结构，其第一输入端是负输入端，第二输入端是正输入端，第一输出端是负输出端，第二输出端是正输出端。第二斩波器可以支持差分输入和单端输出，则第二斩波器的正输出端或第二斩波器的负输出端通过所述第一电容C1连接到所述第一斩波器的第一输入端；其中，所述第一运算放大器是属于差分运算放大器，第一斩波器支持差分输入和差分输出。
综上，在第一级积分器中应用斩波技术，对运算放大器本身的噪声具有抑制作用。一般地，斩波器接入一级运算放大器后，斩波器在特定的斩波频率下进行斩波；在一些实施例中，由于所述第一DAC单元的传递函数的所有极点都位于斩波器引入的混叠处，所以斩波频率的偶数次谐波上的信号被抵消和/或斩波频率的奇数次谐波上的信号被抵消，既可以降低低频区的闪烁噪声，又可以抑制斩波器引入的混叠。
作为一种实施例，所述模数转换器是一种Sigma-Delta模数转换器，尤其是一种连续型sigma-delta模数转换器，每一级积分器的内部包括预配置的运算放大器，预配置的运算放大器设置的输入端被配置为与对应一级求和节点的输出端连接；当一级积分器构成所述正向输入型运放结构时，与该预配置的运算放大器的正输入端对应的一级求和节点不通过支路电阻接收外部的模拟信号；当一级积分器构成所述反向输入型运放结构时，与该预配置的运算放大器的负输入端对应的一级求和节点通过支路电阻接收外部的模拟信号，具体是由电容和DAC单元传输回的反馈信号。
具体地，结合图1和图3可知，与所述第一级积分器相对应的第一级求和节点（图1左侧第一个被圆圈住的“+”）设置有第一输入端、第二输入端和输出端；第一级求和节点的第一输入端用于接收模拟输入信号，即外部输入所述模数转换器的模拟信号。第一级求和节点的第二输入端用于接收所述第一DAC单元输出的第一反馈信号；第一级求和节点的输出端用于输出第一级求和模拟信号给所述第一斩波器；其中，第一级求和节点用于对模拟信号和所述第一DAC单元提供的第一反馈信号进行求和，并将该和值配置为第一级求和模拟信号。具体地，所述第一级积分器还包括支路电阻，支路电阻的输入端被配置为第一级求和节点的第二输入端，则所述第一DAC单元输出的第一反馈信号通过支路电阻（对应为图3的电阻R1）传输给所述第一斩波器，并通过第一斩波器传输给所述第一运算放大器的负输入端-，其中，支路电阻的输出端被配置为第一级求和节点的输出端；然而，第一级求和节点的第一输入端直接接收外部输入所述模数转换器的模拟信号，并通过斩波器传输给所述第一运算放大器的正输入端，不需要通过支路电阻去接收模拟信号，让模拟信号直接流入组成所述第一运算放大器的MOS管的栅极或三极管的基极。
在上述实施例中，积分器是以级联连接的形式存在于所述模数转换器内，每级积分器的输入端对应配置有求和节点，且一级积分器对应一级求和节点；如图3所示，所述DAC单元包括第一DAC单元和第二DAC单元，其中，第一DAC单元和第二DAC单元都属于DAC电路，能够起到信号反馈的作用，但DAC电路是单位DAC时，量化器是单位量化器。第一DAC单元连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一DAC单元用于将量化器输出的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端，具体是第一级求和节点的第二输入端。第二DAC单元连接于最后一级积分器对应的求和节点（具体是第N级求和节点的第二输入端）和所述量化器的输出端之间，第二DAC单元用于对N级积分器进行补偿，使得N级积分器所具备的噪声传递函数得到自动恢复。
作为一种实施例，结合图1可知，在所述模数转换器中，第二级积分器至第N级积分器，依次对应配置有第二级求和节点至第N级求和节点；其中，第N级积分器是最后一级积分器；每一级求和节点都具有第一输入端、第二输入端和输出端；第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与第N级积分器的输出端连接，第i级求和节点的第二输入端用于接收所述第N级积分器输出的积分模拟信号，其中，所述第N级积分器输出的积分模拟信号是预反馈模拟信号，所述预反馈模拟信号是由N级积分器对外部输入所述模数转换器的模拟信号进行斩波和积分处理，并接收所述DAC单元输出的反馈信号，起到信号修复作用。第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端；使得所述预反馈模拟信号成为除了第一级积分器和最后一级积分器之外的每一级积分器的模拟反馈信号，有利于克服积分器内部存在的失调问题，保证信号的线性度。
需要说明的是，第i级积分器用于对第i级求和模拟信号进行积分，输出第i级积分模拟信号；第i级求和模拟信号是第i-1级积分模拟信号与所述预反馈模拟信号之和；第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；N是正整数；i是大于1的整数，且i是小于或等于N-1的整数，则N是大于2的整数；相应的，i等于2时，第i-1级积分器是图2所示的第一级积分器，第i级积分器是图2所示的第二级积分器。每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分。
需要说明的是，积分器是以级联连接的形式存在于所述模数转换器内，每级积分器的输入端连接对应的求和节点，以形成一级积分器对应一个求和节点，因此，每一级积分器的输入端连接有求和节点，每一个求和节点是与一级的积分器相对应，则形成与一级的积分器相对应的一级求和节点，每一级求和节点对应为图1中被圆圈住的“+”，具体是第一级积分器的输入端连接到第一级求和节点，第二级积分器的输入端连接到第二级求和节点，第三级积分器的输入端连接到第三级求和节点，......，第N-1级积分器的输入端连接到第N-1级求和节点，第N级积分器的输入端连接到第N级求和节点。
作为一种实施例，所述模数转换器是差分电路，支持差分输入和差分输出；具体在第二级积分器至第N级积分器当中，每一级积分器都是所述反向输入型运放结构时，所述积分器包括支路电阻和预配置的运算放大器，支路电阻的输出端与预配置的运算放大器设置的输入端连接，支路电阻的输入端被配置为对应一级求和节点的输入端，支路电阻的输出端被配置为对应一级求和节点的输出端；预配置的运算放大器设置的输入端是所属的积分器的输入端；每一级求和节点的第一输入端是对应一级积分器的内部的一个支路电阻的输入端，每一级求和节点的第二输入端是对应一级积分器的内部的另一个支路电阻的输入端，对应一级积分器的级联序号等于求和节点在同一模数转换器中的级联序号；另外，最后一级求和节点的每个预设输入端分别是最后一级积分器的内部的对应支路电阻的输入端。因此，预配置的运算放大器的输入端越多，则提供的参与求和的输入支路越多。从而尽可能地减少所述模数转换器的输入阻抗增大的前提下，由内部的电流源的失配而引入的非线性问题。
具体在第二级积分器至第N级积分器当中，支路电阻可以被划分为第一预置电阻和第二预置电阻，第二级积分器中的第一预置电阻的输入端被配置为第二级求和节点的第二输入端，第二级积分器中的第一预置电阻的输出端与第二级积分器中的预配置的运算放大器设置的输入端连接，第二级积分器中的第二预置电阻的输入端被配置为第二级求和节点的第二输入端，第二级积分器中的第二预置电阻的输出端与第二级积分器中的预配置的运算放大器设置的输入端连接，其中，第二级积分器中的第一预置电阻的输出端与第二级积分器中的第二预置电阻的输出端都与第二级积分器中的预配置的运算放大器设置的同一极的输入端，包括运算放大器的正输入端或负输入端；同理地，最后一级积分器中的第一预置电阻的输入端被配置为最后一级求和节点的第一输入端，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端，最后一级积分器中的第二预置电阻的输入端被配置为最后一级求和节点的第二输入端，最后一级积分器中的第二预置电阻的输出端与最后一级积分器中的预配置的运算放大器设置的输入端连接，其中，最后一级积分器中的第一预置电阻的输出端与最后一级积分器中的第二预置电阻的输出端都与最后一级积分器中的预配置的运算放大器设置的同一电极属性的输入端，包括运算放大器的正输入端或负输入端。
在上述实施例的基础上，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端；其中，第N级求和节点是图2的最右侧的一个被圆圈住的“+”；在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；第N级求和节点的第一输入端与第N-1级积分器的输出端连接，第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第i级求和节点的第二输入端用于接收用于补偿N级级联的积分器的反馈信号；第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器；其中，第N级求和节点用于对第N-1级积分模拟信号、用于补偿所述N级级联的积分器的反馈信号、以及每个预设输入端所输入的信号进行求和，并该和值配置为所述第N级求和模拟信号；其中，第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。综上，对于形成所述反向输入型运放结构的积分器，针对输入的模拟差分信号的每一路模拟信号的每一级求和节点，每一级求和节点的每一个输入端都连接一个支路电阻，该支路电阻的输入端是配置为该求和节点的一个输入端，该支路电阻的输出端连接到该预配置的运算放大器的同一极输入端，该支路电阻的输出端是配置为该求和节点的输出端。
优选地，第一级积分器内设的运算放大器连接一个第一增益放大器可以是第一增益放大器单端输出的信号，也可以是差分输出信号，其中，第一电阻的阻值和第一电容的电容值的乘积与第一增益放大器的增益参数相关联，以满足第一级积分器对输入的模拟信号的放大需求。在一些实施例中，第一级积分器内设的运算放大器的负输入端连接一个第一增益放大器，以满足对外部输入所述模数转换器的模拟信号的增益需求；在另一些实施例中，第一级积分器内设的运算放大器的正输入端连接一个第一增益放大器，则等效于通过第一增益放大器接收外部输入所述模数转换器的模拟信号，其中，第一增益放大器等效于一个前置放大器，用于在第一级积分器进行积分运算前，先按照第一增益放大器的增益参数对待积分的信号进行放大处理。从而提高对模拟信号的驱动能力。
优选地，最后一级积分器（图3的第N级积分器）通过一个第二增益放大器连接到所述量化器，具体地，最后一级积分器的正负输出端对应连接到第二增益放大器的正负输入端，第二增益放大器的输出端连接到所述量化器的输入端，使得N级积分器、第二增益放大器、量化器和DAC单元连接成一个反馈环路，其中，所述DAC单元是一种具备插值滤波功能的数模转换器，且支持连续进行模数转换。使得反馈环路因为第二增益放大器的加入而提高斩波和积分处理的精确度。
作为一种实施例，所述第一DAC单元连接于第一级积分器的负输入端和量化器的输出端之间，块用于将量化器输出的量化输出信号进行周期延展处理并转换出第一反馈信号，再将第一反馈信号传输给第一级积分器的负输入端。具体地，所述DAC单元（包括第一DAC单元和第二DAC单元）在离散时间域上对量化器输出的量化输出信号延展开，在数学上等效于根据相关的Z函数对所述量化输出信号进行处理，实际上属于一种延时处理，可以理解为所述DAC单元每进行一次周期延展处理，则进行多次延时处理，且所述DAC单元实时地将每一次延时处理出的数字信号转换为模拟信号，即所述第一反馈信号。在所述量化器的量化比特数是数值1时，每当对1比特位的量化输出信号执行一次延时处理，则所述DAC单元反馈转换出一个模拟信号给相应一级积分器的输入端。需要说明的是，输入所述模数转换器的信号是模拟信号，经过所述DAC单元的反馈处理和级联的积分器的积分处理，整体上等效于对输入每级积分器的模拟信号进行滤波；并且由量化器对最后一级积分器的输出信号进行量化输出具有值+1或-1的位流，对应为高电平或低电平，转换为使用“1/0”表示的数字码流，因此，量化器输出的量化输出信号是数字信号；量化器可以分为一位量化器和多位量化器。使用多位量化器可以增加信噪比，使得所述模数转换器容易稳定，产生较少的谐波分量，使所述DAC单元有足够的精度来保证最后反馈出模拟信号的精度。
需要说明的是，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分，则所述Sigma-Delta模数转换器是配置为连续型Sigma-Delta模数转换器。在此基础上，N是数值3时，形成三阶Sigma-Delta模数转换器。
作为一种实施例，结合图3和图4可知，所述第一运算放大器是四输入运算放大器，其中，所述第一运算放大器的正输入端包括所述第一运算放大器的第一正输入端和所述第一运算放大器的第二正输入端，所述第一运算放大器的负输入端包括所述第一运算放大器的第一负输入端和所述第一运算放大器的第二负输入端；可选地，在图3中，所述第一运算放大器的第一正输入端与第一斩波器的第一输出端连接，其中，所述第一运算放大器的第一正输入端用于接收第一斩波器的第一输出端输出的差分信号VIP1；所述第一运算放大器的第二负输入端与第一斩波器的第二输出端连接，其中，所述第一运算放大器的第二负输入端用于接收第一斩波器的第二输出端输出的差分信号VIN2；所述第一运算放大器的第一负输入端和所述第一运算放大器的第二正输入端都接入共模参考电压。本实施例将前述的第一级积分器中的运算放大器设计为具有四个输入端的差分运算放大器，并支持两对差分输入和一对差分输出，以适应所述正向输入型运放结构对其输入输出的稳定性需求；从而在保证电路复杂程度不高的前提下，提高第一运算放大器所在的第一级积分器的输入阻抗，进而提高第一级积分器的驱动能力，保证待积分的信号的传输质量。
作为一种实施例，所述第一运算放大器包括电流镜电路、第一级放大电路、第二级放大电路、第一共模反馈电路和第二共模反馈电路；其中，电流镜电路、第一级放大电路、第二级放大电路都支持差分输入和差分输出；第一级放大电路的差分输出端与第二级放大电路的差分输入端对应连接，使得第一级放大电路和第二级放大电路级联连接；第一级放大电路的差分输出端还通过第一共模反馈电路连接到电流镜电路的反馈端，以稳定本级输出的电平，则电流镜电路和第一级放大电路构成一级完整的放大器。第二级放大电路的差分输出端通过第二共模反馈电路连接到第二级放大电路的反馈端；第二级放大电路的差分输出端是所述第一运算放大器的输出端；所述第一运算放大器的第一正输入端、所述第一运算放大器的第一负输入端、所述第一运算放大器的第二正输入端和所述第一运算放大器的第二负输入端都是电流镜电路的输入端，对应为两对差分输入端；电流镜电路的输出端与第一级放大电路的供电端连接，为第一级放大电路提供驱动信号源；其中，第二级放大电路的供电端接入的电源和电流镜电路的供电端接入的电源相等；第二级放大电路的接地端和第一级放大电路的接地端共享一个地线，具体是相关的NMOS管的源极接地。从而形成第一级放大电路和第一共模反馈电路的第一环路、以及第二级放大电路和第二共模反馈电路的第二环路，第一环路和第二环路共同维持所述第一运算放大器输出的差分信号的稳定，且为差分输入信号提供较高的输入阻抗。
在上述实施例中，第一共模反馈电路和第二共模反馈电路可以视为独立的两个共模反馈电路，也可以合并为一个整体电路模块，即形成一个共模反馈电路；其中，第一共模反馈电路的差分输入端连接第一放大电路的差分输出端，第一共模反馈电路的输出端连接电流镜电路，连接形成所述第一环路；第二共模反馈电路的差分输入端连接第二放大电路的差分输出端，第二共模反馈电路的输出端连接第二放大电路，连接形成所述第二环路。
需要说明的是，所述共模反馈电路按照类型可以划分为连续时间共模反馈电路和开关电容共模反馈电路；连续时间共模反馈电路对输出共模电压偏移的校准是连续进行的。但开关电容共模反馈电路对输出共模电压的反馈控制是离散的，是在每次电荷转移的半个时钟周期中完成的，校准也是在不断重复的半时钟周期内完成的。连续时间共模反馈电路主要应用于连续时间电路中，但是具有限制差模输出信号摆幅，增加差模负载，增加静态功耗和检测共模电压非线性等缺点。开关电容共模反馈电路在这几方面具有优势，但因为会引入时钟耦合和离散工作状态使差分输出信号出现毛刺而不适合用于连续时间电路中。开关电容共模反馈电路已经成功应用于数据采样系统中，尤其是在全差分开关电容电路中。具体地，共模反馈电路一般分为两个部分：共模检测电路和比较放大器电路，通过共模检测电路检测输出共模电压，然后输入比较放大器电路和预先指定的共模参考电压相比较，将它们的差值放大并返回到原电路对输出共模电压的偏移进行校正。
在一些实施例中，电流镜电路可以为MOS型电流镜电路，相应地，第一级放大电路和第二级放大电路都是由MOS管连接出来，特别是以反相器结构组建出两级放大电路；电流镜电路还可以是三极管型电流镜，相应地，第一级放大电路和第二级放大电路都是由三极管连接出来。在电流镜电路为MOS型的电流镜电路时，电流镜电路中的沟道长度调制效应被抑制，其中，电流镜电路、第一级放大电路和第二级放大电路中相关的PMOS管的衬底都接电源VDD，相关的NMOS管的衬底都接地线GND。在电流镜电路为三极管型的电流镜电路时，电流镜电路中的基区宽度调制效应被抑制。
作为一种实施例，如图4所示，所述电流镜电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5和第六PMOS管MP6；第三PMOS管MP3的栅极是所述第一运算放大器的第一正输入端，用于输入差分模拟信号VIP1；第五PMOS管MP5的栅极是所述第一运算放大器的第二正输入端，用于输入差分模拟信号VIP2；第四PMOS管MP4的栅极是所述第一运算放大器的第一负输入端，用于输入差分模拟信号VIN1，第六PMOS管的栅极是所述第一运算放大器的第二负输入端，用于输入差分模拟信号VIN2。需要说明的是，第一PMOS管MP1的源极是电流镜电路的第一供电端，第二PMOS管MP2的源极是电流镜电路的第二供电端；其中，电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端。第三PMOS管MP3的漏极与第五PMOS管MP5的漏极连接，第三PMOS管MP3的漏极与第五PMOS管MP5的漏极的连接节点是电流镜电路的第一输出端，为第一级放大电路的内部设置一对差分MOS管对提供电流源；第四PMOS管MP4的漏极与第六PMOS管MP6的漏极连接，第四PMOS管MP4的漏极与第六PMOS管MP6的漏极的连接节点是电流镜电路的第二输出端，为第一级放大电路的另一对差分MOS管对提供电流源，从而接成电流镜负载结构，提高第一级放大电路的驱动能力；其中，电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端。第三PMOS管MP3的源极与第四PMOS管MP4的源极都连接到第一PMOS管MP1的漏极，第五PMOS管MP5的源极与第六PMOS管MP6的源极都连接到第二PMOS管MP2的漏极；第一PMOS管MP1的栅极是所述电流镜电路的第一反馈端，用于接收共模反馈控制信号Vfb1；第二PMOS管MP2的栅极是所述电流镜电路的第二反馈端，用于接收共模反馈控制信号Vfb1。第一PMOS管MP1的栅极和第二PMOS管MP2的栅极都与第一共模反馈电路的输出端连接，电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端，则形成了所述电流镜电路、第一级放大电路以及第一共模反馈电路的工作环路，只要保证环路稳定，第一级放大电路输出的差分信号的电压平均值（共模电压）与共模参考电压相等。
作为一种实施例，如图4所示，所述第一级放大电路包括第七PMOS管MP7、第八PMOS管MP8、第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3和第四NMOS管NM4；第七PMOS管MP7的源极是第一级放大电路的第一供电端，第一级放大电路的第一供电端与前述的电流镜电路的第一输出端连接；第八PMOS管MP8的源极是第一级放大电路的第二供电端，第一级放大电路的第二供电端与电流镜电路的第二输出端连接；第七PMOS管MP7的栅极接入外界提供的第一偏置电压Vb1，为第七PMOS管MP7提供偏置电流，其中，第一偏置电压Vb1是恒定电压时，在第七PMOS管MP7所在支路产生恒定的偏置电流；第八PMOS管MP8的栅极接入外界提供的第一偏置电压Vb1，为第八PMOS管MP8提供偏置电流，其中，第一偏置电压Vb1是恒定电压时，在第八PMOS管MP8所在支路产生恒定的偏置电流；其中，第一级放大电路的供电端包括第一级放大电路的第一供电端和第一级放大电路的第二供电端；电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端。第七PMOS管MP7的漏极与第一NMOS管NM1的漏极连接，第一NMOS管NM1的栅极接入外界提供的第二偏置电压Vb2，为第一NMOS管NM1提供偏置电流；第一NMOS管NM1的源极与第三NMOS管NM3的漏极连接，第三NMOS管NM3的栅极接入外界提供的第三偏置电压Vb3，为第三NMOS管NM3提供偏置电流，第三NMOS管NM3的源极接地GND；必要地，第一NMOS管NM1的衬底和第三NMOS管NM3的衬底都接地GND。第八PMOS管MP8的漏极与第二NMOS管NM2的漏极连接；第二NMOS管NM2的栅极接入外界提供的第二偏置电压Vb2，为第二NMOS管NM2提供偏置电流；第二NMOS管NM2的源极与第四NMOS管NM4的漏极连接；第四NMOS管NM4的栅极接入外界提供的第三偏置电压Vb3，为第四NMOS管NM4提供偏置电流；第四NMOS管NM4的源极接地GND。必要地，第二NMOS管NM2的衬底和第四NMOS管NM4的衬底都接地GND。第七PMOS管MP7的漏极与第一NMOS管NM1的漏极的连接节点41是第一级放大电路的正输出端，用于输出差分输出信号VOP1；第八PMOS管MP8的漏极与第二NMOS管NM2的漏极的连接节点42是第一级放大电路的负输出端,用于输出差分输出信号VON1；其中，第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端。差分输出信号VON1和差分输出信号VOP1的均值，即差分输出信号VON1和差分输出信号VOP1的共模电压在所述第一共模反馈电路的作用下，都被调节稳定到所述共模参考电压。
作为一种实施例，如图4所示，所述第一偏置电压Vb1、所述第二偏置电压Vb2和所述第三偏置电压Vb3互不相等，以在不同对MOS管之间形成电压差；其中，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压当中，任意两个偏置电压的电压差是保持恒定，使得前述的电压差保持恒定，有利于抑制沟道长度调制效应。需要说明的是，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压都是由相应的偏置电压源提供。需要说明的是，上述偏置电压源还可以采用稳压器件或者稳压电路来实现。对此本实施例不做限定。针对输入型电源电路来说，前述偏置电压可设计为对地电压稳定。
结合图5可知，第一级放大电路的正输出端和第一级放大电路的负输出端分别与所述第一共模反馈电路的差分输入端（包括正输入端和负输入端）连接，所述第一共模反馈电路CMFB1的正输入端用于接收第一级放大电路的正输出端输出的差分输出信号VOP1，所述第一共模反馈电路CMFB1的负输入端用于接收第一级放大电路的负输出端输出的差分输出信号VON1。所述电流镜电路的第一反馈端和所述电流镜电路的第二反馈端都与所述第一共模反馈电路CMFB1的输出端连接，所述第一共模反馈电路CMFB1为所述电流镜电路的第一反馈端和第二反馈端提供反馈控制信号Vfb1，以调节第一级放大电路的差分输出结果，具体让第一级放大电路的输出的共模电压等于所述共模参考电压Vcom。需要说明的是，电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端。所述电流镜电路、第一级放大电路以及第一共模反馈电路的工作环路稳定时，第一级放大电路的差分输出结果稳定到所述共模参考电压上，可以实现差分输出信号VOP1的电压等于所述共模参考电压，且差分输出信号VON1的电压等于所述共模参考电压。
作为一种实施例，如图4所示，所述第二级放大电路包括第九PMOS管MP9、第十PMOS管MP10、第五NMOS管NM5和第六NMOS管NM6；第九PMOS管MP9的源极与电流镜电路的第一供电端连接，用于接入电源VDD；第九PMOS管MP9的栅极是第二级放大电路的正输入端，第九PMOS管MP9的栅极与第一级放大电路的正输出端连接，用于接收第一级放大电路的正输出端输出的差分信号VOP1或经过第一共模反馈电路调节后的共模参考电压Vcom，使得第二级放大电路与第一级放大电路进行级联连接，则所述第一运算放大器的输入阻抗因多级放大电路的级联结构而得到提高。第五NMOS管NM5的源极接地GND；第九PMOS管MP9的漏极与第五NMOS管NM5的漏极连接，第九PMOS管MP9的漏极与第五NMOS管NM5的漏极的连接节点是第二级放大电路的正输出端，用于输出差分输出信号VOP2，作为第一运算放大器的正输出端输出的差分信号。第十PMOS管MP10的源极与电流镜电路的第二供电端连接，用于接入电源VDD；第十PMOS管MP10的栅极是第二级放大电路的负输入端，第十PMOS管MP10的栅极与第一级放大电路的负输出端连接，用于接收第一级放大电路的负输出端输出的差分信号VON1或经过第一共模反馈电路调节后的共模参考电压Vcom，使得第二级放大电路与第一级放大电路进行级联连接，则所述第一运算放大器的输入阻抗因两级放大电路的级联结构而得到提高。第六NMOS管NM6的源极接地；第十PMOS管MP10的漏极与第六NMOS管NM6的漏极连接，第十PMOS管MP10的漏极与第六NMOS管NM6的漏极的连接节点是第二级放大电路的负输出端，用于输出差分输出信号VON2，作为第一运算放大器的负输出端输出的差分信号。结合图4和图5可知，第二级放大电路的正输出端和第二级放大电路的负输出端分别与所述第二共模反馈电路的差分输入端（包括正输入端和负输入端）连接；所述第二共模反馈电路CMFB2的正输入端用于接收第二级放大电路的正输出端输出的差分输出信号VOP2，所述第二共模反馈电路CMFB2的负输入端用于接收第二级放大电路的负输出端输出的差分输出信号VON2。第五NMOS管NM5的栅极是第二级放大电路的第一反馈端，第四NMOS管NM4的栅极是第二级放大电路的第二反馈端，第二级放大电路的第一反馈端和第二级放大电路的第二反馈端都与所述第二共模反馈电路的输出端连接，所述第二共模反馈电路CMFB2为所述第二级放大电路的第一反馈端和第二反馈端提供反馈控制信号Vfb2，以调节第二级放大电路的差分输出结果，具体让第二级放大电路的输出的共模电压（差分输出信号VON2和差分输出信号VOP2的电压平均值）等于所述共模参考电压Vcom。所述电流镜电路、第一级放大电路、第一共模反馈电路、第二级放大电路以及第二共模反馈电路形成的工作环路稳定时，第二级放大电路的差分输出结果稳定到所述共模参考电压上，进而可以实现差分输出信号VOP2的电压等于所述共模参考电压，且差分输出信号VON2的电压等于所述共模参考电压。综上，在前述实施例中，第一级放大电路的输出为第二级放大电路的输入提供偏置，且两级放大电路都有各自独立的共模反馈电路来调节本级运放输出的差分信号，以使得相应的共模电压等于所述共模参考电压，其中，两级放大电路可以分担电流镜电路的电流，提高所述第一运算放大器的输入阻抗，进而提高整体增益，扩大输出范围。
需要说明的是，电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端；第二级放大电路的差分输入端包括第二级放大电路的正输入端和第二级放大电路的负输入端；第二级放大电路的差分输出端包括第二级放大电路的正输出端和第二级放大电路的负输出端；第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端；电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端；第二级放大电路的反馈端包括第二级放大电路的第一反馈端和第二级放大电路的第二反馈端，则第二级放大电路的差分输入端分别是第一级放大电路的输出和所述第二共模反馈电路CMFB2提供的反馈控制信号Vfb2。
结合图5可知，所述第一共模反馈电路CMFB1和所述第二共模反馈电路CMFB2属于相同类型的共模反馈电路，所述第一共模反馈电路CMFB1和所述第二共模反馈电路CMFB2都接入同一个共模参考电压Vcom，所述第一共模反馈电路CMFB1用于第一级放大电路输出的差分信号与所述共模参考电压进行比较，产生反馈控制信号给所述电流镜电路的反馈端，使得第一级放大电路输出的差分信号稳定于所述共模参考电压Vcom，至少让第一级放大电路输出的差分信号的电压均值等于所述共模参考电压Vcom；所述第二共模反馈电路CMFB2用于将第二级放大电路输出的差分信号与所述共模参考电压进行比较，产生反馈控制信号给所述第二级放大电路的反馈端，使得第二级放大电路输出的差分信号稳定于所述共模参考电压Vcom，至少让第二级放大电路输出的差分信号的电压均值等于所述共模参考电压Vcom。
作为一种实施方式，当第一级放大电路的差分输出端输出的差分信号的电压平均值大于所述共模参考电压时，所述第一共模反馈电路产生相应的反馈控制信号，将第一级放大电路输出的差分信号的电压平均值拉低以达到所述共模参考电压，并让电压平均值稳定地等于所述共模参考电压；当第一级放大电路输出的差分信号的平均值小于所述共模参考电压时，所述第一共模反馈电路产生相应的反馈控制信号，将第一级放大电路输出的差分信号的电压平均值拉高以达到所述共模参考电压，并让电压平均值稳定地等于所述共模参考电压。因此，在本实施例中，差分输入第一级放大电路的电压由于工艺偏差或者其他因素，在生产过程中通常不能达到预期的电压值，需要共模反馈电路将输出差分信号的电压平均值，即共模电压，调节至预期电压，即所述共模参考电压。
作为一种实施方式，当第一级放大电路的差分输出端输出的第一差分信号的电压大于所述共模参考电压，且第一级放大电路输出的第二差分信号的电压小于所述共模参考电压时，所述第一共模反馈电路产生相应的反馈控制信号，将第一级放大电路输出的第一差分信号的电压拉低以达到所述共模参考电压，同时，将第一级放大电路输出的第二差分信号的电压拉高以达到所述共模参考电压，且让调节后的第一差分信号的电压和第二差分信号的电压都等于所述共模参考电压，并保持稳定到所述共模参考电压。
作为一种实施方式，当第二级放大电路的差分输出端输出的差分信号的电压平均值大于所述共模参考电压时，所述第二共模反馈电路产生相应的反馈控制信号，将第二级放大电路输出的差分信号的电压平均值拉低以达到所述共模参考电压，并让该电压平均值能够稳定地等于所述共模参考电压；当第二级放大电路输出的差分信号的电压平均值小于所述共模参考电压时，所述第二共模反馈电路产生相应的反馈控制信号，将第二级放大电路输出的差分信号的电压平均值拉高以达到所述共模参考电压，并让该电压平均值能够稳定地等于所述共模参考电压。因此，在本实施例中，差分输入第二级放大电路的电压由于工艺偏差或者其他因素，在生产过程中通常不能达到预期的电压值，需要共模反馈电路将输出差分信号的电压平均值，即共模电压，调节至预期电压，即所述共模参考电压。
作为一种实施方式，当第二级放大电路的差分输出端输出的第一差分信号的电压大于所述共模参考电压，且第二级放大电路输出的第二差分信号的电压小于所述共模参考电压时，所述第二共模反馈电路产生相应的反馈控制信号，将第二级放大电路输出的第一差分信号的电压拉低以达到所述共模参考电压，同时，将第二级放大电路输出的第二差分信号的电压拉高以达到所述共模参考电压，然后，让调节后的第一差分信号的电压和第二差分信号的电压都等于所述共模参考电压，并保持稳定到所述共模参考电压。
最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (20)

1.一种具备正向输入型运放结构的模数转换器，其特征在于，模数转换器包括N级积分器、量化器和DAC单元；
积分器、量化器、以及DAC单元依次连接，DAC单元用于在量化器的输出端与相应一级的积分器的输入端之间建立信号联系；
第一级积分器设计为正向输入型运放结构，其中，外部输入所述模数转换器的模拟信号是配置为流经第一级积分器中的运算放大器的正输入端。
2.根据权利要求1所述模数转换器，其特征在于，第一级积分器是所述正向输入型运放结构，第二级积分器至第N级积分器存在至少一级积分器是反向输入型运放结构。
3.根据权利要求1所述模数转换器，其特征在于，第一级积分器是所述正向输入型运放结构，第二级积分器至第N级积分器存在至少一级积分器是所述正向输入型运放结构。
4.根据权利要求2或3所述模数转换器，其特征在于，所述第一级积分器包括第一运算放大器、第一电阻和第一电容；
第一运算放大器的正输入端用于接收待积分的输入信号，其中，该待积分的输入信号是来源于外部输入所述模数转换器的模拟信号；
第一运算放大器的负输入端通过第一电容连接到第一运算放大器的输出端，第一运算放大器的负输入端通过第一电阻接地，则第一运算放大器、第一电阻和第一电容构成所述正向输入型运放结构。
5.根据权利要求4所述模数转换器，其特征在于，所述第一级积分器还包括第一斩波器和第二斩波器；
所述第一级积分器形成的正向输入型运放结构具体为：
第一斩波器的第一输入端与所述第一电阻的一端连接，所述第一电阻的另一端接地；第一斩波器的第一输出端与第一运算放大器的负输入端连接；
第一斩波器的第二输入端用于接收外部输入所述模数转换器的模拟信号，使得第一斩波器的输入端成为所述第一级积分器的输入端；第一斩波器的第二输出端与第一运算放大器的正输入端连接；
第一运算放大器的输出端通过第二斩波器连接到所述第一电容的一端，所述第一电容的另一端与第一斩波器的第一输入端连接，存在所述DAC单元连接于第一斩波器的第一输入端和所述量化器的输出端；其中，第二斩波器的输出端被配置为第一级积分器的输出端。
6.根据权利要求5所述模数转换器，其特征在于，第一运算放大器的负输出端与第二斩波器的第一输入端连接，第一运算放大器的正输出端与第二斩波器的第二输入端连接；
第二斩波器的正输出端或第二斩波器的负输出端通过所述第一电容连接到所述第一斩波器的第一输入端。
7.根据权利要求2所述模数转换器，其特征在于，对于一级积分器形成的所述反向输入型运放结构，具体为：
该级积分器包括预配置的运算放大器、电阻和电容；
预配置的运算放大器的负输入端通过电阻接收待积分的输入信号，待积分的输入信号是上一级求和模拟信号；
预配置的运算放大器的负输入端通过电容连接到预配置的运算放大器的输出端，预配置的运算放大器的正输入端通过电阻接地。
8.根据权利要求2所述模数转换器，其特征在于，每一级积分器的内部包括预配置的运算放大器，预配置的运算放大器设置的输入端被配置为与对应一级求和节点的输出端连接；
当一级积分器构成所述正向输入型运放结构时，与该预配置的运算放大器的正输入端对应的一级求和节点不通过支路电阻接收外部的模拟信号；
当一级积分器构成所述反向输入型运放结构时，与该预配置的运算放大器的负输入端对应的一级求和节点通过支路电阻接收外部的模拟信号。
9.根据权利要求8所述模数转换器，其特征在于，积分器是以级联连接的形式存在于所述模数转换器内，每级积分器的输入端对应配置有求和节点，且一级积分器对应一级求和节点；
所述DAC单元包括第一DAC单元和第二DAC单元；
第一DAC单元连接于第一级积分器对应的求和节点的输入端和量化器的输出端之间，第一DAC单元用于将量化器输出的量化输出信号转换为第一反馈信号，再将第一反馈信号传输给第一级积分器对应的求和节点的输入端；
第二DAC单元连接于最后一级积分器对应的求和节点和所述量化器的输出端之间，第二DAC单元用于对N级积分器进行补偿。
10.根据权利要求9所述模数转换器，其特征在于，与所述第一级积分器相对应的第一级求和节点设置有第一输入端和第二输入端；
第一级求和节点的第一输入端用于接收外部输入所述模数转换器的模拟信号，并通过斩波器传输给所述第一运算放大器的正输入端；
第一级求和节点的第二输入端用于接收所述第一DAC单元输出的第一反馈信号，并通过斩波器传输给所述第一运算放大器的负输入端。
11.根据权利要求9所述模数转换器，其特征在于，在所述模数转换器中，第二级积分器至第N级积分器，依次对应配置有第二级求和节点至第N级求和节点；其中，第N级积分器是最后一级积分器；每一级求和节点都具有第一输入端、第二输入端和输出端；
第i级求和节点的第一输入端与第i-1级积分器的输出端连接，第i级求和节点的第一输入端用于接收第i-1级积分器输出的第i-1级积分模拟信号；第i级求和节点的第二输入端与第N级积分器的输出端连接，第i级求和节点的第二输入端用于接收所述第N级积分器输出的积分模拟信号，其中，所述第N级积分器输出的积分模拟信号是预反馈模拟信号；
第i级求和节点的输出端与第i级积分器的输入端连接，第i级求和节点的输出端用于将第i级求和模拟信号输出至第i级积分器的输入端；
其中，第i级积分器用于对第i级求和模拟信号进行积分，输出第i级积分模拟信号；
其中，第i级求和模拟信号是第i-1级积分模拟信号与所述预反馈模拟信号之和；
其中，第i-1级积分器用于对第i-1级求和节点的输出信号进行积分，获得所述第i-1级积分模拟信号；
其中，N是正整数；i是大于1的整数，且i是小于或等于N-1的整数；
其中，每一级积分器都是连续时间结构，用于将输入信号经连续时间结构进行积分。
12.根据权利要求10所述模数转换器，其特征在于，第N级求和节点除了具备第一输入端和第二输入端之外，还具备N-1个预设输入端；
在第一级求和节点至第N-1级求和节点中，输入每一级求和节点的第一输入端的信号还被配置为输入第N级求和节点中对应的预设输入端；
第N级求和节点的第一输入端与第N-1级积分器的输出端连接，第N级求和节点的第一输入端用于接收第N-1级积分器输出的第N-1级积分模拟信号；第i级求和节点的第二输入端用于接收用于补偿N级级联的积分器的反馈信号；
第N级求和节点的输出端用于输出第N级求和模拟信号给第N级积分器；其中，第N级求和节点用于对第N-1级积分模拟信号、用于补偿所述N级级联的积分器的反馈信号、以及每个预设输入端所输入的信号进行求和，并该和值配置为所述第N级求和模拟信号；
其中，第N级积分器，用于接收对所述第N级求和模拟信号进行积分，获得第N级积分模拟信号。
13.根据权利要求8所述模数转换器，其特征在于，第一级积分器内设的运算放大器连接一个第一增益放大器以满足对外部输入所述模数转换器的模拟信号的增益需求；
最后一级积分器通过一个第二增益放大器连接到所述量化器，使得N级积分器、第二增益放大器、量化器和DAC单元连接成一个反馈环路；
其中，所述DAC单元是一种具备插值滤波功能的数模转换器。
14.根据权利要求5所述模数转换器，其特征在于，所述第一运算放大器是四输入运算放大器，其中，所述第一运算放大器的正输入端包括所述第一运算放大器的第一正输入端和所述第一运算放大器的第二正输入端，所述第一运算放大器的负输入端包括所述第一运算放大器的第一负输入端和所述第一运算放大器的第二负输入端；
所述第一运算放大器的第一正输入端与第一斩波器的第一输出端连接，所述第一运算放大器的第二负输入端与第一斩波器的第二输出端连接；
所述第一运算放大器的第一负输入端和所述第一运算放大器的第二正输入端都接入共模参考电压。
15.根据权利要求14所述模数转换器，其特征在于，所述第一运算放大器包括电流镜电路、第一级放大电路、第二级放大电路、第一共模反馈电路和第二共模反馈电路；其中，电流镜电路、第一级放大电路和第二级放大电路都支持差分输入和差分输出；
第一级放大电路的差分输出端与第二级放大电路的差分输入端对应连接；第一级放大电路的差分输出端还通过第一共模反馈电路连接到电流镜电路的反馈端；
第二级放大电路的差分输出端通过第二共模反馈电路连接到第二级放大电路的反馈端；第二级放大电路的差分输出端是所述第一运算放大器的输出端；
所述第一运算放大器的第一正输入端、所述第一运算放大器的第一负输入端、所述第一运算放大器的第二正输入端和所述第一运算放大器的第二负输入端都是电流镜电路的输入端；电流镜电路的输出端与第一级放大电路的供电端连接；
其中，第二级放大电路的供电端接入的电源和电流镜电路的供电端接入的电源相等。
16.根据权利要求15所述模数转换器，其特征在于，所述电流镜电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管；
第三PMOS管的栅极是所述第一运算放大器的第一正输入端，第五PMOS管的栅极是所述第一运算放大器的第二正输入端，第四PMOS管的栅极是所述第一运算放大器的第一负输入端，第六PMOS管的栅极是所述第一运算放大器的第二负输入端；
第三PMOS管的漏极与第五PMOS管的漏极连接，第三PMOS管的漏极与第五PMOS管的漏极的连接节点是电流镜电路的第一输出端；第四PMOS管的漏极与第六PMOS管的漏极连接，第四PMOS管的漏极与第六PMOS管的漏极的连接节点是电流镜电路的第二输出端；其中，电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端；
第三PMOS管的源极与第四PMOS管的源极都连接到第一PMOS管的漏极，第五PMOS管的源极与第六PMOS管的源极都连接到第二PMOS管的漏极；
第一PMOS管的栅极是所述电流镜电路的第一反馈端，第二PMOS管的栅极是所述电流镜电路的第二反馈端，第一PMOS管的栅极和第二PMOS管的栅极都与第一共模反馈电路的输出端连接；电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端；
第一PMOS管的源极是电流镜电路的第一供电端，第二PMOS管的源极是电流镜电路的第二供电端；电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端。
17.根据权利要求15所述模数转换器，其特征在于，所述第一级放大电路包括第七PMOS管、第八PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管；
第七PMOS管的源极是第一级放大电路的第一供电端，第一级放大电路的第一供电端与电流镜电路的第一输出端连接；第八PMOS管的源极是第一级放大电路的第二供电端，第一级放大电路的第二供电端与电流镜电路的第二输出端连接；第七PMOS管的栅极接入外界提供的第一偏置电压；第八PMOS管的栅极接入外界提供的第一偏置电压；其中，第一级放大电路的供电端包括第一级放大电路的第一供电端和第一级放大电路的第二供电端；电流镜电路的输出端包括电流镜电路的第一输出端和电流镜电路的第二输出端；
第七PMOS管的漏极与第一NMOS管的漏极连接，第一NMOS管的栅极接入外界提供的第二偏置电压，第一NMOS管的源极与第三NMOS管的漏极连接，第三NMOS管的栅极接入外界提供的第三偏置电压，第三NMOS管的源极接地；
第八PMOS管的漏极与第二NMOS管的漏极连接，第二NMOS管的栅极接入外界提供的第二偏置电压，第二NMOS管的源极与第四NMOS管的漏极连接，第四NMOS管的栅极接入外界提供的第三偏置电压，第四NMOS管的源极接地；
第七PMOS管的漏极与第一NMOS管的漏极的连接节点是第一级放大电路的正输出端，第八PMOS管的漏极与第二NMOS管的漏极的连接节点是第一级放大电路的负输出端；其中，第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端；
第一级放大电路的正输出端和第一级放大电路的负输出端分别与所述第一共模反馈电路的差分输入端连接，所述电流镜电路的第一反馈端和所述电流镜电路的第二反馈端都与所述第一共模反馈电路的输出端连接，以调节第一级放大电路的差分输出结果；其中，电流镜电路的反馈端包括电流镜电路的第一反馈端和电流镜电路的第二反馈端。
18.根据权利要求15所述模数转换器，其特征在于，所述第二级放大电路包括第九PMOS管、第十PMOS管、第五NMOS管和第六NMOS管；
第九PMOS管的源极与电流镜电路的第一供电端连接，第九PMOS管的漏极与第五NMOS管的漏极连接，第九PMOS管的栅极是第二级放大电路的正输入端，第九PMOS管的栅极与第一级放大电路的正输出端连接，第五NMOS管的源极接地；第九PMOS管的漏极与第五NMOS管的漏极的连接节点是第二级放大电路的正输出端；
第十PMOS管的源极与电流镜电路的第二供电端连接，第十PMOS管的漏极与第六NMOS管的漏极连接，第十PMOS管的栅极是第二级放大电路的负输入端，第十PMOS管的栅极与第一级放大电路的负输出端连接，第六NMOS管的源极接地；第十PMOS管的漏极与第六NMOS管的漏极的连接节点是第二级放大电路的负输出端；
第二级放大电路的正输出端和第二级放大电路的负输出端分别与所述第二共模反馈电路的差分输入端连接；第五NMOS管的栅极是第二级放大电路的第一反馈端，第四NMOS管的栅极是第二级放大电路的第二反馈端，第二级放大电路的第一反馈端和第二级放大电路的第二反馈端都与所述第二共模反馈电路的输出端连接，以调节第二级放大电路的差分输出结果；
其中，第二级放大电路的差分输入端包括第二级放大电路的正输入端和第二级放大电路的负输入端；第二级放大电路的差分输出端包括第二级放大电路的正输出端和第二级放大电路的负输出端；第一级放大电路的差分输出端包括第一级放大电路的正输出端和第一级放大电路的负输出端；电流镜电路的供电端包括电流镜电路的第一供电端和电流镜电路的第二供电端；第二级放大电路的反馈端包括第二级放大电路的第一反馈端和第二级放大电路的第二反馈端。
19.根据权利要求17所述模数转换器，其特征在于，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压互不相等，以在不同对MOS管之间形成电压差；
其中，所述第一偏置电压、所述第二偏置电压和所述第三偏置电压当中，任意两个偏置电压的电压差是保持恒定；所述第一偏置电压、所述第二偏置电压和所述第三偏置电压都是由相应的偏置电压源提供。
20.根据权利要求15所述模数转换器，其特征在于，所述第一共模反馈电路和所述第二共模反馈电路属于相同类型的共模反馈电路，所述第一共模反馈电路和所述第二共模反馈电路接入同一个共模参考电压。
CN202210259715.3A 2022-03-16 2022-03-16 一种具备正向输入型运放结构的模数转换器 Pending CN114785351A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210259715.3A CN114785351A (zh) 2022-03-16 2022-03-16 一种具备正向输入型运放结构的模数转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210259715.3A CN114785351A (zh) 2022-03-16 2022-03-16 一种具备正向输入型运放结构的模数转换器

Publications (1)

Publication Number Publication Date
CN114785351A true CN114785351A (zh) 2022-07-22

Family

ID=82424805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210259715.3A Pending CN114785351A (zh) 2022-03-16 2022-03-16 一种具备正向输入型运放结构的模数转换器

Country Status (1)

Country Link
CN (1) CN114785351A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117713824A (zh) * 2024-02-05 2024-03-15 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器
CN117713824B (zh) * 2024-02-05 2024-05-07 苏州领慧立芯科技有限公司 一种高压输入连续时间模数转换器

Similar Documents

Publication Publication Date Title
JP4564558B2 (ja) 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置
US7030804B2 (en) Switched-capacitor circuit and pipelined A/D converter
CN112019217B (zh) 流水线型逐次逼近模数转换器及转换方法
US7405687B2 (en) Continuous-time delta-sigma analog digital converter
US7365668B2 (en) Continuous-time delta-sigma analog digital converter having operational amplifiers
JP2945805B2 (ja) Ａ／ｄ変換器
US7868810B2 (en) Amplifier circuit and A/D converter
JPH0817330B2 (ja) 高次スイッチトキャパシタフィルタを有するデジタル−アナログコンバータ
CN108712172B (zh) 一种增量型Sigma-Delta数模转换器
US5963158A (en) Current amplifier and current mode analog/digital converter using the same
US11545996B1 (en) Low-noise, high-accuracy single-ended input stage for continuous-time sigma delta (CTSD) analog-to-digital converter (ADC)
JP2009260605A (ja) Δς変調器及びδς型ａｄ変換器
US5103228A (en) Sigma-delta modulator
JP2001094429A (ja) アナログデジタル混在δς変調器
US7898331B2 (en) Increasing the common mode range of a circuit
CN111342840A (zh) 精密的电流到数字转换器
JPWO2010021069A1 (ja) オーバーサンプリングａ／ｄ変換器
CN114785351A (zh) 一种具备正向输入型运放结构的模数转换器
JP2003158434A (ja) 擬似差動増幅回路及び擬似差動増幅回路を使用したａ／ｄ変換器
CN117749175A (zh) 一种高精度、高阻抗的直接数字化传感器读出电路
CN217590784U (zh) 具备正向输入型运放结构的模数转换器
CN102802105A (zh) 放大电路和利用所述放大电路的数字传声器
KR101122734B1 (ko) 캐패시터의 직렬연결을 이용한 멀티플라잉 디지털 아날로그 변환기와 이를 포함하는 파이프라인 아날로그 디지털 변환기
CN111711452A (zh) 一种有源-无源噪声整形逐次逼近adc
CN114584089A (zh) 一种差分运算放大器及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination