CN113612477A - 一种四阶噪声整形逐次逼近模数转换器 - Google Patents

Abstract

本发明公开了一种四阶噪声整形逐次逼近模数转换器，涉及新一代信息技术。针对现有技术中能耗高和精度低的问题提出本方案，电容DAC正端和电容DAC负端分别将接收到的信号转换为模拟信号后依次输入至误差反馈通路、放大器、积分前馈通路、比较器和SAR逻辑模块；放大器的正输出端和负输出端还反馈输入至误差反馈通路中；SAR逻辑模块根据比较器输出结果输出数字信号Dout以及控制信号，以进行切换控制。优点在于，仅使用单个放大器实现了量化噪声四阶噪声整形效果，提高转换精度。共用放大器为误差反馈通路和积分前馈通路提供增益补偿，减小了多输入比较器提供增益补偿时引入的热噪声。可以广泛应用于高精度低功耗的模数转换应用，适用于高精度的传感电路。

Description

一种四阶噪声整形逐次逼近模数转换器

技术领域

本发明涉及一种模数转换器，尤其涉及一种四阶噪声整形逐次逼近模数转换器。

背景技术

对于很多中精度的应用，逐次逼近(Succesive Approximation Regester,SAR)模数转换器(Analog to Digital Converter，ADC)因为其能量高效而普遍流行。然而，当SAR-ADC的精度超过10位时，它的能效因为比较器噪声而快速降低，同时，芯片面积也因为电容阵列增多而变大。因此对于许多高精度低速应用，ΔΣ-ADC(Delta Sigma ADC)是被广泛应用的结构，因为它利用了过采样和噪声整形，所以能够以低分辨率的量化器实现高精度。

混合型ADC联合了SAR和ΔΣ的优势，关于噪声整形(Noise Shaping,NS)ADC(J.A.Fredenburg and M.P.Flynn,“A 90-MS/s 11-MHz-bandwidth 62-dB SNDR noise-shaping SAR ADC,”IEEE J.Solid-State Circuits,vol.47,no.12,pp.2898–2904,Dec.2012.)被发表，它通过有源积分器实现残差的积分，从而实现一阶噪声整形的效果。另外一种采用无源积分器，并且实现零点在0.75处的CIFF噪声整形SAR ADC架构(W.Guo andN.Sun,“A 12b-ENOB 61μW noise-shaping SAR ADC with a passive integrator,”inProc.42nd Eur.Solid-State Circuits Conf.(ESSCIRC),Sep2016,pp.405–408.)公开了通过四端比较器实现一阶噪声整形。

传统噪声整形逐次逼近ADC(NS-SAR ADC)分为两大类，一种是级联积分前馈(Cascaded integrator feed-forward,CIFF)结构，另一种是误差差反馈(Errorfeedback,EF)结构。CIFF结构就是通过将SAR操作后的电容阵列的残差通过积分器直接加载到比较器的一端，而EF结构通过将残差直接反馈到输入端。EF结构需要一个运算放大器将残差放大，以抵消残差反馈到输入电容的电荷重分配导致的缩小因子，而CIFF结构需要积分器加载在比较器一端，且需要比较器提供额外的增益补偿；两者单独难以实现高阶的噪声整形，且能量效率不高。

发明内容

本发明目的在于提供一种四阶噪声整形逐次逼近模数转换器，以解决上述现有技术存在的问题。

本发明所述一种四阶噪声整形逐次逼近模数转换器，包括：电容DAC正端、电容DAC负端、二阶的误差反馈通路、放大器、二阶的积分前馈通路、比较器和SAR逻辑模块；

所述的电容DAC正端和电容DAC负端分别将接收到的信号转换为模拟信号后依次输入至误差反馈通路、放大器、积分前馈通路、比较器和SAR逻辑模块；

所述放大器的正输出端和负输出端还反馈输入至所述误差反馈通路中；

所述误差反馈通路的输出端还连接所述比较器的输入端；

所述SAR逻辑模块根据比较器输出结果输出数字信号Dout以及控制信号，控制信号对电容DAC正端内的控制开关S_C1和电容DAC负端内的控制开关S_C2进行切换控制。

优选地，所述的电容DAC正端包括正输入端V_inp、控制开关S_C1、第一开关阵列S_DAC1和第一电容阵列C_DAC1；

正输入端V_inp通过第一开关阵列S_DAC1连接至第一电容阵列C_DAC1下极板，第一电容阵列C_DAC1下极板通过控制开关S_C1连接至正参考电平V_REFP、负参考电平V_REFN、共模电平V_CM；第一电容阵列C_DAC1上极板连接误差反馈通路。

优选地，所述的电容DAC负端包括负输入端V_inn、控制开关S_C2、第二开关阵列S_DAC2和第二电容阵列C_DAC2；

负输入端V_inn通过第二开关阵列S_DAC2连接至第二电容阵列C_DAC2下极板，第二电容阵列C_DAC2下极板通过控制开关S_C2连接至负参考电平V_REFP、负参考电平V_REFN、共模电平V_CM；第二电容阵列C_DAC2上极板连接误差反馈通路。

优选地，所述的误差反馈通路包括正FIR滤波器和负FIR滤波器；

所述正FIR滤波器接收放大器反馈的正输出和负输出；正FIR滤波器的输入端V_AP连接所述第一电容阵列C_DAC1上极板；输出端V_BP分别连接放大器的正输入端和所述比较器的第二正输入端；

所述负FIR滤波器接收放大器反馈的正输出和负输出；负FIR滤波器的输入端V_AN连接所述第二电容阵列C_DAC2上极板；输出端V_BN分别连接放大器的负输入端和所述比较器的第二负输入端。

优选地，所述正FIR滤波器包括：

无源求和电容C_serp、采样电容C_fp1、采样电容C_fp2、采样电容C_fp3、复位开关S_A0P、复位开关S_B0P、采样开关S_fp1、采样开关S_fp2、采样开关S_fp3、采样开关S_fp4、采样开关S_fp5、采样开关S_fp6、无源共享开关S_sp1、无源共享开关S_sp2、无源共享开关S_sp3、无源共享开关S_sp4、无源共享开关S_sp5、无源共享开关S_sp6；

所述无源求和电容C_serp上极板连接至输出端V_BP，并通过复位开关S_B0P连接至共模电平V_CM；无源求和电容C_serp下极板连接至输入端V_AP，并通过复位开关S_A0P连接至共模电平V_CM；

采样电容C_fp1上极板分别通过采样开关S_fp1连接至放大器的正输出端+V_AMP，通过共享开关S_sp1连接至输出端V_BP；下极板分别通过采样开关S_fp2连接至共模电平V_CM，通过共享开关S_sp2连接至输入端V_AP；

采样电容C_fp2上极板分别通过采样开关S_fp3连接至放大器的负输出端-V_AMP，通过共享开关S_sp3连接至输出端V_BP；下极板分别通过采样开关S_fp4连接至共模电平V_CM，通过共享开关S_sp4连接至输入端V_AP；

采样电容C_fp3上极板分别通过采样开关S_fp5连接至放大器的负输出端-V_AMP，通过共享开关S_sp5连接至输出端V_BP；下极板分别通过采样开关S_fp6连接至共模电平V_CM，通过共享开关S_sp6连接至输入端V_AP。

优选地，所述负FIR滤波器包括：

无源求和电容C_sern、采样电容C_fn1、采样电容C_fn2、采样电容C_fn3、复位开关S_A0N、复位开关S_B0N、采样开关S_fn1、采样开关S_fn2、采样开关S_fn3、采样开关S_fn4、采样开关S_fn5、采样开关S_fn6、无源共享开关S_sn1、无源共享开关S_sn2、无源共享开关S_sn3、无源共享开关S_sn4、无源共享开关S_sn5、无源共享开关S_sn6；

所述无源求和电容C_sern上极板连接至输出端V_BN，并通过复位开关S_B0N连接至共模电平V_CM；无源求和电容C_sern下极板连接至输入端V_AN，并通过复位开关S_A0N连接至共模电平V_CM；

采样电容C_fn1上极板分别通过采样开关S_fn1连接至放大器的负输出端-V_AMP，通过共享开关S_sn1连接至输出端V_BN；下极板分别通过采样开关S_fn2连接至共模电平V_CM，通过共享开关S_sn2连接至输入端V_AN；

采样电容C_fn2上极板分别通过采样开关S_fn3连接至放大器的正输出端+V_AMP，通过共享开关S_sn3连接至输出端V_BN；下极板分别通过采样开关S_fn4连接至共模电平V_CM，通过共享开关S_sn4连接至输入端V_AN；

采样电容C_fn3上极板分别通过采样开关S_fn5连接至放大器的正输出端+V_AMP，通过共享开关S_sn5连接至输出端V_BN；下极板分别通过采样开关S_fn6连接至共模电平V_CM，通过共享开关S_sn6连接至输入端V_AN。

优选地，所述的积分前馈通路包括正IIR滤波器和负IIR滤波器；

所述正IIR滤波器串接在放大器的正输出端+V_AMP和比较器的第一正输入端之间；

所述负IIR滤波器串接在放大器的负输出端-V_AMP和比较器的第一负输入端之间。

优选地，所述正IIR滤波器包括：

采样电容C_IIRP、积分电容C_ip1、积分电容C_ip2、采样开关S_ip、积分开关S_ip1、积分开关S_ip2；

所述采样电容C_IIRP上极板分别通过采样开关S_ip连接至放大器的正输出端+V_AMP，通过积分开关S_ip1连接至积分电容C_ip1上极板，通过积分开关S_ip2连接至积分电容C_ip2上极板；积分电容C_ip2上极板还连接正IIR滤波器的输出端V_CP；

采样电容C_IIRP、积分电容C_ip1和积分电容C_ip2的下极板均分别连接至共模电平V_CM。

优选地，所述负IIR滤波器包括：

采样电容C_IIRN、积分电容C_in1、积分电容C_in2、采样开关S_in、积分开关S_in1、积分开关S_in2；

所述采样电容C_IIRN上极板分别通过采样开关S_in连接至放大器的负输出端-V_AMP，通过积分开关S_in1连接至积分电容C_in1上极板，通过积分开关S_in2连接至积分电容C_in2上极板；积分电容C_in2上极板还连接负IIR滤波器的输出端V_CN；

采样电容C_IIRN、积分电容C_in1和积分电容C_in2的下极板均分别连接至共模电平V_CM。

优选地，所述的比较器包括NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3、反相器INV0、反相器INV1；其中NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4尺寸相等，NMOS管MN5和NMOS管MN6尺寸相等、PMOS管MP1和PMOS管MP2尺寸相等、PMOS管MP0和PMOS管MP3尺寸相等；

所述NMOS管MN0的栅极连接时钟信号，源极接地，漏接分别连接NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4的源极；

所述NMOS管MN1的栅极为比较器的第一正输入端，漏极连接NMOS管MN5的源极；

所述NMOS管MN2的栅极为比较器的第二正输入端，漏极连接NMOS管MN5的源极；

所述NMOS管MN3的栅极为比较器的第二负输入端，漏极连接NMOS管MN6的源极；

所述NMOS管MN4的栅极为比较器的第一负输入端，漏极连接NMOS管MN6的源极；

所述NMOS管MN5的栅极分别连接PMOS管MP1的栅极、PMOS管MP2的漏极、PMOS管MP3的漏极、反相器INV1的输入端和NMOS管MN6的漏极，所述NMOS管MN5的漏极分别连接反相器INV0的输入端、PMOS管MP0的漏极、PMOS管MP1的漏极、PMOS管MP2的栅极和NMOS管MN6的栅极；

反相器INV0的输出端为比较器的正输出端；

反相器INV1的输出端为比较器的负输出端；

PMOS管MP0的栅极和PMOS管MP3的栅极分别连接时钟信号；

电源电压VDD分别连接PMOS管MP0、PMOS管MP1、PMOS管MP2和PMOS管MP3的源极。

本发明所述一种四阶噪声整形逐次逼近模数转换器，其优点在于，通过将二阶EF和二阶CIFF结构级联，仅使用单个放大器实现了量化噪声四阶噪声整形效果，提高SAR-ADC转换精度。共用放大器，同时为误差反馈通路和积分前馈通路提供增益补偿，减小了多输入比较器提供增益补偿时引入的热噪声。同时利用误差反馈通路对积分前馈通入中引入的噪声进行二阶整形。单个放大器的使用降低了系统整体功耗。因此，本发明可以广泛应用于高精度低功耗的模数转换应用，适用于高精度的传感电路。

附图说明

图1是本发明所述一种四阶噪声整形逐次逼近模数转换器的结构示意图。

图2是本发明所述正FIR滤波器的电路结构示意图；

图3是本发明所述负FIR滤波器的电路结构示意图。

图4是本发明所述正IIR滤波器的电路结构示意图；

图5是本发明所述负IIR滤波器的电路结构示意图。

图6是本发明所述比较器的电路结构示意图。

图7是本发明所述一种四阶噪声整形逐次逼近模数转换器的时序控制示意图。

图8是本发明所述一种四阶噪声整形逐次逼近模数转换器的信号流结构示意图。

图9是本发明所述一种四阶噪声整形逐次逼近模数转换器的仿真输出结果频谱图。

具体实施方式

如图1所示，本发明所述一种四阶噪声整形逐次逼近模数转换器包括电容DAC正端、电容DAC负端、二阶的误差反馈通路、放大器、二阶的积分前馈通路、比较器和SAR逻辑模块。所述放大器可采用低功耗动态放大器实现整体系统功耗进一步优化，也可采用闭环放大器，实现高PVT稳定性。

正输入端V_inp通过第一开关阵列S_DAC1连接至第一电容阵列C_DAC1下极板。第一电容阵列C_DAC1下极板通过控制开关S_C1连接至正参考电平V_REFP、负参考电平V_REFN和共模电平V_CM。第一电容阵列C_DAC1上极板连接误差反馈通路输入端V_AP。

负输入端V_inn通过第二开关阵列S_DAC2连接至第二电容阵列C_DAC2下极板。第二电容阵列C_DAC2下极板通过控制开关S_C2连接至正参考电平V_REFP、负参考电平V_REFN和共模电平V_CM。第二电容阵列C_DAC2上极板连接误差反馈通路输入端V_AN。

二阶的误差反馈通路包括正FIR滤波器和负FIR滤波器：

所述的正FIR滤波器串接在第一电容阵列C_DAC1上极板和放大器的正输入端之间。正FIR滤波器还接收放大器反馈的输出端信号。正FIR滤波器输出端V_BP还连接至比较器的第二正输入端。

所述的负FIR滤波器串接在第二电容阵列C_DAC2上极板和放大器的负输入端之间。负FIR滤波器还接收放大器反馈的输出端信号。负FIR滤波器输出端V_BN还连接至比较器的第二负输入端。

二阶的积分前馈通路包括正IIR滤波器和负IIR滤波器：

所述的正IIR滤波器串接在放大器正输出端+V_AMP和比较器的第一正输入端之间。

所述的负IIR滤波器串接在放大器负输出端-V_AMP和比较器的第一负输入端之间。

所述SAR逻辑模块根据比较器输出结果输出数字信号Dout以及控制信号。控制信号用于对电容DAC正端内的控制开关S_C1和电容DAC负端内的控制开关S_C2进行切换控制。

如图2所示，所述正FIR滤波器包括一个无源求和电容C_serp、三个采样电容C_fp1～C_fp3、两个复位开关S_A0P和S_B0P、六个采样开关S_fp1～S_fp6、六个无源共享开关S_sp1～S_sp6。

所述无源求和电容C_serp上极板连接至正FIR滤波器的输出端V_BP，并通过复位开关S_B0P连接至共模电平V_CM。无源求和电容C_serp下极板连接至正FIR滤波器输入端V_AP，并通过复位开关S_A0P连接至共模电平V_CM。

采样电容C_fp1上极板分别通过采样开关S_fp1连接至放大器的正输出端+V_AMP，通过共享开关S_sp1连接至输出端V_BP；下极板分别通过采样开关S_fp2连接至共模电平V_CM，通过共享开关S_sp2连接至输入端V_AP。

采样电容C_fp2上极板分别通过采样开关S_fp3连接至放大器的负输出端-V_AMP，通过共享开关S_sp3连接至输出端V_BP；下极板分别通过采样开关S_fp4连接至共模电平V_CM，通过共享开关S_sp4连接至输入端V_AP。

采样电容C_fp3上极板分别通过采样开关S_fp5连接至放大器的负输出端-V_AMP，通过共享开关S_sp5连接至输出端V_BP；下极板分别通过采样开关S_fp6连接至共模电平V_CM，通过共享开关S_sp6连接至输入端V_AP。

如图3所示，所述负FIR滤波器包括一个无源求和电容C_sern、三个采样电容C_fn1～C_fn3、两个复位开关S_A0N和S_B0N、六个采样开关S_fn1～S_fn6、六个无源共享开关S_sn1～S_sn6。

所述无源求和电容C_sern上极板连接至负FIR滤波器的输出端V_BN，并通过复位开关S_B0N连接至共模电平V_CM。无源求和电容C_sern下极板连接至负FIR滤波器输入端V_AN，并通过复位开关S_A0N连接至共模电平V_CM。

采样电容C_fn1上极板分别通过采样开关S_fn1连接至放大器的负输出端-V_AMP，通过共享开关S_sn1连接至输出端V_BN；下极板分别通过采样开关S_fn2连接至共模电平V_CM，通过共享开关S_sn2连接至输入端V_AN；

采样电容C_fn2上极板分别通过采样开关S_fn3连接至放大器的正输出端+V_AMP，通过共享开关S_sn3连接至输出端V_BN；下极板分别通过采样开关S_fn4连接至共模电平V_CM，通过共享开关S_sn4连接至输入端V_AN；

采样电容C_fn3上极板分别通过采样开关S_fn5连接至放大器的正输出端+V_AMP，通过共享开关S_sn5连接至输出端V_BN；下极板分别通过采样开关S_fn6连接至共模电平V_CM，通过共享开关S_sn6连接至输入端V_AN。

如图4所示，所述正IIR滤波器包括一个采样电容C_IIRP、两个积分电容C_ip1～C_ip2、一个采样开关S_ip、两个积分开关S_ip1～S_ip2。

所述采样电容C_IIRP上极板分别通过采样开关S_ip连接至放大器的正输出端+V_AMP，通过积分开关S_ip1连接至积分电容C_ip1上极板，通过积分开关S_ip2连接至积分电容C_ip2上极板；积分电容C_ip2上极板还连接正IIR滤波器的输出端V_CP；

采样电容C_IIRP、积分电容C_ip1和积分电容C_ip2的下极板均分别连接至共模电平V_CM。

如图5所示，所述负IIR滤波器包括一个采样电容C_IIRN、两个积分电容C_in1～C_in2、一个采样开关S_in、两个积分开关S_in1～S_in2。

所述采样电容C_IIRN上极板分别通过采样开关S_in连接至放大器的负输出端-V_AMP，通过积分开关S_in1连接至积分电容C_in1上极板，通过积分开关S_in2连接至积分电容C_in2上极板；积分电容C_in2上极板还连接负IIR滤波器的输出端V_CN；

采样电容C_IIRN、积分电容C_in1和积分电容C_in2的下极板均分别连接至共模电平V_CM。

如图6所示，所述比较器模块包括七个NMOS管MN0～MN6、四个PMOS管MP0～MP3、两个反相器INV0和INV1。

其中NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4尺寸相等，NMOS管MN5和NMOS管MN6尺寸相等、PMOS管MP1和PMOS管MP2尺寸相等、PMOS管MP0和PMOS管MP3尺寸相等。

所述NMOS管MN0的栅极连接时钟信号，源极接地，漏接分别连接NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4的源极。

所述NMOS管MN1的栅极为比较器的第一正输入端，漏极连接NMOS管MN5的源极。

所述NMOS管MN2的栅极为比较器的第二正输入端，漏极连接NMOS管MN5的源极。

所述NMOS管MN3的栅极为比较器的第二负输入端，漏极连接NMOS管MN6的源极。

所述NMOS管MN4的栅极为比较器的第一负输入端，漏极连接NMOS管MN6的源极。

所述NMOS管MN5的栅极分别连接PMOS管MP1的栅极、PMOS管MP2的漏极、PMOS管MP3的漏极、反相器INV1的输入端和NMOS管MN6的漏极，所述NMOS管MN5的漏极分别连接反相器INV0的输入端、PMOS管MP0的漏极、PMOS管MP1的漏极、PMOS管MP2的栅极和NMOS管MN6的栅极。

反相器INV0的输出端为比较器的正输出端。

反相器INV1的输出端为比较器的负输出端。

PMOS管MP0的栅极和PMOS管MP3的栅极分别连接时钟信号。

电源电压VDD分别连接PMOS管MP0、PMOS管MP1、PMOS管MP2和PMOS管MP3的源极。

本发明所述一种四阶噪声整形逐次逼近模数转换器用于高精度模数转换，工作原理如下：

如图7所示，Φ是指控制的时钟信号，如下标s表示采样控制信号，当Φs为高的时候，表示系统进入采样阶段。

在第T-1个转换周期，首先信号Φs变为高电平进入采样阶段，第一电容阵列C_DAC1和第二电容阵列C_DAC2下极板分别连接正输入端V_inp和负输入端V_inn。同时正FIR滤波器和负FIR滤波器中复位开关S_A0P、复位开关S_A0N、复位开关S_B0P和复位开关S_B0N闭合，使输入端V_AP、输入端V_AN、输出端V_BP、输出端V_BN四个节点连接至共模电平V_CM。

采样完成后信号Φ_FB1和信号Φ_FB3变为高电平，进入误差反馈的无源共享阶段。带有第T-2个周期残差V_res[T-2]的采样电容C_fp1、采样电容C_fp3并联到无源求和电容C_serp两端。采样电容C_fn1、采样电容C_fn3并联到采样电容C_sern两端，从而实现电荷共享。同时，积分前馈通路也进入积分阶段，信号Φ_INT1和信号Φ_INT2依次变为高电平。信号Φ_INT1为高电平的积分阶段：积分开关S_ip1、积分开关S_in1闭合，积分电容C_ip1、积分电容C_in1完成一阶积分。信号Φ_INT2为高电平的积分阶段：积分开关S_ip2、积分开关S_in2闭合，积分电容C_ip2、积分电容C_in2完成二阶积分，并分别输入至比较器第一正输入端和第一负输入端。

接下来进入信号Φ_EN为高电平的转换阶段。比较器开始工作，其控制信号为Φ_C，高电平比较，低电平锁存。在这个阶段SAR逻辑模块根据比较器输出控制第一电容阵列C_DAC1和第二电容阵列C_DAC2下极板连接不同参考电平。

转换阶段完成后进入信号Φ_FIR1和信号Φ_FIR3为高的残差放大阶段，在这个阶段放大器采样并放大本周期内的残差V_res[T-1]。正输出端+V_AMP连接到采样电容C_fp1、采样电容C_fn3、采样电容C_IIRP上极板，负输出端-V_AMP连接到采样电容C_fp3、采样电容C_fn1、采样电容C_IIRN上极板。

在第T个转换周期，与第T-1个转换周期区别在于信号Φ_FB2和信号Φ_FB3交替变高，信号Φ_FIR2和信号Φ_FIR3交替变高。使得采样电容C_fp2和采样电容C_fp3交替并联到无源求和电容C_serp两端，以及使得采样电容C_fn2和采样电容C_fn3交替并联到无源求和电容C_sern两端。

信号Φ_INT2和信号Φ_INT2令积分前馈通路在一个周期内完成二阶工作，而信号Φ_FB2、信号Φ_FB3、信号Φ_FIR2和信号Φ_FIR3令误差反馈通路在两个相邻周期内完成二阶工作。

误差反馈通路中电容比值为：

C_serp＝α*C_fp2＝α*C_fp3＝1/2*α*C_fp1

C_sern＝α*C_fn2＝α*C_fn3＝1/2*α*C_fn1

积分前馈通路中电容比值为：

C_ip1＝C_ip2＝β*C_IIRP

C_in1＝C_in2＝β*C_IIRN

其中α和β分别为比例系数。

如图8所示，整个转换阶段实现了二阶误差反馈和二阶积分前馈级联的噪声传递函数，放大器增益为K，误差反馈噪声传递函数为：

积分前馈噪声传递函数为：

级联之后，最终实现四阶噪声整形效果，系统的噪声传递函数为：

NTF＝NTF_EF·NTF_CIFF

共用同一个放大器，噪声整形效果达到最优时增益K满足条件为：

K＝3+α＝(1+β)²

从噪声传递函数NTF的表达式可以得出，对于系统量化噪声E来说，其本质是一个四阶的高通滤波器，低频段噪声被整形到有效信号的带宽之外，从而提高了转换精度。同时，由于NTF是由积分前馈通路和误差反馈通路级联而成，因此积分前馈通路中所引入的电容热噪声和比较器第二正输入端、第二负输入端引入的热噪声也会被级联的误差反馈通路NTF_EF实现二阶整形，这些噪声相当于通过了一个二阶的高通滤波器。

图9为本发明的仿真输出结果的FFT频谱图，仿真条件为电源电压1V，温度为室温，台积电TSMC65nm工艺，输入信号频率为302.734375KHz，采样率为10MHz，10倍过采样率。经本发明的SAR-ADC转换后数字码进行FFT分析，可以看到信号输出频谱的噪底为-110dB，且在带宽外实现了80dB/dec的整形效果，验证其实现了四阶的量化噪声整形效果。信噪失真比SNDR为87.8dB，经等效换算得出有效位数为14.3位，电路功耗为127.8μW，相比原8位的SAR ADC多出了6.3位的效果，性能提升非常明显。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。

Claims (10)

1.一种四阶噪声整形逐次逼近模数转换器，其特征在于，包括：电容DAC正端、电容DAC负端、二阶的误差反馈通路、放大器、二阶的积分前馈通路、比较器和SAR逻辑模块；

所述的电容DAC正端和电容DAC负端分别将接收到的信号转换为模拟信号后依次输入至误差反馈通路、放大器、积分前馈通路、比较器和SAR逻辑模块；

所述放大器的正输出端和负输出端还反馈输入至所述误差反馈通路中；

所述误差反馈通路的输出端还连接所述比较器的输入端；

所述SAR逻辑模块根据比较器输出结果输出数字信号Dout以及控制信号，控制信号对电容DAC正端内的控制开关S_C1和电容DAC负端内的控制开关S_C2进行切换控制。

2.根据权利要求1所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述的电容DAC正端包括正输入端V_inp、控制开关S_C1、第一开关阵列S_DAC1和第一电容阵列C_DAC1；

正输入端V_inp通过第一开关阵列S_DAC1连接至第一电容阵列C_DAC1下极板，第一电容阵列C_DAC1下极板通过控制开关S_C1连接至正参考电平V_REFP、负参考电平V_REFN、共模电平V_CM；第一电容阵列C_DAC1上极板连接误差反馈通路。

3.根据权利要求2所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述的电容DAC负端包括负输入端V_inn、控制开关S_C2、第二开关阵列S_DAC2和第二电容阵列C_DAC2；

负输入端V_inn通过第二开关阵列S_DAC2连接至第二电容阵列C_DAC2下极板，第二电容阵列C_DAC2下极板通过控制开关S_C2连接至负参考电平V_REFP、负参考电平V_REFN、共模电平V_CM；第二电容阵列C_DAC2上极板连接误差反馈通路。

4.根据权利要求3所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述的误差反馈通路包括正FIR滤波器和负FIR滤波器；

所述正FIR滤波器接收放大器反馈的正输出和负输出；正FIR滤波器的输入端V_AP连接所述第一电容阵列C_DAC1上极板；输出端V_BP分别连接放大器的正输入端和所述比较器的第二正输入端；

所述负FIR滤波器接收放大器反馈的正输出和负输出；负FIR滤波器的输入端V_AN连接所述第二电容阵列C_DAC2上极板；输出端V_BN分别连接放大器的负输入端和所述比较器的第二负输入端。

5.根据权利要求4所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述正FIR滤波器包括：

无源求和电容C_serp、采样电容C_fp1、采样电容C_fp2、采样电容C_fp3、复位开关S_A0P、复位开关S_B0P、采样开关S_fp1、采样开关S_fp2、采样开关S_fp3、采样开关S_fp4、采样开关S_fp5、采样开关S_fp6、无源共享开关S_sp1、无源共享开关S_sp2、无源共享开关S_sp3、无源共享开关S_sp4、无源共享开关S_sp5、无源共享开关S_sp6；

所述无源求和电容C_serp上极板连接至输出端V_BP，并通过复位开关S_B0P连接至共模电平V_CM；无源求和电容C_serp下极板连接至输入端V_AP，并通过复位开关S_A0P连接至共模电平V_CM；

采样电容C_fp1上极板分别通过采样开关S_fp1连接至放大器的正输出端+V_AMP，通过共享开关S_sp1连接至输出端V_BP；下极板分别通过采样开关S_fp2连接至共模电平V_CM，通过共享开关S_sp2连接至输入端V_AP；

采样电容C_fp2上极板分别通过采样开关S_fp3连接至放大器的负输出端-V_AMP，通过共享开关S_sp3连接至输出端V_BP；下极板分别通过采样开关S_fp4连接至共模电平V_CM，通过共享开关S_sp4连接至输入端V_AP；

采样电容C_fp3上极板分别通过采样开关S_fp5连接至放大器的负输出端-V_AMP，通过共享开关S_sp5连接至输出端V_BP；下极板分别通过采样开关S_fp6连接至共模电平V_CM，通过共享开关S_sp6连接至输入端V_AP。

6.根据权利要求4所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述负FIR滤波器包括：

无源求和电容C_sern、采样电容C_fn1、采样电容C_fn2、采样电容C_fn3、复位开关S_A0N、复位开关S_B0N、采样开关S_fn1、采样开关S_fn2、采样开关S_fn3、采样开关S_fn4、采样开关S_fn5、采样开关S_fn6、无源共享开关S_sn1、无源共享开关S_sn2、无源共享开关S_sn3、无源共享开关S_sn4、无源共享开关S_sn5、无源共享开关S_sn6；

所述无源求和电容C_sern上极板连接至输出端V_BN，并通过复位开关S_B0N连接至共模电平V_CM；无源求和电容C_sern下极板连接至输入端V_AN，并通过复位开关S_A0N连接至共模电平V_CM；

采样电容C_fn1上极板分别通过采样开关S_fn1连接至放大器的负输出端-V_AMP，通过共享开关S_sn1连接至输出端V_BN；下极板分别通过采样开关S_fn2连接至共模电平V_CM，通过共享开关S_sn2连接至输入端V_AN；

采样电容C_fn2上极板分别通过采样开关S_fn3连接至放大器的正输出端+V_AMP，通过共享开关S_sn3连接至输出端V_BN；下极板分别通过采样开关S_fn4连接至共模电平V_CM，通过共享开关S_sn4连接至输入端V_AN；

采样电容C_fn3上极板分别通过采样开关S_fn5连接至放大器的正输出端+V_AMP，通过共享开关S_sn5连接至输出端V_BN；下极板分别通过采样开关S_fn6连接至共模电平V_CM，通过共享开关S_sn6连接至输入端V_AN。

7.根据权利要求3所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述的积分前馈通路包括正IIR滤波器和负IIR滤波器；

所述正IIR滤波器串接在放大器的正输出端+V_AMP和比较器的第一正输入端之间；

所述负IIR滤波器串接在放大器的负输出端-V_AMP和比较器的第一负输入端之间。

8.根据权利要求7所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述正IIR滤波器包括：

采样电容C_IIRP、积分电容C_ip1、积分电容C_ip2、采样开关S_ip、积分开关S_ip1、积分开关S_ip2；

所述采样电容C_IIRP上极板分别通过采样开关S_ip连接至放大器的正输出端+V_AMP，通过积分开关S_ip1连接至积分电容C_ip1上极板，通过积分开关S_ip2连接至积分电容C_ip2上极板；积分电容C_ip2上极板还连接正IIR滤波器的输出端V_CP；

采样电容C_IIRP、积分电容C_ip1和积分电容C_ip2的下极板均分别连接至共模电平V_CM。

9.根据权利要求7所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述负IIR滤波器包括：

采样电容C_IIRN、积分电容C_in1、积分电容C_in2、采样开关S_in、积分开关S_in1、积分开关S_in2；

所述采样电容C_IIRN上极板分别通过采样开关S_in连接至放大器的负输出端-V_AMP，通过积分开关S_in1连接至积分电容C_in1上极板，通过积分开关S_in2连接至积分电容C_in2上极板；积分电容C_in2上极板还连接负IIR滤波器的输出端V_CN；

采样电容C_IIRN、积分电容C_in1和积分电容C_in2的下极板均分别连接至共模电平V_CM。

10.根据权利要求3所述一种四阶噪声整形逐次逼近模数转换器，其特征在于，所述的比较器包括NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3、反相器INV0、反相器INV1；其中NMOS管MN1、NMOS管MN2、NMOS管MN3和NMOS管MN4尺寸相等，NMOS管MN5和NMOS管MN6尺寸相等、PMOS管MP1和PMOS管MP2尺寸相等、PMOS管MP0和PMOS管MP3尺寸相等；

所述NMOS管MN0的栅极连接时钟信号，源极接地，漏接分别连接NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4的源极；

所述NMOS管MN1的栅极为比较器的第一正输入端，漏极连接NMOS管MN5的源极；

所述NMOS管MN2的栅极为比较器的第二正输入端，漏极连接NMOS管MN5的源极；

所述NMOS管MN3的栅极为比较器的第二负输入端，漏极连接NMOS管MN6的源极；

所述NMOS管MN4的栅极为比较器的第一负输入端，漏极连接NMOS管MN6的源极；

所述NMOS管MN5的栅极分别连接PMOS管MP1的栅极、PMOS管MP2的漏极、PMOS管MP3的漏极、反相器INV1的输入端和NMOS管MN6的漏极，所述NMOS管MN5的漏极分别连接反相器INV0的输入端、PMOS管MP0的漏极、PMOS管MP1的漏极、PMOS管MP2的栅极和NMOS管MN6的栅极；

反相器INV0的输出端为比较器的正输出端；

反相器INV1的输出端为比较器的负输出端；

PMOS管MP0的栅极和PMOS管MP3的栅极分别连接时钟信号；

电源电压VDD分别连接PMOS管MP0、PMOS管MP1、PMOS管MP2和PMOS管MP3的源极。

Images