CN117394858B - 一种降低回踢噪声的比较器、模数转换器及装置 - Google Patents
一种降低回踢噪声的比较器、模数转换器及装置 Download PDFInfo
- Publication number
- CN117394858B CN117394858B CN202311676115.8A CN202311676115A CN117394858B CN 117394858 B CN117394858 B CN 117394858B CN 202311676115 A CN202311676115 A CN 202311676115A CN 117394858 B CN117394858 B CN 117394858B
- Authority
- CN
- China
- Prior art keywords
- module
- tube
- capacitor
- comparator
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 72
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 238000006386 neutralization reaction Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000003071 parasitic effect Effects 0.000 claims abstract description 18
- 230000008929 regeneration Effects 0.000 claims abstract description 17
- 238000011069 regeneration method Methods 0.000 claims abstract description 17
- 230000008569 process Effects 0.000 claims abstract description 13
- 230000001965 increasing effect Effects 0.000 claims abstract description 5
- 230000002708 enhancing effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009024 positive feedback mechanism Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
Abstract
本发明公开了一种降低回踢噪声的比较器、模数转换器及装置，属于模拟集成电路技术领域。所述比较器，包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块，所述输入对管模块连接隔绝开关模块和中和电容模块，所述隔绝开关模块连接锁存器模块，隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声，中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响，减小了由时钟信号翻转导致的回踢噪声，还包括延迟增强时钟模块，用于增大非交叠时钟的延时，从而减小所述降低回踢噪声的比较器的回踢噪声。本发明比较器动态功耗仅为5.2uW，且回踢噪声相比于现有结构降低18倍，其总体噪声性能优化4倍。
Description
技术领域
本发明涉及模拟集成电路技术领域，尤其涉及一种降低回踢噪声的比较器、模数转换器及装置。
背景技术
CMOS图像传感器接口电路主要由ADC、缓冲器以及存储器组成，其中ADC在噪声、功率和速度方面是限制其性能的主要模块，而比较器是所有ADC的基本组成模块，其中动态比较器以低功耗且高速的优点而被广泛应用到各种ADC结构中，其中以Strong Arm latch比较器最为常用，但是不论是什么结构的动态比较器，它们均存在很高的Kickback Noise(回踢噪声)，回踢噪声是指在比较器工作过程中，通过晶体管的寄生电容导致再生节点的电压变化耦合到输入端，使得输入信号被干扰，降低了比较器的精度，在高分辨率的图像传感器中，比较器的回踢噪声以及整体功率是限制其性能的关键，因此设计一种低回踢噪声且低功耗的动态比较器是很有必要的。而传统的降低回踢噪声的方法是在比较器前面加一级预放大级，但是当比较器工作在较高频率时，这种方法对回踢噪声的降低效果并不明显；近年来有通过加入隔离开关管来降低比较器回踢噪声的技术，但此方法仅能降低由输出变化引起的回踢噪声，而由时钟翻转引起的回踢噪声并未得到有效抑制。
动态比较器是所有ADC中至关重要的模块，其性能也是限制ADC整体性能的关键，传统的Strong Arm比较器如图1所示。其基本原理是利用正反馈机制将正负输出端（VOP与VON），根据正负输入端(VIP与VIN)电压的差值大小而分别上拉到电源电压（VDD）以及地电压，这个过程也叫再生，而动态比较器在每个时钟（CLK）周期的再生完成后，还会进行复位过程，在复位时，再生节点会以一定速率下拉到地或到电源电压，此电压变化可能会通过寄生电容耦合到输入端，这就形成了回踢噪声。近年有研究将再生电路与输入部分隔绝来降低回踢噪声，其结构如图2所示。
图2结构的原理是通过插入M1与M3开关管隔绝了再生过程与输入对管，其中VSS为地电位。当时钟信号为低电平时，比较器开始工作，即开始再生过程，此时M1与M3打开，比较器完成比较过程。当时钟信号为高电平时，比较器开始复位，此时M1与M3关闭，由于M1与M3的存在，再生节点的电压变化很难耦合到输入端，因此减小了回踢噪声。同时加入了M2管，当时钟信号为高电平，即比较器开始复位时，M2打开，使得正负两条通路相连，这种做法可以减小因加入开关管而造成的比较器失调。
图2的结构有两个缺点。一是其采用的技术对比较器的回踢噪声能够起到一定的抑制作用，但回踢噪声减小的效果并不明显，这是因为回踢噪声形成的方式除了在复位过程中再生节点的电压变化耦合到输入对管外，时钟信号的切换也会通过寄生电容耦合到输入形成回踢噪声，比如图2中的M1管与M3管，当时钟信号发生翻转时，时钟信号的变化会通过M1的源端寄生电容以及M3的漏端寄生电容耦合到输入管，因此，与传统的Strong Arm比较器一样，图2中的比较器并没有对时钟信号造成的回踢噪声做处理。
二是其采用的结构虽然减小了回踢噪声，但其总噪声性能剧烈恶化，图3给出了图2结构与传统的Strong Arm比较器的总噪声性能对比。传统的Strong Arm比较器的总噪声为4.89mV，而图2结构的比较器总噪声为167.04mV，其总噪声恶化了34倍，这在需要用到高精度ADC的应用场合是不可接受的。
发明内容
本发明的目的在于克服现有技术的不足，提供一种降低回踢噪声的比较器、模数转换器及装置。
本发明的目的是通过以下技术方案来实现的：本发明第一方面提供：一种降低回踢噪声的比较器，包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块，所述输入对管模块连接隔绝开关模块和中和电容模块，所述隔绝开关模块连接锁存器模块，所述隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声，所述中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响，减小由时钟信号翻转导致的回踢噪声。
优选的，所述的输入对管模块包括第一NMOS管MN1、第二NMOS管MN2、第一电容C1和第二电容C2，所述第一NMOS管MN1的栅极连接第一电容C1的第一端，第一NMOS管MN1的漏极连接隔绝开关模块，第一NMOS管MN1的源极连接地GND；所述第一电容C1的第二端连接所述中和电容模块；所述第二NMOS管MN2的栅极连接第二电容C2的第一端，第二NMOS管MN2的漏极连接隔绝开关模块，第二NMOS管MN2的源极连接地GND；所述第一电容C1和第二电容C2为寄生电容。
优选的，所述的隔绝开关模块包括第一PMOS管MP1、第二PMOS管MP2、第五NMOS管MN5和第六NMOS管MN6、第三电容C3、第四电容C4、第五电容C5和第六电容C6，所述第五NMOS管MN5的栅极连接第一时钟信号源CLK和第三电容C3的第一端，第五NMOS管MN5的漏极连接锁存器模块，第五NMOS管MN5的源极连接输入对管模块；所述第三电容C3的第二端连接输入对管模块；所述第一PMOS管MP1的源极连接锁存器模块，第一PMOS管MP1的栅极连接第二时钟信号源CLKN、第二PMOS管MP2的栅极和第五电容C5的第一端，第一PMOS管MP1的漏极连接输入对管模块；第五电容C5的第二端连接输入对管模块；所述第二PMOS管MP2的栅极连接第二时钟信号源CLKN、第一PMOS管MP1的栅极和第六电容C6的第一端，第二PMOS管MP2的源极连接锁存器模块，第二PMOS管MP2的漏极连接输入对管模块；所述第六NMOS管MN6的漏极连接锁存器模块，第六NMOS管MN6的源极连接输入对管模块，第六NMOS管MN6的栅极连接第一时钟信号源CLK和第四电容C4的第一端；所述第四电容C4的第二端连接输入对管模块。
优选的，所述的中和电容模块包括第三NMOS管MN3和第四NMOS管MN4，所述第三NMOS管MN3的栅极连接输入对管模块，所述第三NMOS管MN3的漏极和源极连接隔绝开关模块；所述第四NMOS管MN4的栅极连接输入对管模块，所述第四NMOS管MN4的漏极和源极连接隔绝开关模块。
优选的，还包括第七PMOS管MP7和第八PMOS管MP8，所述第七PMOS管MP7的栅极连接第一时钟信号源CLK，第七PMOS管MP7的源极连接电源电压VDD，第七PMOS管MP7的漏极连接隔绝开关模块；所述第八PMOS管MP8的栅极连接第一时钟信号源CLK，第八PMOS管MP8的源极连接电源电压VDD，第八PMOS管MP8的漏极连接隔绝开关模块；所述第七PMOS管MP7和第八PMOS管MP8用于减小比较器失调。
优选的，还包括延迟增强时钟模块，用于增大非交叠时钟的延时，从而减小所述降低回踢噪声的比较器的回踢噪声，所述延迟增强时钟模块包括两相非交叠时钟产生电路，所述两相非交叠时钟产生电路包括多个首尾相接的新型反相器、与非逻辑门NAND，所述与非逻辑门NAND的输出端连接新型反相器的输入端，所述新型反相器包括第九NMOS管MN9、第九PMOS管MP9、第十NMOS管MN10和第十PMOS管MP10，所述第九NMOS管MN9的栅极连接输入信号VIN，第九NMOS管MN9的漏极连接电压电源VDD，第九NMOS管MN9的源极连接第九PMOS管MP9的源极、第十NMOS管MN10的栅极和第十PMOS管MP10的栅极；所述第九PMOS管MP9的栅极连接输入信号VIN，第九PMOS管MP9的漏极连接地GND；所述第十NMOS管MN10的漏极输出信号VOUT，第十NMOS管MN10的源极连接地GND；所述第十PMOS管MP10的源极连接电源电压VDD，第十PMOS管MP10的漏极输出信号VOUT。
本发明第二方面提供：一种降低回踢噪声的模数转换器，其特征在于：包含上述任一种降低回踢噪声的比较器。
本发明第三方面提供：一种降低回踢噪声的装置，其特征在于：包含上述降低回踢噪声的模数转器。
本发明的有益效果是：
1）通过加入中和电容以及延迟增强时钟的方式大幅减小了由时钟翻转引起的回踢噪声，本发明的比较器回踢噪声相比于传统结构降低了80倍。
2）除掉了传统比较器尾电流源，通过开关管动态控制比较器的比较与复位过程，减小了比较器功耗，同时开关管采用传输门结构，降低导通阻抗，减小了比较器总噪声，改善了图2结构总噪声性能差的缺点，且在低功耗的情况下将回踢噪声降低至15uV，使得该比较器具有低功耗以及低回踢噪声的特点。
3）加入了隔绝开关来减小再生节点在复位过程耦合到输入的回踢噪声。
附图说明
图1为传统Strong Arm比较器电路原理图；
图2为采用隔离技术的低回踢噪声比较器电路原理图；
图3为传统Strong Arm比较器与图2结构比较器噪声对比图；
图4为本发明降低回踢噪声的比较器电路原理图；
图5为本发明降低回踢噪声的比较器回踢噪声通路原理图；
图6为本发明降低回踢噪声的比较器中和电容消除寄生电容原理图；
图7为本发明新型反相器电路原理图；
图8为本发明延迟增强两相非交叠时钟电路原理图；
图9为本发明两相非交叠时钟电路与传统非交叠时钟电路产生的时钟信号延时对比图；
图10为本发明比较器回踢噪声结果及对比图。
具体实施方式
下面将结合实施例，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提出了一种降低回踢噪声的比较器，其能够同时抑制再生节点以及时钟信号引起的回踢噪声。其原理图如图4所示，其中MN1与MN2作为比较器的输入对管，MN7、MN8与MP3~6共同组成了动态比较器的latch结构，MP7与MP8可以使得复位点X、Y在比较开始前处于同一电位VDD，可以减小比较器失调。在以上传统的Strong Arm比较器基础上，加入了隔绝开关(由MP1、MP2、MN5和MN6组成的传输门开关)来减小再生节点在复位过程耦合到输入的回踢噪声，同时加入MN3与MN4组成中和电容，近似抵消了输入对管的栅漏寄生电容的影响，减小了由时钟信号翻转导致的回踢噪声，最后进一步加入了一种延迟增强时钟(图8)，通过新型的反相器结构(图7)极大的增大了非交叠时钟的延时，运用在此比较器中可大幅减小其回踢噪声。接下来将以比较器回踢噪声形成的两种机理来介绍本比较器减小回踢噪声的原理。
（1）减小由输出节点变化引起的回踢噪声
如图5所示，本发明采用MN5、MN6、MP1与MP2组成隔绝开关，如果没有这个隔绝开关，P、Q节点会在复位阶段通过寄生电容Cgd1与Cgd2耦合到输入端形成回踢噪声，图2结构的比较器正是减小了这一部分回踢噪声，但其N管开关导通阻抗较大，使其整体噪声性能严重恶化，本发明采用传输门结构作为开关管来隔绝P、Q点与输入对管，进而减小P、Q节点引起的噪声，传输门的导通阻抗更小，使得其对总体噪声性能恶化降低。
（2）减小由时钟翻转引起的回踢噪声
A、寄生电容技术
第一种方式仅能减小由再生节点(P、Q)引起的回踢噪声，但由时钟信号变化引起的回踢噪声才是主要部分。减小时钟信号形成的回踢噪声可以通过消除寄生电容的方法实现。如图5所示，时钟信号的变化之所以会耦合至输入端，是因为当时钟信号CLK翻转时，会通过开关管的以及/>电容耦合至X与Y点，产生噪声，这部分噪声又会通过输入对管的/>与/>电容耦合至输入而产生回踢噪声。因此通过加中和电容的方式可以等效消除掉/>与/>这两个寄生电容的影响，进而减小由时钟信号带来的回踢噪声，其原理如图6所示。图中的中和电容/>，若比较器X点与Y点的噪声电压变化是互补的(即幅度相等，相位相反)，那么X点通过/>耦合到正输入端的回踢噪声会与Y点通过中和电容/>耦合到正输入端的回踢噪声相互抵消，同理，Y点通过/>耦合到负输入端的回踢噪声也会与X点通过中和电容/>耦合到负输入端的回踢噪声相互抵消。因此，由时钟变化引起的回踢噪声将会被大幅减小。
B、延时增强时钟技术
进一步的，减小时钟信号翻转带来的回踢噪声还有另一种思路。如图5考虑当时钟CLK的上升沿来临时，CLKN的下降沿来临时，耦合到MN1与MN2的栅端的电荷量为：；
上式中表示栅漏单位覆盖电容，/>代表比较器输入共模电压，/>表示X与Y点的电压，将上式两边同时求导可得：/>
即可量化为耦合到输入端的回踢噪声，从上式可看出，要减小时钟信号带来的回踢噪声，需要减小X点以及Y点的电压变化率，而X与Y点的电压变化率与时钟CLK、CLKN的变化率正相关，因此可以通过减小时钟信号的变化率来减小时钟信号带来的回踢噪声，即需要增大时钟信号翻转时的延迟时间。本发明采用一种新型的延迟增强反相器，将这种反相器运用到两相非交叠时钟电路中，大幅度的增大了输出时钟信号的翻转延迟时间。
这种新型的反相器结构如图7所示，其在普通的反相器前级联了一级特殊的缓冲器，即NMOS管MN9在上连接电源电压，PMOS管MP9在下连接地电压，MP10与MN10在第二级作反相器。当输入信号VIN传输到VM节点时，其信号电位会损失一个MOS管的阈值电压VTH，因此再经过第二级反相器时，其翻转速度会变慢，因此这种结构极大的增强了反相器的延时，运用在非交叠时钟产生电路中，可产生翻转延迟时间显著增大的时钟信号，本发明采用的两相非交叠时钟产生电路如图8所示。其中NAND为与非逻辑门，反相器采用图7的新型结构反相器，输出的第一时钟信号CLK1与第二时钟信号CLK2分别作为图4中的时钟CLK与第N时钟CLKN。
本发明采用的两相非交叠时钟电路与传统非交叠时钟电路产生的时钟信号延时对比如图9所示。传统结构的时钟信号延时为0.02ns，本发明采用的两相非交叠时钟的时钟信号延时为0.3ns，相比于传统结构提高了15倍。将这种延时增强时钟应用到图4本发明比较器中，可大幅减小比较器的回踢噪声，其回踢噪声结果以及与传统结构和图2结构的对比结果如图10所示。
从图10可知，本发明比较器回踢噪声仅为15.23uV，而传统的Strong Arm比较器回踢噪声为1.33mV，相比于传统结构本发明将回踢噪声降低了80倍。最后本文结构、图2结构以及传统比较器的回踢噪声以及总体噪声性能对比如表1所示。本发明比较器动态功耗仅为5.2uW，且回踢噪声相比于图2结构降低18倍，其总体噪声性能优化4倍，在诸如图像传感器等低功耗高精度领域具有重要意义。
| 架构 | Strong Arm | 图2结构 | 本发明结构 |
| 回踢噪声(uV) | 1334 | 270.2 | 15.23 |
| 总噪声(mV) | 4.89 | 167 | 40.1 |
| 功耗(uW) | 13.25 | 5.793 | 5.232 |
表1 不同架构性能对比
参阅图1-图10，本发明提供一种技术方案：本发明第一方面提供：一种降低回踢噪声的比较器，包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块，所述输入对管模块连接隔绝开关模块和中和电容模块，所述隔绝开关模块连接锁存器模块，所述隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声，所述中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响，减小由时钟信号翻转导致的回踢噪声。其能够同时抑制再生节点以及时钟信号引起的回踢噪声。
在一些实施例中，所述的输入对管模块包括第一NMOS管MN1、第二NMOS管MN2、第一电容C1和第二电容C2，所述第一NMOS管MN1的栅极连接第一电容C1的第一端，第一NMOS管MN1的漏极连接隔绝开关模块，第一NMOS管MN1的源极连接地GND；所述第一电容C1的第二端连接所述中和电容模块；所述第二NMOS管MN2的栅极连接第二电容C2的第一端，第二NMOS管MN2的漏极连接隔绝开关模块，第二NMOS管MN2的源极连接地GND；所述第一电容C1和第二电容C2为寄生电容。
在一些实施例中，所述的隔绝开关模块包括第一PMOS管MP1、第二PMOS管MP2、第五NMOS管MN5和第六NMOS管MN6、第三电容C3、第四电容C4、第五电容C5和第六电容C6，所述第五NMOS管MN5的栅极连接第一时钟信号源CLK和第三电容C3的第一端，第五NMOS管MN5的漏极连接锁存器模块，第五NMOS管MN5的源极连接输入对管模块；所述第三电容C3的第二端连接输入对管模块；所述第一PMOS管MP1的源极连接锁存器模块，第一PMOS管MP1的栅极连接第二时钟信号源CLKN、第二PMOS管MP2的栅极和第五电容C5的第一端，第一PMOS管MP1的漏极连接输入对管模块；第五电容C5的第二端连接输入对管模块；所述第二PMOS管MP2的栅极连接第二时钟信号源CLKN、第一PMOS管MP1的栅极和第六电容C6的第一端，第二PMOS管MP2的源极连接锁存器模块，第二PMOS管MP2的漏极连接输入对管模块；所述第六NMOS管MN6的漏极连接锁存器模块，第六NMOS管MN6的源极连接输入对管模块，第六NMOS管MN6的栅极连接第一时钟信号源CLK和第四电容C4的第一端；所述第四电容C4的第二端连接输入对管模块。
在一些实施例中，所述的中和电容模块包括第三NMOS管MN3和第四NMOS管MN4，所述第三NMOS管MN3的栅极连接输入对管模块，所述第三NMOS管MN3的漏极和源极连接隔绝开关模块；所述第四NMOS管MN4的栅极连接输入对管模块，所述第四NMOS管MN4的漏极和源极连接隔绝开关模块。
在一些实施例中，还包括第七PMOS管MP7和第八PMOS管MP8，所述第七PMOS管MP7的栅极连接第一时钟信号源CLK，第七PMOS管MP7的源极连接电源电压VDD，第七PMOS管MP7的漏极连接隔绝开关模块；所述第八PMOS管MP8的栅极连接第一时钟信号源CLK，第八PMOS管MP8的源极连接电源电压VDD，第八PMOS管MP8的漏极连接隔绝开关模块；所述第七PMOS管MP7和第八PMOS管MP8用于减小比较器失调。
在一些实施例中，还包括延迟增强时钟模块，用于增大非交叠时钟的延时，从而减小所述降低回踢噪声的比较器的回踢噪声，所述延迟增强时钟模块包括两相非交叠时钟产生电路，所述两相非交叠时钟产生电路包括多个首尾相接的新型反相器、与非逻辑门NAND，所述与非逻辑门NAND的输出端连接新型反相器的输入端，所述新型反相器包括第九NMOS管MN9、第九PMOS管MP9、第十NMOS管MN10和第十PMOS管MP10，所述第九NMOS管MN9的栅极连接输入信号VIN，第九NMOS管MN9的漏极连接电压电源VDD，第九NMOS管MN9的源极连接第九PMOS管MP9的源极、第十NMOS管MN10的栅极和第十PMOS管MP10的栅极；所述第九PMOS管MP9的栅极连接输入信号VIN，第九PMOS管MP9的漏极连接地GND；所述第十NMOS管MN10的漏极输出信号VOUT，第十NMOS管MN10的源极连接地GND；所述第十PMOS管MP10的源极连接电源电压VDD，第十PMOS管MP10的漏极输出信号VOUT。
本发明第二方面提供：一种降低回踢噪声的模数转换器，其特征在于：包含上述任一种降低回踢噪声的比较器。
本发明第三方面提供：一种降低回踢噪声的装置，其特征在于：包含上述降低回踢噪声的模数转器。
在本发明中，通过加入传输门开关隔绝再生节点与输入对管，减小输出引起的回踢噪声的同时还可以降低比较器动态功耗，同时加入中和电容，进一步加入延迟增强时钟，大幅度减小了由时钟信号翻转带来的回踢噪声，最终本发明实现了低功耗且低回踢噪声的动态比较器，在低功耗高精度数据转换器领域有着重要意义。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (6)
1.一种降低回踢噪声的比较器，其特征在于：包括输入对管模块、锁存器模块、隔绝开关模块、中和电容模块，所述输入对管模块连接隔绝开关模块和中和电容模块，所述隔绝开关模块连接锁存器模块，所述隔绝开关模块用于减小再生节点在复位过程耦合到输入的回踢噪声，所述中和电容模块用于抵消输入对管模块的栅漏寄生电容的影响，减小由时钟信号翻转导致的回踢噪声；
所述的隔绝开关模块包括第一PMOS管MP1、第二PMOS管MP2、第五NMOS管MN5和第六NMOS管MN6、第三电容C3、第四电容C4、第五电容C5和第六电容C6，所述第五NMOS管MN5的栅极连接第一时钟信号源CLK和第三电容C3的第一端，第五NMOS管MN5的漏极连接锁存器模块，第五NMOS管MN5的源极连接输入对管模块；所述第三电容C3的第二端连接输入对管模块；所述第一PMOS管MP1的源极连接锁存器模块，第一PMOS管MP1的栅极连接第二时钟信号源CLKN、第二PMOS管MP2的栅极和第五电容C5的第一端，第一PMOS管MP1的漏极连接输入对管模块；第五电容C5的第二端连接输入对管模块；所述第二PMOS管MP2的栅极连接第二时钟信号源CLKN、第一PMOS管MP1的栅极和第六电容C6的第一端，第二PMOS管MP2的源极连接锁存器模块，第二PMOS管MP2的漏极连接输入对管模块；所述第六NMOS管MN6的漏极连接锁存器模块，第六NMOS管MN6的源极连接输入对管模块，第六NMOS管MN6的栅极连接第一时钟信号源CLK和第四电容C4的第一端；所述第四电容C4的第二端连接输入对管模块；
所述的中和电容模块包括第三NMOS管MN3和第四NMOS管MN4，所述第三NMOS管MN3的栅极连接输入对管模块，所述第三NMOS管MN3的漏极和源极连接隔绝开关模块；所述第四NMOS管MN4的栅极连接输入对管模块，所述第四NMOS管MN4的漏极和源极连接隔绝开关模块。
2.根据权利要求1所述的降低回踢噪声的比较器，其特征在于：所述的输入对管模块包括第一NMOS管MN1、第二NMOS管MN2、第一电容C1和第二电容C2，所述第一NMOS管MN1的栅极连接第一电容C1的第一端，第一NMOS管MN1的漏极连接隔绝开关模块，第一NMOS管MN1的源极连接地GND；所述第一电容C1的第二端连接所述中和电容模块；所述第二NMOS管MN2的栅极连接第二电容C2的第一端，第二NMOS管MN2的漏极连接隔绝开关模块，第二NMOS管MN2的源极连接地GND；所述第一电容C1和第二电容C2为寄生电容。
3.根据权利要求1所述的降低回踢噪声的比较器，其特征在于：还包括第七PMOS管MP7和第八PMOS管MP8，所述第七PMOS管MP7的栅极连接第一时钟信号源CLK，第七PMOS管MP7的源极连接电源电压VDD，第七PMOS管MP7的漏极连接隔绝开关模块；所述第八PMOS管MP8的栅极连接第一时钟信号源CLK，第八PMOS管MP8的源极连接电源电压VDD，第八PMOS管MP8的漏极连接隔绝开关模块；所述第七PMOS管MP7和第八PMOS管MP8用于减小比较器失调。
4.根据权利要求1-3任一项所述的降低回踢噪声的比较器，其特征在于：还包括延迟增强时钟模块，用于增大非交叠时钟的延时，减小所述降低回踢噪声的比较器的回踢噪声，所述延迟增强时钟模块包括两相非交叠时钟产生电路，所述两相非交叠时钟产生电路包括多个首尾相接的新型反相器、与非逻辑门NAND，所述与非逻辑门NAND的输出端连接新型反相器的输入端，所述新型反相器包括第九NMOS管MN9、第九PMOS管MP9、第十NMOS管MN10和第十PMOS管MP10，所述第九NMOS管MN9的栅极连接输入信号VIN，第九NMOS管MN9的漏极连接电压电源VDD，第九NMOS管MN9的源极连接第九PMOS管MP9的源极、第十NMOS管MN10的栅极和第十PMOS管MP10的栅极；所述第九PMOS管MP9的栅极连接输入信号VIN，第九PMOS管MP9的漏极连接地GND；所述第十NMOS管MN10的漏极输出信号VOUT，第十NMOS管MN10的源极连接地GND；所述第十PMOS管MP10的源极连接电源电压VDD，第十PMOS管MP10的漏极输出信号VOUT。
5.一种降低回踢噪声的模数转换器，其特征在于：包含如权利要求1-4任一项所述的降低回踢噪声的比较器。
6.一种降低回踢噪声的装置，其特征在于：包含如权利要求5所述的降低回踢噪声的模数转换器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311676115.8A CN117394858B (zh) | 2023-12-08 | 2023-12-08 | 一种降低回踢噪声的比较器、模数转换器及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311676115.8A CN117394858B (zh) | 2023-12-08 | 2023-12-08 | 一种降低回踢噪声的比较器、模数转换器及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117394858A CN117394858A (zh) | 2024-01-12 |
| CN117394858B true CN117394858B (zh) | 2024-03-19 |
Family
ID=89465118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311676115.8A Active CN117394858B (zh) | 2023-12-08 | 2023-12-08 | 一种降低回踢噪声的比较器、模数转换器及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117394858B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101944895A (zh) * | 2010-09-14 | 2011-01-12 | 复旦大学 | 一种低回踢噪声的cmos钟控比较器 |
| CN102957405A (zh) * | 2011-08-30 | 2013-03-06 | 安凯(广州)微电子技术有限公司 | 一种动态锁存比较器 |
| CN105763192A (zh) * | 2016-02-01 | 2016-07-13 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
| CN112653433A (zh) * | 2020-12-14 | 2021-04-13 | 重庆百瑞互联电子技术有限公司 | 一种混合双尾动态锁存比较器 |
| CN113612477A (zh) * | 2021-08-16 | 2021-11-05 | 人工智能与数字经济广东省实验室(广州) | 一种四阶噪声整形逐次逼近模数转换器 |
| CN113872574A (zh) * | 2021-09-29 | 2021-12-31 | 南京邮电大学 | 一种应用于高速模数转换器的高速比较器 |
| CN114389585A (zh) * | 2022-01-13 | 2022-04-22 | 电子科技大学 | 一种高速低失调锁存比较器 |
| CN114759911A (zh) * | 2022-03-17 | 2022-07-15 | 复旦大学 | 一种低回踢噪声的可综合动态电压比较器 |
| CN114759912A (zh) * | 2022-04-21 | 2022-07-15 | 湖南国科微电子股份有限公司 | 一种动态比较器和模拟数字转换器 |
| CN114826162A (zh) * | 2022-05-18 | 2022-07-29 | 成都通量科技有限公司 | 一种5g毫米波双频带双模混频器及无线通信终端 |
| CN115333515A (zh) * | 2022-07-01 | 2022-11-11 | 华南理工大学 | 一种低回踢噪声的动态比较器 |
| CN115412077A (zh) * | 2022-09-06 | 2022-11-29 | 无锡中科芯智微电子有限公司 | 一种高速低功耗的前置锁存比较器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080048731A1 (en) * | 2006-08-25 | 2008-02-28 | Faraday Technology Corp. | Comparator and method for operating thereof |
| KR101063872B1 (ko) * | 2009-05-07 | 2011-09-15 | 포항공과대학교 산학협력단 | 아날로그 디지털 변환기용 저전력 저역입력 잡음 비교기 회로 |
| US10447290B2 (en) * | 2017-12-11 | 2019-10-15 | Texas Instruments Incorporated | Reduced noise dynamic comparator for a successive approximation register analog-to-digital converter |
| US10771074B1 (en) * | 2019-02-22 | 2020-09-08 | Analog Devices, Inc. | Low power high bandwidth high speed comparator |
| US10855305B2 (en) * | 2019-04-04 | 2020-12-01 | Intel Corporation | High-speed, low power, low kickback noise comparator suitable for a multi-comparator successive approximation analog-to-digital converter (ADC) |
-
2023
- 2023-12-08 CN CN202311676115.8A patent/CN117394858B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101944895A (zh) * | 2010-09-14 | 2011-01-12 | 复旦大学 | 一种低回踢噪声的cmos钟控比较器 |
| CN102957405A (zh) * | 2011-08-30 | 2013-03-06 | 安凯(广州)微电子技术有限公司 | 一种动态锁存比较器 |
| CN105763192A (zh) * | 2016-02-01 | 2016-07-13 | 东南大学 | 一种适用于高速模数转换器的低延时比较器 |
| CN112653433A (zh) * | 2020-12-14 | 2021-04-13 | 重庆百瑞互联电子技术有限公司 | 一种混合双尾动态锁存比较器 |
| CN113612477A (zh) * | 2021-08-16 | 2021-11-05 | 人工智能与数字经济广东省实验室(广州) | 一种四阶噪声整形逐次逼近模数转换器 |
| CN113872574A (zh) * | 2021-09-29 | 2021-12-31 | 南京邮电大学 | 一种应用于高速模数转换器的高速比较器 |
| CN114389585A (zh) * | 2022-01-13 | 2022-04-22 | 电子科技大学 | 一种高速低失调锁存比较器 |
| CN114759911A (zh) * | 2022-03-17 | 2022-07-15 | 复旦大学 | 一种低回踢噪声的可综合动态电压比较器 |
| CN114759912A (zh) * | 2022-04-21 | 2022-07-15 | 湖南国科微电子股份有限公司 | 一种动态比较器和模拟数字转换器 |
| CN114826162A (zh) * | 2022-05-18 | 2022-07-29 | 成都通量科技有限公司 | 一种5g毫米波双频带双模混频器及无线通信终端 |
| CN115333515A (zh) * | 2022-07-01 | 2022-11-11 | 华南理工大学 | 一种低回踢噪声的动态比较器 |
| CN115412077A (zh) * | 2022-09-06 | 2022-11-29 | 无锡中科芯智微电子有限公司 | 一种高速低功耗的前置锁存比较器 |
Non-Patent Citations (2)
| Title |
|---|
| 10GSps模数转换器研究与设计;王文豪;<中国优秀硕士学位论文全文数据库信息科技辑>;I135-730 * |
| Kick-back Noise Reduction and Offset Cancellation Technique for Dynamic Latch Comparator;Mansoure Yousefirad;<2021 29th Iranian Conference on Electrical Engineering (ICEE)>;149-153 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117394858A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jeon et al. | A CMOS low-power low-offset and high-speed fully dynamic latched comparator | |
| CN108574489B (zh) | 一种比较器及逐次逼近式模拟数字转换器 | |
| JP5334366B2 (ja) | 半導体集積回路 | |
| US9490832B1 (en) | Analog-to-digital converter circuit and method of implementing an analog-to-digital converter circuit | |
| CN107888171A (zh) | 一种高速低回踢噪声动态比较器及电路 | |
| CN111200402B (zh) | 一种能够提升增益的高线性度动态残差放大器电路 | |
| CN104242879A (zh) | 一种用于高速模数转换器的高速低失调动态比较器 | |
| CN105763192A (zh) | 一种适用于高速模数转换器的低延时比较器 | |
| CN106936410B (zh) | 一种高速低功耗的加固锁存器 | |
| CN113872574A (zh) | 一种应用于高速模数转换器的高速比较器 | |
| CN112187226A (zh) | 一种低压低功耗的动态比较器 | |
| Dubey et al. | Design and Performance of High-speed Low-Offset CMOS Double-Tail Dynamic Comparators using Offset Control scheme | |
| CN117394858B (zh) | 一种降低回踢噪声的比较器、模数转换器及装置 | |
| CN113067557B (zh) | 一种带电平转换的高速全差分比较器电路 | |
| CN112953496B (zh) | 一种高速动态比较器 | |
| WO2018203149A1 (en) | Strongarm latch comparator and method | |
| CN111162786B (zh) | 一种消除回踢噪声的比较器 | |
| Zhuang et al. | A back-gate-input clocked comparator with improved speed and reduced noise in 22-nm SOI CMOS | |
| Saroja et al. | Design of high performance CMOS dynamic latch comparator | |
| Krishna et al. | Triple-Tail Common-Mode Insensitive High-Speed Dynamic Comparator for Analog In-Memory Computing Architectures | |
| CN214154474U (zh) | 一种低压低功耗的动态比较器 | |
| Khatak et al. | Comparative analysis of comparators in 90nm CMOS Technology | |
| Vadivel et al. | Low Power Two Stage Dynamic Comparator Circuit Design for Analog to Digital Converters | |
| Vaijayanthi et al. | Analysis of dynamic comparators in ultra-low supply voltages for high speed ADCs | |
| CN110995267A (zh) | 一种动态比较器、电子设备及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |