CN107888171A - 一种高速低回踢噪声动态比较器及电路 - Google Patents

Abstract

本发明公开了一种属于模拟集成电路领域的高速低回踢噪声动态比较器。其结构包括：预放大级、抑制回踢噪声的电流补偿支路、由N沟道晶体管和P沟道晶体管交叉耦合单元构成的正反馈再生级、预放大级与正反馈再生级之间的电流控制单元、复位控制单元、失调校准单元以及反相器输出驱动级。抑制回踢噪声的两条电流补偿支路对主通路的电流衰减进行补偿，保证输入对管工作电流恒定，从而抑制回踢噪声对输入信号的影响，进而可以增大输入对管的尺寸，减少失调电压，增加响应速度。本发明相对于传统的比较器，满足高速低功耗要求，并展现了出色的回踢噪声抑制能力。

Description

一种高速低回踢噪声动态比较器及电路

技术领域

本发明涉及集成电路领域，特别涉及一种高速低回踢噪声动态比较器。

背景技术

现代模拟及数模混合集成电路不断朝着低功耗、高性能方向发展。比较器作为应用（例如：模数转换器等）最为广泛的模块之一，对整体电路的性能起着决定性作用。比较器在速度、功耗、失配、噪声等诸多因素间需要进行折中设计，这给电路设计者带来了很大的挑战。

图1所示的是一种传统的双尾电流源动态比较器。此比较器主要包括两部分：由M5、M6构成的差分输入预放大级，以及由M1、M2、M3、M4构成的两个反相器交叉耦合形成正反馈再生级。预放大级的输出作为正反馈再生级的反馈触发信号通过由M10、M11构成的中间级连接。M9、M12由时钟信号进行控制，切断静态电流，有效地降低电路整体功耗。

其主要工作过程分为两个阶段：复位阶段（CLK=0, CLKN=1）和再生阶段（CLK=1,CLKN=0）。在复位阶段（CLK=0），PMOS管M7、M8导通，将节点p、n预充电到电源电压VDD，此时作为中间级的NMOS管M10、M11导通，输出节点Vo+、Vo-放电到地GND；在再生阶段（CLK=1），PMOS管M7、M8关断，NMOS管M9，PMOS管M12导通，p、n节点的通过输入差分对管M5、M6进行放电，放电速度依赖于差分输入电压Vi+、Vi-的相对大小，使得p、n节点形成电压差，通过中间级M10、M11传输到交叉耦合的正反馈再生级。当p、n节点的电压下降到使得M10、M11失去钳位能力时，M1、M2、M3、M4构成的两个反相器交叉耦合通过正反馈进行电压再生，迅速将Vo+、Vo-节点的电压差放大到VDD和GND并输出结果。

该动态比较器比较过程中，由反相器构成的交叉耦合的再生级的输出节点Vo+、Vo-的电压值会向相反方向发生很大的跳变，通过差分输入MOS管的栅漏寄生电容（Cgd）耦合到差分输入端从而对输入信号产生很大的扰动（即回踢噪声），使得电路的整体性能急剧下降。图1中的中间级晶体管M10、M11在一定程度上减弱了此种类型的回踢噪声。

然而，不幸的是，除了输出节点向输入端的耦合，当CLK变为高电平时，节点p和n通过M5、M6进行放电，电压随之降低。由于电压降低速度依照输入Vi+和Vi-的不同而不同，节点p和节点n将出现电压差，该电压下降且出现偏差的过程将通过输入对管M5、M6的Cgd耦合到输入端，同样产生回踢噪声。

图2所示的是一种传统静态锁存比较器。该电路通过M5、M6管将M7、M8构成的交叉耦合正反馈结构与M1、M2、M3、M4构成的第一级预运放隔离。因此，该比较器的回踢噪声很小，但是由于两级结构均存在直流通路，其功耗较大。

针对上述双尾电流源动态比较器存在回踢噪声问题，静态锁存比较器存在功耗较大问题，本发明提出的高速动态比较器能够有效地抑制回踢噪声，同时仅有第一级电路存在直流通路，功耗较静态锁存比较器为低，实现了对回踢噪声、速度、功耗三者综合的性能的优化，对高性能电路，特别是高速中等精度模数转换器特别具有吸引力。

发明内容

本发明的目的在于提出一种高速低回踢噪声的动态比较器，能够有效抑制动态比较器的回踢噪声；

另一目的在于使工作在低回踢噪声的动态比较器提高比较速度，降低工作功耗。

为实现以上目的，本发明提出如下技术方案：

一种高速低回踢噪声动态比较器，包括：

预放大级，用于接收正输入电压和负输入电压，在复位工作阶段，在所述预放大级的输出端产生微小电压差；在比较阶段，通过正输入电压和负输入电压的相对大小控制所述预放大级输出电压的下降速度，从而进一步放大所述预放大级输出端的电压差；

抑制回踢噪声的电流补偿支路，用于对所述预放大级中主支路在比较阶段电流衰减进行补偿，以保持输入差分晶体对管工作静态电流恒定，从而抑制回踢噪声；

正反馈再生级，用于将接收到的微小电压差进行放大，以得到比较结果；

所述预放大级与所述正反馈再生级之间的电流控制单元，用于连接所述预放大级输出与所述正反馈再生级，通过所述预放大级的微小电压差得到不同的电流输出能力，以驱动所述正反馈再生级得到最终的比较结果；

复位控制单元，受时钟信号控制，用于对所述动态比较器进行复位；

失调校准单元，用于消除因器件失配造成的所述动态比较器输入失调电压；

反相器输出驱动级，由反相器构成，用于驱动所述动态比较器后级负载，以提高输出电压摆率，同时避免所述动态比较器比较未完成时造成的后级逻辑电路的误触发。

进一步的，所述预放大级包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第九晶体管、第十晶体管、第十九晶体管；

所述抑制回踢噪声的电流补偿支路包括第五晶体管、第六晶体管、第七晶体管、第八晶体管；

所述正反馈再生级包括第十一晶体管、第十二晶体管、第十五晶体管、第十六晶体管；

所述预放大级与所述正反馈再生级之间的所述电流控制单元包括第十七晶体管、第十八晶体管；

所述复位控制单元包括第十三晶体管、第十四晶体管；

所述失调校准单元包括第一校准阵列和第二校准阵列；

所述反相输出驱动级包括第一反相器、第二反相器。

进一步的，所述第一晶体管和第二晶体管的栅极分别与负输入端和正输入端相连，所述第三晶体管、第四晶体管源极分别与所述第一晶体管、第二晶体管的漏极相连，所述第三晶体管、第四晶体管的栅极相连，并与电源VDD连接，所述第五晶体管、第六晶体管的源极分别与第三晶体管、第四晶体管的源极相连，所述第五晶体管、第六晶体管的栅极相连，并与电源VDD相连，所述第七晶体管、第八晶体管的漏极分别与第五晶体管、第六晶体管的漏极相连，所述第七晶体管、第八晶体管的栅极分别与第三晶体管、第四晶体管的漏极相连，所述第七晶体管、第八晶体管的源极与电源VDD相连，所述第九晶体管、第十晶体管的漏极分别与第七晶体管、第八晶体管的栅极相连，所述第九晶体管、第十晶体管的源级与电源VDD相连，所述第九晶体管、第十晶体的栅极相连，并与时钟控制信号CLK相连，第十七晶体管、第十八晶体管的源极相连，并与电源VDD相连，所述第十七晶体管、第十八晶体管栅极分别与第十晶体管、第九晶体管的漏极相连，所述第十五晶体管、第十六晶体管源级分别与第十七晶体管、第十八晶体管的漏极相连，第十一晶体管、第十二晶体管的漏极分别与第十五晶体管、第十六晶体管的漏极相连，第十五晶体管、第十六晶体管的栅极分别与第十一晶体管、第十二晶体管栅极相连，所述第十一晶体管、第十二晶体管源级与地GND相连，所述第十三晶体管、第十四晶体管漏极分别与第十一晶体管、第十二晶体管漏极相连，第十三晶体管、第十四晶体管栅极与CLKN相连，源级与地GND相连。

进一步的，所述动态比较器还包括尾电流源第十九晶体管，所述第十九晶体管的漏极与第一晶体管、第二晶体管的源级相连，源级与地GND相连，栅极与电压偏置VBIAS相连。

进一步的，所述动态比较器还包括所述第一反相器输入与所述第十二晶体管漏极相连，输出与正向输出OUTP相连；所述第二反相器输入与所述第十一晶体管漏极相连，输出与反向输出OUTN相连；第三反相器输入与时钟信号CLK相连，输出端与CLKN相连。

进一步的，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十九晶体管为N型沟道金属-氧化物-半导体场效应晶体管；所述第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管为P型沟道金属-氧化物-半导体场效应晶体管。

进一步的，所述动态比较器还包括失调电压的校准电路，由第一电流阵列、第二电流阵列构成。

进一步的，所述动态比较器采用由所述第五晶体管、第六晶体管、第七晶体管、第八晶体管构成的电流补偿技术实现回踢噪声消除。

进一步的，所述电压偏置通过外部电阻进行调节，或通过构成电流镜电路通过外部输入电流进行调节。

本发明实施例还公开一种电路，包括如上所述的动态比较器。

本发明公开了一种属于模拟集成电路领域的高速低回踢噪声动态比较器。由第五晶体管、第六晶体管、第七晶体管、第八晶体管构成的中间级电流补偿支路补偿由第三晶体管、第四晶体管、第九晶体管、第十晶体管构成的主通路的电流衰减，抑制回踢噪声对输入信号的影响，进而可以增大输入对管的尺寸，减少失调电压，增加响应速度。

进一步的，所述动态比较器复位模式采用时钟信号的反信号直接控制，减小了比较器复位时间，从而减小了比较器工作周期（等于比较时间加复位时间），适合高速电路应用。

进一步的，第二级采用NMOS与PMOS组成的交叉耦合结构，无直流电流通路。因此，本发明相对于传统的比较器，满足高速低功耗要求，并展现了出色的回踢噪声抑制能力。

进一步的，所述动态比较器可以根据系统对比较器速度、功耗的要求，灵活地调节预放大级电路和正反馈再生放大电路的电流，从而满足不同的系统要求。

附图说明

图1 传统的双尾电流源动态比较器结构图。

图2 传统的静态锁存比较器结构图。

图3本发明提出的高速低回踢噪声动态比较器电路图。

图4 本发明提出的动态比较器电路的回踢噪声仿真结果与传统双尾电流源动态比较器的回踢噪声仿真结果对比。

图5本发明比较器不同输入共模电压对比较速度的影响。

图6本发明比较器不同的共模电压对输入失调电压的影响。

具体实施方式

下面结合附图，详解介绍本发明的高速低回踢噪声的动态比较器的原理及工作过程。

一种高速低回踢噪声动态比较器，包括：

预放大级，用于接收正输入电压和负输入电压，在复位工作阶段，在预放大级的输出端产生微小电压差；在比较阶段，通过正输入电压和负输入电压的相对大小控制预放大级输出电压的下降速度，从而进一步放大预放大级输出端的电压差；

抑制回踢噪声的电流补偿支路，用于对预放大级中主支路在比较阶段电流衰减进行补偿，以保持输入差分晶体对管工作静态电流恒定，从而抑制回踢噪声；

正反馈再生级，用于将接收到的微小电压差进行放大，以得到比较结果；

预放大级与正反馈再生级之间的电流控制单元，用于连接预放大级输出与正反馈再生级，通过预放大级的微小电压差得到不同的电流输出能力，以驱动正反馈再生级得到最终的比较结果。同时，将正反馈再生级与预放大级进行隔离，进一步减小回踢噪声；

复位控制单元，受时钟信号控制，用于对比较器进行复位；

失调校准单元，用于消除因器件失配造成的比较器输入失调电压；

反相器输出驱动级，由反相器构成，用于驱动比较器后级负载，以提高输出电压摆率，同时避免比较器比较未完成时造成的后级逻辑电路的误触发。

所述第一晶体管和第二晶体管的栅极分别与负输入端和正输入端相连，所述第三晶体管、第四晶体管源极分别与所述第一晶体管、第二晶体管的漏极相连，所述第三晶体管、第四晶体管的栅极相连，并与电源VDD连接，所述第五晶体管、第六晶体管的源极分别与第三晶体管、第四晶体管的源极相连，所述第五晶体管、第六晶体管的栅极相连，并与电源VDD相连，所述第七晶体管、第八晶体管的漏极分别与第五晶体管、第六晶体管的漏极相连，所述第七晶体管、第八晶体管的栅极分别与第三晶体管、第四晶体管的漏极相连，所述第七晶体管、第八晶体管的源极与电源VDD相连，所述第九晶体管、第十晶体管的漏极分别与第七晶体管、第八晶体管的栅极相连，所述第九晶体管、第十晶体管的源级与电源VDD相连，所述第九晶体管、第十晶体的栅极相连，并与时钟控制信号CLK相连，第十七晶体管、第十八晶体管的源极相连，并与电源VDD相连，所述第十七晶体管、第十八晶体管栅极分别与第十晶体管、第九晶体管的漏极相连，所述第十五晶体管、第十六晶体管源级分别与第十七晶体管、第十八晶体管的漏极相连，第十一晶体管、第十二晶体管的漏极分别与第十五晶体管、第十六晶体管的漏极相连，第十五晶体管、第十六晶体管的栅极分别与第十一晶体管、第十二晶体管栅极相连，所述第十一晶体管、第十二晶体管源级与地GND相连，所述第十三晶体管、第十四晶体管漏极分别与第十一晶体管、第十二晶体管漏极相连，第十三晶体管、第十四晶体管栅极与CLKN相连，源级与地GND相连。

进一步的，所述动态比较器还包括尾电流源第十九晶体管管，所述第十九晶体管的漏极与第一晶体管、第二晶体管的源级相连，源级与地GND相连，栅极与电压偏置VBIAS相连。电压偏置可以通过外部电阻进行调节，也可以构成电流镜电路通过外部输入电流进行调节。

进一步的，所述动态比较器还包括所述第一反相器输入与第十二晶体管漏极相连，输出与正向输出OUTP相连；第二反相器输入与第十一晶体管漏极相连，输出与反向输出OUTN相连；第三反相器输入与时钟信号CLK相连，输出端与CLKN相连。

所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十九晶体管为N型沟道金属-氧化物-半导体场效应晶体管，即NMOS管；所述第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管为P型沟道金属-氧化物-半导体场效应晶体管，即PMOS管。

进一步的，所述动态比较器还包括失调电压的校准电路，由第一电流阵列、第二电流阵列构成，但不限于电流阵列。

所述动态比较器采用由所述第五晶体管、第六晶体管、第七晶体管、第八晶体管构成的电流补偿技术实现回踢噪声消除。

进一步的，本发明还公开了一种电路，其包括上面任一以所述的动态比较器。

一种具体实施例如附图3所示，其中所有的MOS管用“M+数字”代替，电源用VDD表示，地用GND表示，时钟信号为CLK和CLKN，CLKN为CLK的反信号，差分输入用VINN、VINP表示，输出用OUTP、OUTN表示，电路中的节点表示均以附图3中的表示为准。

所述动态比较器构成如下：

预放大级包括晶体管M1、M2、M3、M4、M9、M10、M19；

抑制回踢噪声的电流补偿支路包括晶体管M5、M6、M7、M8；

正反馈再生级包括M11、M12、M15、M16；

预放大级与正反馈再生级之间的电流控制单元包括M17、M18；

复位控制单元包括M13、M14；

失调校准单元包括Ical1、Ical2；

输出驱动级包括INV1、INV2。

上述比较器构成中，晶体管M1、M2、M3、M4、M5、M6、M11、M12、M13、M14、M19为NMOS管，晶体管M7、M8、M9、M10、M15、M16、M17、M18为PMOS管。

具体工作过程分为两个阶段：复位阶段（CLK=0，NCLK=1）和再生阶段（CLK=1，NCLK=0）。在复位阶段，Va、Vb节点通过M9、M10预充电到VDD，同时节点Vx、Vy通过M13、M14放电到GND，此时比较器的输出OUTP、OUTN都为VDD；当CLK上升为VDD时，进入再生阶段时，Va、Vb节点的电压依照差分输入的电压的不同而以不同的速度下降，使得Va、Vb节点形成电压差，当Va、Vb的电压下降达到M17、M18的开启阈值电压时，M11、M12、M13、M14构成的再生级迅速响应前级变化，通过正反馈效应，将输出钳位到VDD和GND。

本发明中的动态比较器为了克服如在背景技术中所述的回踢噪声，通过晶体管M3、M4、M5、M6、M7、M8、M17、M18抑制回踢噪声。首先，M17、M18处在预放大级与正反馈再生级之间，对正反馈再生级产生的回踢噪声有屏蔽作用；其次，晶体管M5、M6、M7、M8构成的分支通路通过对电流的调节，进一步消除回踢噪声对输入的影响，其调节过程如下：当时钟CLK变为VDD，比较器开始进行比较，Va、Vb节点的电压下降，主支路电流I2、I3变小。另一方面，当Va、Vb节点的电压下降时，M7、M8的栅极感应电压变化，产生分支电流I1、I4。Va、Vb节点的电压下降越多，M7、M8分支产生越多的分支电流，但在一个时钟周期内，流入M节点的电流（I1+I2）和N节点的电流（I3+I4）近似为常数，保持差分输入管M1、M2漏极的电压恒定，从而消除了回踢噪声对输入信号的影响，提高电路的总体性能。

本发明提出的动态比较器电路的回踢噪声仿真结果与传统双尾电流源动态比较器的回踢噪声仿真结果对比如附图4，输入差分电压为100mV。从图中可以看出，相比于传统双尾电流源动态比较器受回踢噪声影响输入变化35mV，本发明提出的动态比较器产生的回踢噪声对输入信号的影响仅为2mV。

另一方面，由于本发明的动态比较器基本消除回踢噪声对输入信号的影响，所发明的动态比较器的输入管的尺寸可以选择较大的尺寸，从而减小失调电压，提高电路速度。

进一步的，比较器复位工作通过M13、M14直接受CLKN控制而启动，减小了比较器复位时间。

附图5是仿真得到的不同输入共模电压（Vcm）对比较器速度影响，差分输入信号为100mV，比较时间为从CLK上升到VDD的二分之一到比较器输出差达到VDD的二分之一。

附图6是不同的共模输入电压（Vcm）对失调（Offset）的影响。比较器的失调电压（Offset）在比较器输入电压差较小时会影响比较器的比较结果，较大的Offset会使比较器得到错误的比较结果，因此需要测量比较器的Offset的大小，并对其进行校准。本设计比较器在高精度应用中引入Offset的校准模块Cal，校准模块测量比较器的Offset大小，通过反馈控制附图3中的电流源阵列的开关的方式控制Offset，满足设计使用要求。

通过以上的工作过程，本发明提出的动态比较器应用在高速电路中时，能够展现出很好地回踢噪声抑制能力，同时其高速和低功耗的设计实现，使得本发明提出的动态比较器能获得优化的总体性能。

以上内容仅作为本发明的详细说明，不能认为本发明仅限于以上的说明。对于本发明所属的技术领域的人员来说，在不脱离本发明的发明思路的前提下，可以做出一些改进或替换，但均属于本发明的保护范围。

Claims (10)

1.一种高速低回踢噪声动态比较器，其特征在于，所述动态比较器包括：

预放大级，用于接收正输入电压和负输入电压，在复位工作阶段，在所述预放大级的输出端产生微小电压差；在比较阶段，通过正输入电压和负输入电压的相对大小控制所述预放大级输出电压的下降速度，从而进一步放大所述预放大级输出端的电压差；

抑制回踢噪声的电流补偿支路，用于对所述预放大级中主支路在比较阶段电流衰减进行补偿，以保持输入差分晶体对管工作静态电流恒定，从而抑制回踢噪声；

正反馈再生级，用于将接收到的微小电压差进行放大，以得到比较结果；

所述预放大级与所述正反馈再生级之间的电流控制单元，用于连接所述预放大级输出与所述正反馈再生级，通过所述预放大级的微小电压差得到不同的电流输出能力，以驱动所述正反馈再生级得到最终的比较结果；

复位控制单元，受时钟信号控制，用于对所述动态比较器进行复位；

失调校准单元，用于消除因器件失配造成的所述动态比较器输入失调电压；

反相器输出驱动级，由反相器构成，用于驱动所述动态比较器后级负载，以提高输出电压摆率，同时避免所述动态比较器比较未完成时造成的后级逻辑电路的误触发。

2.根据权利要求1所述的动态比较器，其特征在于，

所述预放大级包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第九晶体管、第十晶体管、第十九晶体管；

所述抑制回踢噪声的电流补偿支路包括第五晶体管、第六晶体管、第七晶体管、第八晶体管；

所述正反馈再生级包括第十一晶体管、第十二晶体管、第十五晶体管、第十六晶体管；

所述预放大级与所述正反馈再生级之间的所述电流控制单元包括第十七晶体管、第十八晶体管；

所述复位控制单元包括第十三晶体管、第十四晶体管；

所述失调校准单元包括第一校准阵列和第二校准阵列；

所述反相输出驱动级包括第一反相器、第二反相器。

3.根据权利要求2所述的动态比较器，其特征在于，所述第一晶体管和第二晶体管的栅极分别与负输入端和正输入端相连，所述第三晶体管、第四晶体管源极分别与所述第一晶体管、第二晶体管的漏极相连，所述第三晶体管、第四晶体管的栅极相连，并与电源VDD连接，所述第五晶体管、第六晶体管的源极分别与第三晶体管、第四晶体管的源极相连，所述第五晶体管、第六晶体管的栅极相连，并与电源VDD相连，所述第七晶体管、第八晶体管的漏极分别与第五晶体管、第六晶体管的漏极相连，所述第七晶体管、第八晶体管的栅极分别与第三晶体管、第四晶体管的漏极相连，所述第七晶体管、第八晶体管的源极与电源VDD相连，所述第九晶体管、第十晶体管的漏极分别与第七晶体管、第八晶体管的栅极相连，所述第九晶体管、第十晶体管的源级与电源VDD相连，所述第九晶体管、第十晶体的栅极相连，并与时钟控制信号CLK相连，第十七晶体管、第十八晶体管的源极相连，并与电源VDD相连，所述第十七晶体管、第十八晶体管栅极分别与第十晶体管、第九晶体管的漏极相连，所述第十五晶体管、第十六晶体管源级分别与第十七晶体管、第十八晶体管的漏极相连，第十一晶体管、第十二晶体管的漏极分别与第十五晶体管、第十六晶体管的漏极相连，第十五晶体管、第十六晶体管的栅极分别与第十一晶体管、第十二晶体管栅极相连，所述第十一晶体管、第十二晶体管源级与地GND相连，所述第十三晶体管、第十四晶体管漏极分别与第十一晶体管、第十二晶体管漏极相连，第十三晶体管、第十四晶体管栅极与CLKN相连，源级与地GND相连。

4.如权利要求2所述的动态比较器，其特征在于，所述动态比较器还包括尾电流源第十九晶体管，所述第十九晶体管的漏极与第一晶体管、第二晶体管的源级相连，源级与地GND相连，栅极与电压偏置VBIAS相连。

5.如权利要求2所述的动态比较器，其特征在于，所述动态比较器还包括所述第一反相器输入与所述第十二晶体管漏极相连，输出与正向输出OUTP相连；所述第二反相器输入与所述第十一晶体管漏极相连，输出与反向输出OUTN相连；第三反相器输入与时钟信号CLK相连，输出端与CLKN相连。

6.如权利要求3-5任一所述的动态比较器，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十九晶体管为N型沟道金属-氧化物-半导体场效应晶体管；所述第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十五晶体管、第十六晶体管、第十七晶体管、第十八晶体管为P型沟道金属-氧化物-半导体场效应晶体管。

7.如权利要求1所述的动态比较器，其特征在于，所述动态比较器还包括失调电压的校准电路，由第一电流阵列、第二电流阵列构成。

8.如权利要求1所述的动态比较器，其特征在于，所述动态比较器采用由所述第五晶体管、第六晶体管、第七晶体管、第八晶体管构成的电流补偿技术实现回踢噪声消除。

9.如权利要求1所述的动态比较器，其特征在于，所述电压偏置通过外部电阻进行调节，或通过构成电流镜电路通过外部输入电流进行调节。

10.一种电路，其特征在于，包括如权利要求1-9任一所述的动态比较器。