CN111585518A - 适用于噪声整形结构adc的高速低功耗差分动态运算放大器 - Google Patents

Abstract

本发明公开了一种应用于噪声整形结构ADC的高速低功耗差分动态运算放大器。该差分动态放大器结构包括动态放大电路和共模电压检测电路。动态放大电路采用PMOS管做输入对管，同时采用PMOS管和NMOS管做分别作为尾电流源和支路电流源，通过尾电流源和支路电流源之间的电流差得到所需要的增益；共模检测电路主要采用两个反相器级联结构实现，通过隔直电容检测输出端共模电压并反馈给反相器，最后由两个反相器的输出电压分别控制动态运算放大器的尾电流源以及支路电流源。当检测到的输出端电压低于共模电压(0.5倍的供电电压)时，提高动态放大电路的电流，从而加快放大速度；当检测到输出端电压达到共模电压时，尾电流源和支路电流源关断，停止放大。

Description

适用于噪声整形结构ADC的高速低功耗差分动态运算放大器

技术领域

本发明涉及数模混合集成电路设计领域，特别是涉及一种适用于噪声整形结构ADC的高速，低功耗差分动态运算放大器。

背景技术

随着集成电路工艺技术的不断发展，逐次逼近型(SAR)模数转换器(ADC)由于具有简单的电路结构和极高的功耗效率，使其在中低精度应用下备受欢迎。但是当ADC的分辨率超过10位时，SAR ADC对比较器噪声的要求变得十分严苛，而且所需的总电容值随精度呈指数式增长，这会消耗更大的芯片功耗以及芯片面积，带来匹配性难题。而Sigma-Delta ADC是一种传统高精度过采样ADC结构，它在传感器领域和音频领域具有独特的优势和应用前景，能够在低精度量化器的基础上实现高精度信号输出，但其输入带宽十分受限，这是由于Sigma-Delta ADC往往采用较高的过采样比所导致的。结合SAR ADC和Sigma-Delta ADC结构的特点。故噪声整形SAR ADC结构成为一种不错的选择，其保留了SAR ADC的低功耗优势，又结合了Sigma-Delta噪声整形的高精度优势，可以实现在低过采样率的情况下，取得更高的精度，更适用于低功耗应用。

2016年提出了一种采用运算放大器结合FIR-IIR滤波器的噪声整形方式，该结构通过增大运算放大器的增益方式，提高噪声整形效果及整体ADC的精度。然而噪声整形采用的过采样技术，故对运算放大器的建立时间有一定要求。文献Y.Shu,L.Kuo and T.Lo,"27.2an oversampling SAR ADC with DAC mismatch error shaping achieving 105dBSFDR and 101dB SNDR over 1kHz BW in 55nm CMOS,"2016IEEE International Solid-State Circuits Conference(ISSCC),San Francisco,CA,2016,pp.458-459.中提出了一种动态运算放大器，该运算放大器可以满足上述结构建立时间要求，但是其增益局限在20dB左右，无法满足14位以上ADC的精度要求。因此，在此基础上继续进行高速，低功耗差分动态运算放大器的研究具有重要意义。

发明内容

本发明所要解决的技术问题在于克服现有技术的不足，提供一种适用噪声整形结构ADC的高速，低功耗差分动态运算放大器，解决在保证高速、低功耗性能的情况下，提高运放的开环增益，进而提高噪声整形效果及整体ADC的精度。

本发明具体采用以下技术方案解决上述技术问题：

适用于噪声整形结构ADC的高速低功耗差分动态运算放大器，其特征在于：包括动态放大电路和共模电压检测电路；所述动态放大电路包括PMOS管构成的差分输入对管、由共模电压检测电路控制的尾电流源以及支路电流源、由外部时钟控制的关断电路以及第一复位电路、由共模电压检测电路控制的CMOS传输门、第一和第二负载电容；所述共模电压检测电路包括由两个隔直电容构成的输出端电压检测电路、外部时钟控制的第二复位电路以及由两个反相器级联的反馈电路，反馈电路的输出端控制尾电流源、支路电流源以及CMOS传输门的工作状态；

在复位阶段，CMOS传输门以及动态放大电路中构成第一复位电路的复位管处于导通状态，将第一和第二负载电容以及动态放大电路的输出端复位至低电压，所述差分动态运算放大器处在关断状态；在放大阶段，所述差分动态运算放大器处于工作状态，共模电压检测电路的输出端电压检测电路将检测到动态放大电路的输出端电压反馈给反馈电路，反馈电路控制尾电流源以及支路电流源以增大动态放大电路的电流使动态放大电路的输出端电压快速上升，当共模电压检测电路的输出端电压检测电路检测到动态放大电路的输出端电压达到共模电压时，反馈电路关断尾电流源、支路电流源以及CMOS传输门，放大阶段结束。

进一步：所述动态放大电路包括第一至第十四MOS管以及第一和第二负载电容，第一MOS管为尾电流源，第七和第八MOS管构成支路电流源，第三和第四MOS管为构成差分输入管对，第九和第十MOS管、第十二和十三MOS管构成CMOS传输门，第十一和十四MOS管为构成第一复位电路的复位管，第二、第五和第六MOS管为构成关断电路的开关管，其中第一至第四、第九和十二MOS管为PMOS管，第五至第八、第十、十一、十三和十四MOS管为NMOS管；

第一MOS管的栅极接共模电压检测电路的第二输出节点，第一MOS管的源极接供电电压，第一MOS管的漏极连接第二MOS管的源极；

第二MOS管的栅极接第一外部时钟，第二MOS管的漏极连接第三MOS管的源极以及第四MOS管的源极；

第三MOS管的栅极接第一差分输入信号，第三MOS管的漏极连接第五MOS管的源极、第九MOS管的源极以及第十MOS管的源极；

第四MOS管的栅极接第二差分输入信号,第四MOS管的漏极连接第六MOS管的源极、第十二MOS管的源极以及第十三MOS管的源极；

第五MOS管的栅极接第二外部时钟，第五MOS管的漏极连接第七MOS管的源极；

第六MOS管的栅极接第二外部时钟，第六MOS管的漏极连接第八MOS管的源极；

第七MOS管的栅极接共模电压检测电路的第一输出节点，第七MOS管的源极接地；

第八MOS管的栅极接共模电压检测电路的第一输出节点，第八MOS管的源极接地；

第九MOS管的栅极接共模电压检测电路的第二输出节点，第九MOS管的漏极接第十MOS管的漏极，第一负载电容的上极板以及第十一MOS管的漏极；

第十MOS管的栅极接共模电压检测电路的第一输出节点，第十MOS管的漏极接第九MOS管的漏极，第一负载电容的上极板以及第十一MOS管的漏极；

第十一MOS管的栅极接第一外部时钟,第十一MOS管的源极接第一负载电容的输出节点，第九MOS管的漏极以及第十MOS管的漏极，第十一MOS管的源极接地；

第十二MOS管的栅极接共模电压检测电路的第二输出节点，第十二MOS管的漏极接第十三MOS管的漏极，第二负载电容的上极板以及第十四MOS管的漏极；

第十三MOS管的栅极接共模电压检测电路的第一输出节点，第十三MOS管的漏极接第十二MOS管的漏极，第二负载电容的上极板以及第十四MOS管的漏极；

第十四MOS管的栅极接第一外部时钟,第十四MOS管的源极接第二负载电容的输出节点，第十二MOS管的漏极以及第十三MOS管的漏极，第十四MOS管的源极接地；

所述共模电压检测电路包括第十五至第十九MOS管以及第一和第二隔直电容，第十九MOS管构成第二复位电路，第十五和十六MOS管构成第一反相器，第十七和十八MOS管构成第二反相器，其中第十五和十七MOS管为PMOS管，第十六、十八和十九MOS管为NMOS管；

第一隔直电容的上极板接第三MOS管的漏极与第五MOS管的漏极、第一隔直电容的下极板接第二隔直电容的下极板、第十九MOS管的漏极以及第十五、十六MOS管的栅极；

第二隔直电容的上极板接第四MOS管的漏极与第六MOS管的漏极、第二隔直电容的下极板、第十九MOS管的漏极以及第十五、十六MOS管的栅极；

第十五MOS管的栅极接第一、第二隔直电容的下极板、第十九MOS管的漏极，第十五MOS管的源极接供电电压,第十五MOS管的漏极接第十六MOS管的漏极、第七、八、十、十三、十七、十八MOS管的栅极；

第十六MOS管的栅极接第一、第二隔直电容下极板、第十九MOS管的漏极，第十六MOS管的源极接地,第十六MOS管的漏极接第十五MOS管的漏极、第七、八、十、十三、十七、十八MOS管的栅极；

第十七MOS管的栅极接第十五、十六MOS管的漏极以及第七、八、十、十三、十八MOS管的栅极，第十七MOS管的源极接供电电压,第十七MOS管的漏极接第十八MOS管的漏极以及第一、九、十二MOS管的栅极；

第十八MOS管的栅极接第十五、十六MOS管的漏极以及第七、八、十、十三、十八MOS管的栅极，第十八MOS管的源极接地,第十八MOS管的漏极接第十七MOS管的漏极以及第一、九、十二MOS管的栅极；

第十九MOS管的栅极接第二外部时钟,第十九MOS管的漏极接第一、第二隔直电容的下极板以及第十五、十六的栅极，第十九MOS管的源极接地。

本发明采用上述技术方案，能产生如下技术效果：

本发明提供的适用于噪声整形结构ADC的高速、低功耗差分动态运算放大器，与文献Y.Shu,L.Kuo and T.Lo,"27.2an oversampling SAR ADC with DAC mismatch errorshaping achieving 105dB SFDR and 101dB SNDR over 1kHz BW in 55nm CMOS,"2016IEEE International Solid-State Circuits Conference(ISSCC),San Francisco,CA,2016,pp.458-459.中所提的动态运算放大器相比。本发明采用支路电流源与尾电流源结构提高整体运放的增益，通过改变尾电流以及支路电流的比值提高运放的增益，尾电流源由第二级方向器输出控制，支路电流源由第一级方向器输出控制，通过共模电压检测电路增大电路尾电流以及支路电流，进而提高放大速度满足噪声整形结构ADC的速度要求。此外，本发明还采用PMOS作为输入对管降低输入端的1/f噪声，同时整体运算放大器的功耗维持在微瓦级别。

附图说明

图1为上述文献运算放大器的电路原理图。

图2为本发明的高速，低功耗差分动态运算放大器电路原理图。

图3为本发明所应用的噪声整形结构ADC的示意图。

图4为本发明的高速，低功耗差分动态运算放大器瞬态仿真图。

图5为本发明的高速，低功耗差分动态运算放大器频率响应仿真图。

具体实施方式

下面结合附图对本发明作进一步的说明。

如图1为文献Y.Shu,L.Kuo and T.Lo,"27.2an oversampling SAR ADC with DACmismatch error shaping achieving 105dB SFDR and 101dB SNDR over 1kHz BW in55nm CMOS,"2016IEEE International Solid-State Circuits Conference(ISSCC),SanFrancisco,CA,2016,pp.458-459.中所提的动态运算放大器的电路原理图。

如图2为本发明提供的高速低功耗差分动态运算放大器电路原理图，所述动态放大电路包括PMOS管构成的差分输入对管、由共模电压检测电路控制的尾电流源以及支路电流源、由外部时钟控制的关断电路以及复位电路、由共模电压检测电路控制的CMOS传输门、两个负载电容；所述共模电压检测电路包括由两个隔直电容构成的输出端电压检测电路、外部时钟控制的复位电路以及由两个反相器级联的反馈电路，反馈电路的输出端控制尾电流源、支路电流源以及CMOS传输门的工作状态。

动态放大电路包括尾电流源M1，两个支路电流源M7、M8，构成差分输入管对的M3、M4，构成CMOS传输门的M9、M10、M12和M13，构成复位电路的复位管M11、M14，构成关断电路的开关管M2、M5、M6，负载电容C3、C4，其中M1、M2、M3、M4、M9、M12为PMOS管，M5、M6、M7、M8、M10、M11、M13、M14为NMOS管。

M1的栅极接共模电压检测电路的输出节点CKB，M1的源极接供电电压(VDD)，M1的漏极连接M2的源极；

M2的栅极接外部时钟输入信号CLK，M2的漏极连接M3的源极以及M4的源级；

M3的栅极接差分输入信号VIN，M3的漏极连接M5的源极,M9的源级以及M10的源极；

M4的栅极接差分输入信号VIP,M4的漏极连接M6的源极，M12的源极以及M13的源极；

M5的栅极接外部时钟输入信号CLKB，M5的漏极连接M7的源极；

M6的栅极接外部时钟输入信号CLKB，M6的漏极连接M8的源极；

M7的栅极接共模电压检测电路的输出节点CK，M7的源极接地(GND)；

M8的栅极接共模电压检测电路的输出节点CK，M8的源极接地(GND)；

M9的栅极接共模电压检测电路的输出节点CKB，M9的漏极接M10的漏极，C3的上极板(节点OUTN)以及M11的漏级；

M10的栅极接共模电压检测电路的输出节点CK，M10的漏极接M9的漏极，C3的上极板(节点OUTN)以及M11的漏极；

M11的栅极接外部时钟输入信号CLK,M11的源极接C3的上极板(节点OUTN)，M9的漏极以及M10的漏极，M11的源极接地(GND)；

M12的栅极接共模电压检测电路的输出节点CKB，M12的漏极接M113的漏极，C4的上极板(节点OUTP)以及M14的漏级；

M13的栅极接共模电压检测电路的输出节点CK，M13的漏极接M12的漏极，C4的上极板(节点OUTP)以及M14的漏极；

M14的栅极接外部时钟输入信号CLK,M14的源极接C4的上极板(节点OUTP)，M12的漏极以及M13的漏极，M14的源极接地(VSS)。

共模电压检测电路包括两个隔直电容C1，C2以及两个反相器INV1与INV2、M19构成的复位电路，INV1由M15与M16组成，INV2由M17与M18组成，其中M15、M17为PMOS管，M16、M18、M19为NMOS管。

C1的上级板接M3的漏级与M5的漏级，下极板接C2的下极板以及INV1的输入节点VX；

C2的上级板接M4的漏级与M6的漏级，下极板接C1的下极板以及INV1的输入节点VX；

M15的栅极接C1与C2的下极板(节点VX)，M15的源级接供电电压(VDD),M15的漏级接M16的漏级以及INV2的输入节点CK；

M16的栅极接C1与C2的下极板(节点VX)，M16的源级接地(GND),M16的漏级接M15的漏级以及INV2的输入节点CK；

M17的栅极接INV1的输入节点CK，M17的源级接供电电压(VDD),M17的漏级接M18的漏级以及INV2的输出节点CKB；

M18的栅极接INV1的输入节点CK，M18的源级接地(GND),M18的漏级接M17的漏级以及INV2的输出节点CKB。

M19的栅极接外部时钟输入信号CLK,M19的漏级INV1的输入节点VX，M19的源极接地(GND)。

本发明的工作状态描述：

复位阶段，CLK为高电平CLKB为低电平，负载电容C3、C4复位至低电平同时VX节点被复位至低电平。M1、M5、M6处于关断阶段，差分动态运算放大器处于关断状态，同时节省功耗。

放大阶段，CLK为低电平CLKB为高电平，M11、M14、M19处于关断状态，M2、M5、M6处于导通状态。VX为低电平，CKB为高电平，CK为低电平，M1、M7、M8、M9、M10、M12、M13处于导通状态，差分动态放大器处于工作状态。由于输出节点OUTN、OUTP以及共模电压检测节点VX初始状态为低电平，故M1、M7、M8工作电流最大，实现对负载电容快速充电。当共模电压检测节点VX电压上升至共模电压(0.5倍VDD)时，CKB变为高电平，CK变为低电平，M1、M7、M8处于关断状态，放大结束。且CMOS传输门处于关断状态，防止负载电容上电荷泄漏。

图3为本发明高速低功耗差分动态运算放大器所应用的噪声整形结构ADC的示意图，本发明引用在噪声整形结构的FIR滤波器中，放大ADC量化后的余量，并传输给IIR滤波器积分。

如图4为本发明的高速低功耗差分动态运算放大器瞬态仿真图。输入信号Vin为-2mV时，对应的瞬态输出信号Vout为31.5mV，放大倍数可以达到15.5倍，可以满足噪声整形结构ADC高精度的要求。此外，本发明高速，低功耗差分动态运算放大器的建立时间在6.7纳秒左右，其建立时间与增益两者为成折中关系，增益增加会导致建立时间增加。

图5为本发明的高速低功耗差分动态运算放大器频率响应仿真图。本发明的高速，低功耗差分动态运算放大器开环增益可以达到20dB以上，且其-3dB带宽可以达到200MHz，相比图1结构，本发明不仅保证了高速，低功耗的性能，还保证20dB以上的增益。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变换。

Claims (2)

1.适用于噪声整形结构ADC的高速低功耗差分动态运算放大器，其特征在于：包括动态放大电路和共模电压检测电路；所述动态放大电路包括PMOS管构成的差分输入对管、由共模电压检测电路控制的尾电流源以及支路电流源、由外部时钟控制的关断电路以及第一复位电路、由共模电压检测电路控制的CMOS传输门、第一和第二负载电容；所述共模电压检测电路包括由两个隔直电容构成的输出端电压检测电路、外部时钟控制的第二复位电路以及由两个反相器级联的反馈电路，反馈电路的输出端控制尾电流源、支路电流源以及CMOS传输门的工作状态；

在复位阶段，CMOS传输门以及动态放大电路中构成第一复位电路的复位管处于导通状态，将第一和第二负载电容以及动态放大电路的输出端复位至低电压，所述差分动态运算放大器处在关断状态；在放大阶段，所述差分动态运算放大器处于工作状态，共模电压检测电路的输出端电压检测电路将检测到动态放大电路的输出端电压反馈给反馈电路，反馈电路控制尾电流源以及支路电流源以增大动态放大电路的电流使动态放大电路的输出端电压快速上升，当共模电压检测电路的输出端电压检测电路检测到动态放大电路的输出端电压达到共模电压时，反馈电路关断尾电流源、支路电流源以及CMOS传输门，放大阶段结束。

2.根据权利要求1所述的适用于噪声整形结构ADC的高速低功耗差分动态运算放大器，其特征在于：所述动态放大电路包括第一至第十四MOS管以及第一和第二负载电容，第一MOS管为尾电流源，第七和第八MOS管构成支路电流源，第三和第四MOS管为构成差分输入管对，第九和第十MOS管、第十二和十三MOS管构成CMOS传输门，第十一和十四MOS管为构成第一复位电路的复位管，第二、第五和第六MOS管为构成关断电路的开关管，其中第一至第四、第九和十二MOS管为PMOS管，第五至第八、第十、十一、十三和十四MOS管为NMOS管；

第一MOS管的栅极接共模电压检测电路的第二输出节点，第一MOS管的源极接供电电压，第一MOS管的漏极连接第二MOS管的源极；

第二MOS管的栅极接第一外部时钟，第二MOS管的漏极连接第三MOS管的源极以及第四MOS管的源极；

第三MOS管的栅极接第一差分输入信号，第三MOS管的漏极连接第五MOS管的源极、第九MOS管的源极以及第十MOS管的源极；

第四MOS管的栅极接第二差分输入信号,第四MOS管的漏极连接第六MOS管的源极、第十二MOS管的源极以及第十三MOS管的源极；

第五MOS管的栅极接第二外部时钟，第五MOS管的漏极连接第七MOS管的源极；

第六MOS管的栅极接第二外部时钟，第六MOS管的漏极连接第八MOS管的源极；

第七MOS管的栅极接共模电压检测电路的第一输出节点，第七MOS管的源极接地；

第八MOS管的栅极接共模电压检测电路的第一输出节点，第八MOS管的源极接地；

第九MOS管的栅极接共模电压检测电路的第二输出节点，第九MOS管的漏极接第十MOS管的漏极，第一负载电容的上极板以及第十一MOS管的漏极；

第十MOS管的栅极接共模电压检测电路的第一输出节点，第十MOS管的漏极接第九MOS管的漏极，第一负载电容的上极板以及第十一MOS管的漏极；

第十一MOS管的栅极接第一外部时钟,第十一MOS管的源极接第一负载电容的输出节点，第九MOS管的漏极以及第十MOS管的漏极，第十一MOS管的源极接地；

第十二MOS管的栅极接共模电压检测电路的第二输出节点，第十二MOS管的漏极接第十三MOS管的漏极，第二负载电容的上极板以及第十四MOS管的漏极；

第十三MOS管的栅极接共模电压检测电路的第一输出节点，第十三MOS管的漏极接第十二MOS管的漏极，第二负载电容的上极板以及第十四MOS管的漏极；

第十四MOS管的栅极接第一外部时钟,第十四MOS管的源极接第二负载电容的输出节点，第十二MOS管的漏极以及第十三MOS管的漏极，第十四MOS管的源极接地；

所述共模电压检测电路包括第十五至第十九MOS管以及第一和第二隔直电容，第十九MOS管构成第二复位电路，第十五和十六MOS管构成第一反相器，第十七和十八MOS管构成第二反相器，其中第十五和十七MOS管为PMOS管，第十六、十八和十九MOS管为NMOS管；

第一隔直电容的上极板接第三MOS管的漏极与第五MOS管的漏极、第一隔直电容的下极板接第二隔直电容的下极板、第十九MOS管的漏极以及第十五、十六MOS管的栅极；

第二隔直电容的上极板接第四MOS管的漏极与第六MOS管的漏极、第二隔直电容的下极板、第十九MOS管的漏极以及第十五、十六MOS管的栅极；

第十五MOS管的栅极接第一、第二隔直电容的下极板、第十九MOS管的漏极，第十五MOS管的源极接供电电压,第十五MOS管的漏极接第十六MOS管的漏极、第七、八、十、十三、十七、十八MOS管的栅极；

第十六MOS管的栅极接第一、第二隔直电容下极板、第十九MOS管的漏极，第十六MOS管的源极接地,第十六MOS管的漏极接第十五MOS管的漏极、第七、八、十、十三、十七、十八MOS管的栅极；

第十七MOS管的栅极接第十五、十六MOS管的漏极以及第七、八、十、十三、十八MOS管的栅极，第十七MOS管的源极接供电电压,第十七MOS管的漏极接第十八MOS管的漏极以及第一、九、十二MOS管的栅极；

第十八MOS管的栅极接第十五、十六MOS管的漏极以及第七、八、十、十三、十八MOS管的栅极，第十八MOS管的源极接地,第十八MOS管的漏极接第十七MOS管的漏极以及第一、九、十二MOS管的栅极；

第十九MOS管的栅极接第二外部时钟,第十九MOS管的漏极接第一、第二隔直电容的下极板以及第十五、十六的栅极，第十九MOS管的源极接地。

Images