CN103873001A - 一种低电源电压可编程增益放大器 - Google Patents

Abstract

本发明公开了一种低电源电压可编程增益放大器，包括主跨导级电路、从跨导级电路和输出级电路；该可编程增益放大器的尾电流源偏置在线性区，使用了一个与差分输入跨导级成比例复制的跨导级与差分输入跨导级构成主从结构，主跨导级尾电流源的栅极、差分输入管的栅极分别与运放中的从跨导级对应端口相连。本发明提供的低电源电压可编程增益放大器，基于主从结构，结构简单，通过标准CMOS工艺即可实现；将晶体管偏置在线性区和亚阈值区，进一步降低了电路工作的电源电压；丰富了低电源电压环境下的电路结构形式，拓展了低功耗可编程增益放大器的应用范围；以简单的结构实现了在低电压下的正常工作，大幅度降低了功耗，并且能够良好维持各项性能。

Description

一种低电源电压可编程增益放大器

技术领域

本发明涉及一种低电源电压可编程增益放大器，属于无线通信技术。

背景技术

无线通信系统中，由于周围环境变化，或者接受的频道切换，接收机接收到的信号强度会发生明显变化，如果接收链路增益固定，当输入信号强度较大时会很容易发生非线性失真，使放大器处于饱和状态或发生大信号阻塞，如果输入信号前度较小，有用信号将会很容易被噪声淹没，导致后续电路无法解调，也就是：如果接收链路增益不随输入信号强度大小作任何调整，大动态范围的电路必须同时具备优秀的噪声和线性度性能，往往难以实现。因此，需要在接收链路中加入自动增益控制电路，合理的控制增益，在输入信号较小，接收机增益较大时牺牲部分线性度性能提高噪声性能；也可以在输入信号较大，接收机增益较小时牺牲部分噪声性能提高线性度性能。而可编程增益放大器是自动增益控制电路的最重要组成部分，可编程增益放大器性能的好坏往往决定了接收机的性能。

现代无线设备的快速发展，延长系统续航能力已经成为迫切需要解决的问题，对于无线传感器网络而言，面临同样需要解决的问题。在电池设计遇到瓶颈的情况下，研究低功耗电路就成为解决设备续航能力的一种有效方法。通常情况下，静态功耗和静态功耗是CMOS电路的功耗主要组成部分，电路的动态功耗正比于电源电压的平方，静态功耗正比于电源电压，因此降低电路的电源电压就成为低功耗设计的有种非常直接的方法。另外，CMOS工艺特征尺寸按照摩尔定律平均每18个月就缩小一倍，从几年前0.18um到现在28nm芯片已经面世，芯片的电源电压也从最初的3.3V下降到1V以下。然而，对于模拟电路设计者来说，由于MOS管阈值电压不会随晶体管尺寸按比例减小，不断降低的电源电压会导致模拟信号的幅值减小使得模拟电路的线性度和信噪比变差，带来电路性能的下降。为弥补这些缺陷，就必须采用加大电流和带宽的方法，这无疑会使低电源电压下电路的功耗大大增加，并且随着电源电压的不断降低仅仅靠加大电流已经不能弥补电路缺陷。近些年国际社会上不断涌现出各种低电压电路的实现方法如双阱工艺、体驱动技术、浮栅晶体管等，但大多基于先进工艺，价格昂贵，限制了其在电路设计中的应用。因此，从改进电路设计的角度提高低电压下电路的性能，成为目前非常值得关注的发展动向。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种低电源电压可编程增益放大器，可以在低电源电压（如0.7V）可靠工作，具有超低功耗（102.9uW）的特点。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种低电源电压可编程增益放大器，包括主跨导级电路、从跨导级电路和输出级电路；以PMOS管简称P型金属氧化物晶体管，以NMOS简称N型金属氧化物晶体管：

所述主跨导级电路包括：构成主输入差分对的第十六PMOS管M16和第十七PMOS管M17，构成主电流源和偏置的第一电流源I1、第十三PMOS管M13、第十五NMOS管M15、第十四NMOS管M14、第十八PMOS管M18和第十九PMOS管M19，作为主源退化电阻的第四电阻R4；

所述从跨导级电路包括：构成从输入差分对的第一PMOS管M1和第二PMOS管M2，构成从电流源的第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8，作为从源退化电阻的第一电阻R1；用于提高电路线性度的第三PMOS管M3和第四PMOS管M4；

所述输出级电路包括：构成输出电流源的第十一NMOS管M11和第十二NMOS管M12，用于共模反馈进行共模电压调整的第九PMOS管M9和第十PMOS管M10，用于实现放大器可编程增益效果的可变第二电阻R2和可变第三电阻R3；

其中，主跨导级电路和从跨导级电路中，对应的晶体管的宽长比分别对应成比例；第七PMOS管M7和第八PMOS管M8工作在线性区，第一PMOS管M1和第二PMOS管M2工作在亚阈值区；采用主从结构使得尾电流保持恒定，使得电路性能不因电源电压下降而恶化。

所述第十六PMOS管M16的栅极接输入信号的正端Vin+，第十七PMOS管M17的栅极接输入信号的负端Vin-；第一电流源I1、第十三PMOS管M13、第十五NMOS管M15和第十四NMOS管M14作为差分对尾电流源，第十三PMOS管M13的源极接第一电流源I1的输出端，第十三PMOS管M13的栅漏短接到第十五NMOS管M15的漏极，第十五NMOS管M15的栅漏短接到第十四NMOS管M14的栅极构成电流镜，第十四NMOS管M14的源极和第十五NMOS管M15的源极均接地；第十四NMOS管M14的漏极接第十六PMOS管M16的漏极和第十七PMOS管M17的漏极，第十六PMOS管M16的源极接第十八PMOS管M18的漏极，第十七PMOS管M17的源极接第十九PMOS管M19的漏极，第十八PMOS管M18的漏极和第十九PMOS管M19的漏极分别跨接在第四电阻R4的两端，第一电流源I1的输入端、第十八PMOS管M18的源极和第十九PMOS管M19的源极均接电源电压，第十八PMOS管M18的栅极和第十九PMOS管M19的栅极均接第十四NMOS管M14的漏极；

所述第一PMOS管M1的源极和第二PMOS管M2的源极分别跨接在第一电阻R1的两端，第一PMOS管M1的源极接第七PMOS管M7的漏极，第二PMOS管M2的源极接第八PMOS管M8的漏极，第七PMOS管M7的源极和第八PMOS管M8的源极均接电源电压，第七PMOS管M7的栅极和第八PMOS管M8的栅极均接第十八PMOS管M18的栅极；第一PMOS管M1的漏极接第五NMOS管M5的漏极，第二PMOS管M2的漏极接第六NMOS管M6的漏极，第五NMOS管M5的源极和第六NMOS管M6的源极接地，第五NMOS管M5的栅极和第六NMOS管M6的栅极接第十四NMOS管M14的栅极；第三PMOS管M3的源极和第四PMOS管M4的源极均接地，第三PMOS管M3的栅极接第一PMOS管M1的漏极，第四PMOS管M4的栅极接第二PMOS管M2的漏极，第三PMOS管M3的漏极接第一PMOS管M1的源极，第四PMOS管M4的漏极接第二PMOS管M2的源极；

所述第十一NMOS管M11的源极和第十二NMOS管M12的源极均接地，第十一NMOS管M11的栅极接第一PMOS管M1的漏极，第十二NMOS管M12的栅极接第二PMOS管M2的漏极，第十一NMOS管M11的漏极作为输出信号的正端Vout+，第十二NMOS管M12的漏极作为输出信号的负端Vout-，第十一NMOS管M11的漏极连接至第二电阻R2的一端和第九PMOS管M9的漏极，第十二NMOS管M12的漏极连接至第三电阻R3的一端和第十PMOS管M10的漏极，第二电阻R2的另一端和第三电阻R3的另一端相连，第九PMOS管M9的栅极和第十PMOS管M10的栅极均接高电平Vcmbf，第九PMOS管M9的源极和第十PMOS管M10的源极均接电源电压；

其中：第十六PMOS管M16和第一PMOS管M1的宽长比对应成比例，第十七PMOS管M17和第二PMOS管M2的宽长比对应成比例，第七PMOS管M7和第八PMOS管M8的宽长比相等，第七PMOS管M7和第十八PMOS管M18的宽长比对应成比例，第八PMOS管M8和第十九PMOS管M19的宽长比对应成比例，第五NMOS管M5和第六NMOS管M6的宽长比相等，第五NMOS管M5和第十四NMOS管M14的宽长比对应成比例，第六NMOS管M6和第十四NMOS管M14的宽长比对应成比例；第一电阻R1和第四电阻R4的阻值相等，第二电阻R2和第三电阻R3的阻值相等。

有益效果：本发明提供的低电源电压可编程增益放大器，基于主从结构，结构简单，通过标准CMOS工艺即可实现；将晶体管偏置在线性区和亚阈值区，进一步降低了电路工作的电源电压；丰富了低电源电压环境下的电路结构形式，拓展了低功耗可编程增益放大器的应用范围；以简单的结构实现了在低电压下的正常工作，大幅度降低了功耗，并且能够良好维持各项性能。

附图说明

图1为本发明的可编程增益放大器电路图；

图2为本发明电路的增益变化曲线；

图3为本发明的线性度仿真曲线。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种低电源电压的可编程增益放大器，具有正常工作的电源电压低的特点，能够有效降低电路功耗。该可编程增益放大器的尾电流源偏置在线性区，使用了一个与差分输入跨导级成比例复制的跨导级与差分输入跨导级构成主从结构，主跨导级尾电流源的栅极、差分输入管的栅极分别与运放中的从跨导级对应端口相连。忽略跨导管的沟道调制效应，在输入电压或电源电压的波动下，主跨导级尾电流源漏级电压与从跨导级的保持一致，因此从跨导级电流源漏极电压被主跨导级复制跟踪。而主跨导级电路中的负反馈电路，通过动态调整工作在线性区的尾电流源栅极电压，保证流过跨导管的电流总和等于主跨导级的恒流源负载电流。进而可以保证从跨导级的电流和不变，达到对输入共模电压和电源电压波动的抑制功能。为了进一步降低电路的电源电压，差分输入对管可以偏置在亚阈值区，并通过引入局部正反馈构造超级源跟随提高电路的线性度。

一种低电源电压可编程增益放大器，包括主跨导级电路、从跨导级电路和输出级电路；以PMOS管简称P型金属氧化物晶体管，以NMOS简称N型金属氧化物晶体管：

所述主跨导级电路包括：构成主输入差分对的第十六PMOS管M16和第十七PMOS管M17，构成主电流源和偏置的第一电流源I1、第十三PMOS管M13、第十五NMOS管M15、第十四NMOS管M14、第十八PMOS管M18和第十九PMOS管M19，作为主源退化电阻的第四电阻R4；

所述从跨导级电路包括：构成从输入差分对的第一PMOS管M1和第二PMOS管M2，构成从电流源的第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8，作为从源退化电阻的第一电阻R1；用于提高电路线性度的第三PMOS管M3和第四PMOS管M4；

所述输出级电路包括：构成输出电流源的第十一NMOS管M11和第十二NMOS管M12，用于共模反馈进行共模电压调整的第九PMOS管M9和第十PMOS管M10，用于实现放大器可编程增益效果的可变第二电阻R2和可变第三电阻R3；

其中，主跨导级电路和从跨导级电路中，对应的晶体管的宽长比分别对应成比例；第七PMOS管M7和第八PMOS管M8工作在线性区，第一PMOS管M1和第二PMOS管M2工作在亚阈值区；采用主从结构使得尾电流保持恒定，使得电路性能不因电源电压下降而恶化。

所述第十六PMOS管M16的栅极接输入信号的正端Vin+，第十七PMOS管M17的栅极接输入信号的负端Vin-；第一电流源I1、第十三PMOS管M13、第十五NMOS管M15和第十四NMOS管M14作为差分对尾电流源，第十三PMOS管M13的源极接第一电流源I1的输出端，第十三PMOS管M13的栅漏短接到第十五NMOS管M15的漏极，第十五NMOS管M15的栅漏短接到第十四NMOS管M14的栅极构成电流镜，第十四NMOS管M14的源极和第十五NMOS管M15的源极均接地；第十四NMOS管M14的漏极接第十六PMOS管M16的漏极和第十七PMOS管M17的漏极，第十六PMOS管M16的源极接第十八PMOS管M18的漏极，第十七PMOS管M17的源极接第十九PMOS管M19的漏极，第十八PMOS管M18的漏极和第十九PMOS管M19的漏极分别跨接在第四电阻R4的两端，第一电流源I1的输入端、第十八PMOS管M18的源极和第十九PMOS管M19的源极均接电源电压，第十八PMOS管M18的栅极和第十九PMOS管M19的栅极均接第十四NMOS管M14的漏极；

所述第一PMOS管M1的源极和第二PMOS管M2的源极分别跨接在第一电阻R1的两端，第一PMOS管M1的源极接第七PMOS管M7的漏极，第二PMOS管M2的源极接第八PMOS管M8的漏极，第七PMOS管M7的源极和第八PMOS管M8的源极均接电源电压，第七PMOS管M7的栅极和第八PMOS管M8的栅极均接第十八PMOS管M18的栅极；第一PMOS管M1的漏极接第五NMOS管M5的漏极，第二PMOS管M2的漏极接第六NMOS管M6的漏极，第五NMOS管M5的源极和第六NMOS管M6的源极接地，第五NMOS管M5的栅极和第六NMOS管M6的栅极接第十四NMOS管M14的栅极，第一PMOS管M1和第二PMOS管M2构成正反馈，从而构成超级源跟随以提高放大器的线性度；第三PMOS管M3的源极和第四PMOS管M4的源极均接地，第三PMOS管M3的栅极接第一PMOS管M1的漏极，第四PMOS管M4的栅极接第二PMOS管M2的漏极，第三PMOS管M3的漏极接第一PMOS管M1的源极，第四PMOS管M4的漏极接第二PMOS管M2的源极；

所述第十一NMOS管M11的源极和第十二NMOS管M12的源极均接地，第十一NMOS管M11的栅极接第一PMOS管M1的漏极，第十二NMOS管M12的栅极接第二PMOS管M2的漏极，第十一NMOS管M11的漏极作为输出信号的正端Vout+，第十二NMOS管M12的漏极作为输出信号的负端Vout-，第十一NMOS管M11的漏极连接至第二电阻R2的一端和第九PMOS管M9的漏极，第十二NMOS管M12的漏极连接至第三电阻R3的一端和第十PMOS管M10的漏极，第二电阻R2的另一端和第三电阻R3的另一端相连，第九PMOS管M9的栅极和第十PMOS管M10的栅极均接高电平Vcmbf，第九PMOS管M9的源极和第十PMOS管M10的源极均接电源电压；

其中：第十六PMOS管M16和第一PMOS管M1的宽长比对应成比例，第十七PMOS管M17和第二PMOS管M2的宽长比对应成比例，第七PMOS管M7和第八PMOS管M8的宽长比相等，第七PMOS管M7和第十八PMOS管M18的宽长比对应成比例，第八PMOS管M8和第十九PMOS管M19的宽长比对应成比例，第五NMOS管M5和第六NMOS管M6的宽长比相等，第五NMOS管M5和第十四NMOS管M14的宽长比对应成比例，第六NMOS管M6和第十四NMOS管M14的宽长比对应成比例；第一电阻R1和第四电阻R4的阻值相等，第二电阻R2和第三电阻R3的阻值相等；该放大器的增益为2R2/R3，通过控制电阻的阻值大小实现增益的可变。

上述可编程增益放大器，可以在低电源电压下正常工作，并具有高共模抑制比和高电源抑制比。在传统的运算放大器中，为了提高运算放大器的线性度、共模抑制比和电源抑制比，差分输入管、负载管和尾电流源晶体管均需工作在饱和区，电源电压等于这三类金属氧化物晶体管的漏源压降之和，受现有CMOS工艺限制，这种传统结构的运算放大器难以在低电源电压下正常工作。

为了使运算放大器能够在低电源电压下工作，本设计中本发明让尾电流源第七PMOS管M7和第八PMOS管M8工作在线性区，但工作在线性区的第七PMOS管M7和第八PMOS管M8漏电流受漏极电压影响很大，这将会严重影响运算放大器的共模抑制比和电源抑制比。为了改善低电源电压运算放大器的共模抑制比和电源抑制比，本发明在传统放大器中添加由第十六PMOS管M16、第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19、第十四NMOS管M14、第十五NMOS管M15和第四电阻R4组成的主级电路。在电路中第五NMOS管M5和第六NMOS管M6的宽长比相等且为第十四NMOS管M14的宽长比的2*N倍，在相同CMOS工艺下，主级放大电路中第十六PMOS管M16、第十七PMOS管M17、第十八PMOS管M18、第十九PMOS管M19的漏电流分别是从级放大电路中第一PMOS管M1、第二PMOS管M2、第七PMOS管M7漏电流的1/N；其中N为自然数。

又因为主放大电路中P型金属氧化物晶体管的宽长比是从级放大电路中P型金属氧化物晶体管宽长比的1/N，在第十八PMOS管M18、第十九PMOS管M19和第七P型第七PMOS管M7、第八PMOS管M8栅源电压相同的情况下就使得第十八PMOS管M18、第十九PMOS管M19和第七PMOS管M7、第八PMOS管M8的漏极电压相同，进而第十六PMOS管M16、第十七PMOS管M17、第一PMOS管M1、第二PMOS管M2的漏源电压和栅源电压相同。第十八PMOS管M18和第十九PMOS管M19的漏电流为第十四NMOS管M14漏电流的一半，而第七PMOS管M7和第八PMOS管M8的漏电流追踪第十八PMOS管M18和第十九PMOS管M19的漏电流。这样就实现了第七PMOS管M7和第八PMOS管M8的漏电流不随其漏电压变化，进而克服传统运算放大器在低电源电压下共模抑制比和电源抑制比低的缺点，实现了低电源电压运算放大器的高共模抑制比和高电源抑制比。

为了进一步降低电源电压，本设计中让差分输入管第十六PMOS管M16、第十七PMOS管M17和第一PMOS管M1、第二PMOS管M2工作在亚阈值区，此时晶体管栅源电压小于金属氧化物晶体管的开启电压，工作在亚阈值区的金属氧化物晶体管漏电流和栅源电压呈现指数关系，栅极电压的变化可以控制漏极电流的变化。由于此时栅源电压很小，使得金属氧化物晶体管的漏源饱和压降可以很低，这就降低了运算放大器所需要的电源电压。

下面结合附图与具体实施方式对本发明作进一步详细描述。

图2所示为本发明的低电源电压可编程增益放大器增益变化的仿真结果，增益变化范围是0到20dB，增益步长为2dB。

图3所示为本发明的低电源电压可编程增益放大器在线性度最差情况下的仿真结果，输出三阶截点Output Referred IP3为19.1769dBm。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种低电源电压可编程增益放大器，其特征在于：包括主跨导级电路、从跨导级电路和输出级电路；

所述主跨导级电路包括：构成主输入差分对的第十六PMOS管M16和第十七PMOS管M17，构成主电流源和偏置的第一电流源I1、第十三PMOS管M13、第十五NMOS管M15、第十四NMOS管M14、第十八PMOS管M18和第十九PMOS管M19，作为主源退化电阻的第四电阻R4；

所述从跨导级电路包括：构成从输入差分对的第一PMOS管M1和第二PMOS管M2，构成从电流源的第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8，作为从源退化电阻的第一电阻R1；用于提高电路线性度的第三PMOS管M3和第四PMOS管M4；

所述输出级电路包括：构成输出电流源的第十一NMOS管M11和第十二NMOS管M12，用于共模反馈进行共模电压调整的第九PMOS管M9和第十PMOS管M10，用于实现放大器可编程增益效果的可变第二电阻R2和可变第三电阻R3；

其中，主跨导级电路和从跨导级电路中，对应的晶体管的宽长比分别对应成比例；第七PMOS管M7和第八PMOS管M8工作在线性区，第一PMOS管M1和第二PMOS管M2工作在亚阈值区。

2.根据权利要求1所述的低电源电压可编程增益放大器，其特征在于：

所述第十六PMOS管M16的栅极接输入信号的正端Vin+，第十七PMOS管M17的栅极接输入信号的负端Vin-；第一电流源I1、第十三PMOS管M13、第十五NMOS管M15和第十四NMOS管M14作为差分对尾电流源，第十三PMOS管M13的源极接第一电流源I1的输出端，第十三PMOS管M13的栅漏短接到第十五NMOS管M15的漏极，第十五NMOS管M15的栅漏短接到第十四NMOS管M14的栅极构成电流镜，第十四NMOS管M14的源极和第十五NMOS管M15的源极均接地；第十四NMOS管M14的漏极接第十六PMOS管M16的漏极和第十七PMOS管M17的漏极，第十六PMOS管M16的源极接第十八PMOS管M18的漏极，第十七PMOS管M17的源极接第十九PMOS管M19的漏极，第十八PMOS管M18的漏极和第十九PMOS管M19的漏极分别跨接在第四电阻R4的两端，第一电流源I1的输入端、第十八PMOS管M18的源极和第十九PMOS管M19的源极均接电源电压，第十八PMOS管M18的栅极和第十九PMOS管M19的栅极均接第十四NMOS管M14的漏极；

所述第一PMOS管M1的源极和第二PMOS管M2的源极分别跨接在第一电阻R1的两端，第一PMOS管M1的源极接第七PMOS管M7的漏极，第二PMOS管M2的源极接第八PMOS管M8的漏极，第七PMOS管M7的源极和第八PMOS管M8的源极均接电源电压，第七PMOS管M7的栅极和第八PMOS管M8的栅极均接第十八PMOS管M18的栅极；第一PMOS管M1的漏极接第五NMOS管M5的漏极，第二PMOS管M2的漏极接第六NMOS管M6的漏极，第五NMOS管M5的源极和第六NMOS管M6的源极接地，第五NMOS管M5的栅极和第六NMOS管M6的栅极接第十四NMOS管M14的栅极；第三PMOS管M3的源极和第四PMOS管M4的源极均接地，第三PMOS管M3的栅极接第一PMOS管M1的漏极，第四PMOS管M4的栅极接第二PMOS管M2的漏极，第三PMOS管M3的漏极接第一PMOS管M1的源极，第四PMOS管M4的漏极接第二PMOS管M2的源极；

所述第十一NMOS管M11的源极和第十二NMOS管M12的源极均接地，第十一NMOS管M11的栅极接第一PMOS管M1的漏极，第十二NMOS管M12的栅极接第二PMOS管M2的漏极，第十一NMOS管M11的漏极作为输出信号的正端Vout+，第十二NMOS管M12的漏极作为输出信号的负端Vout-，第十一NMOS管M11的漏极连接至第二电阻R2的一端和第九PMOS管M9的漏极，第十二NMOS管M12的漏极连接至第三电阻R3的一端和第十PMOS管M10的漏极，第二电阻R2的另一端和第三电阻R3的另一端相连，第九PMOS管M9的栅极和第十PMOS管M10的栅极均接高电平Vcmbf，第九PMOS管M9的源极和第十PMOS管M10的源极均接电源电压；

其中：第十六PMOS管M16和第一PMOS管M1的宽长比对应成比例，第十七PMOS管M17和第二PMOS管M2的宽长比对应成比例，第七PMOS管M7和第八PMOS管M8的宽长比相等，第七PMOS管M7和第十八PMOS管M18的宽长比对应成比例，第八PMOS管M8和第十九PMOS管M19的宽长比对应成比例，第五NMOS管M5和第六NMOS管M6的宽长比相等，第五NMOS管M5和第十四NMOS管M14的宽长比对应成比例，第六NMOS管M6和第十四NMOS管M14的宽长比对应成比例；第一电阻R1和第四电阻R4的阻值相等，第二电阻R2和第三电阻R3的阻值相等。

Images