CN103780212B - 一种运算放大器、电平转换电路以及可编程增益放大器 - Google Patents

Abstract

本发明实施例公开了一种电平转换电路，包括两个运算放大器和共模反馈回路；所述运算放大器在P点插入了衬底和源极相接的PMOS源极跟随器，使得能够低失真的将大差分摆幅的3.3V高共模电平平移到1.2V低共模电平，且差分摆幅保持不变；所述共模反馈回路，接收两个运算放大器的输出信号，对两个输出信号进行取共模运算，将得到的共模值与设定的基准电压进行比较，并将比较结果作为反馈信号输出至两个运算放大器。本发明实施例还提供了一种运算放大器和可编程增益放大器。采用本发明实施例，能够同时实现从低电平到高电平转换以及从高电平到低电平转换的功能，且能满足输出大摆幅以及高线性度的要求。

Description

一种运算放大器、电平转换电路以及可编程增益放大器

技术领域

本发明涉及半导体技术领域，特别是涉及一种运算放大器、电平转换电路以及可编程增益放大器。

背景技术

在模数混合芯片中，常需要对在模拟前端连续的模拟信号作电平搬移，同时保证搬移信号的质量（如摆动幅度、线性度等）。通常，考虑到性能、电压裕度等原因，模拟前端电路往往采用工作在高电压域的IO器件设计。而考虑到功耗面积等原因，数字以及模数转换器则采用工作在低电压域的core器件实现。因此，电平转换电路需要将模拟信号从高电压域搬移到低电压域，其中不仅涉及到电压域的转换，还涉及到信号共模电平的转换。同时还要求电平转换电路具有驱动后级大电容负载的能力。进一步考虑到可靠性的问题，还需要保证电平转换电路的输出端在任何时候都不能看到前级的高电源电压。

现有常用的模拟信号电平转换电路一般为开环源极跟随器（Source Follower），如图1所示，为典型的开环源极跟随器的电路图。

所述开环源极跟随器包括：PMOS管M10和电流源Is10。如图1所示，所述电流源Is10的一端接工作电源AVDD，另一端接PMOS管M10的源极；所述PMOS管M10的栅极接输入信号Vin，漏极接地。所述电流源Is10与PMOS管M10的源极相连的一端为所述开环源极跟随器的输出端。

图1所示的开环源极跟随器常用于实现电平转换和驱动容性负载以及隔离输入和输出。该方案的技术特点是采用PMOS管M10的衬底和源极相接的方法，消除了衬偏效应。输入信号Vin从PMOS管M10的栅极输入，输出信号Vout从所述PMOS管M10的源极输出。如果保证流经PMOS管M10的电流不变，则在一阶近似的情况下，根据MOS管电压电流的标准公式，见公式（1）：

$I_{\mathrm{ds}}=\frac{1}{2}{\mathrm{\μ}}_p{C}_{\mathrm{ox}}\frac{W}{L}{(V_{\mathrm{gs}}-V_{\mathrm{th}})}^2---\left(1\right)$

所述PMOS管M10的栅源电压Vgs也能保持恒定。从而确保了输出信号Vout始终跟随输入信号Vin。

图1所示的开环源极跟随器能够实现从低电平到高电平的转换功能。但是，现有技术方案存在以下问题：

（1）不能实现从高电平到底电平的转换功能；

（2）由于MOS管都存在沟道长度调制效应，随着漏源两端的电压不同，相同的漏端电流也会导致不同的栅源电压Vgs。在大信号的输入条件下，图1所述开环源极跟随器的漏源两端会出现较大的电压摆幅，影响电压跟随的准确度，使线性度恶化。而为了减轻沟道长度调制效应的影响，常增加PMOS管的沟道长度，在低频大摆幅应用时，这一改进能在一定程度上改善线性度。然而，当输入信号Vin的频率提高时，由于沟长增加导致寄生电容增大，一方面限制了最大输入信号频率，另一方面增加的寄生电容也会恶化输出信号Vout的线性度。

（3）当所述开环源极跟随器驱动较大容性或阻性负载时，随着输入信号的变化，负载会从电流源Is10抽送不同的电流，这将改变流经PMOS管M10的电流，使栅源电压Vgs随着输入信号的变化而变化，恶化了输出信号Vout的线性度。

发明内容

本发明实施例中提供了一种运算放大器、电平转换电路以及可编程增益放大器，能够同时实现从低电平到高电平转换以及从高电平到低电平转换的功能，且能满足输出大摆幅以及高线性度的要求。

本发明实施例提供一种运算放大器，所述运算放大器包括：第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管、以及第一电流源和第二电流源；

所述第一PMOS管的源极和第二PMOS管的源极短接，共同接所述第一电流源的一端；所述第一电流源的另一端接高压工作电源；

所述第一PMOS管的漏极接所述第三NMOS管的漏极；所述第三NMOS管的源极接地；所述第三NMOS管的栅极和漏极短接；

所述第五NMOS管的栅极接所述第三NMOS管的栅极；所述第五NMOS管的源极接地；所述第五NMOS管的漏极接所述第七PMOS管漏极；

所述第七PMOS管的源极接低压工作电源；所述第七PMOS管的漏极和栅极短接；

所述第二PMOS管的漏极接所述第四NMOS管的漏极；所述第四NMOS管的源极接地；所述第四NMOS管的栅极和漏极短接；

所述第六NMOS管的栅极接所述第四NMOS管的栅极；所述第六NMOS管的源极接地；所述第六NMOS管的漏极接所述第八PMOS管漏极；

所述第八PMOS管的源极接低压工作电源；所述第八PMOS管的栅极接所述第七PMOS管的栅极；

所述第九PMOS管的源极接第二电流源的一端和所述第一PMOS管的栅极，所述第二电流源的另一端接高压工作电源；所述第九PMOS管的漏极接地；所述第九PMOS管的栅极接所述第八PMOS管漏极；

所述第二PMOS管的栅极作为所述运算放大器的输入端；所述第九PMOS管的栅极作为所述运算放大器的输出端；

所述第九PMOS管的衬底和源极相接。

本发明实施例还提供一种电平转换电路，所述电平转换电路包括两个所述的运算放大器，分别为：第一运算放大器和第二运算放大器；

所述电平转换电路还包括共模反馈回路；

所述第一运算放大器的输入端接收第一输入信号，输出端输出第一输出信号；所述第一运算放大器的第九PMOS管的源极作为控制端，接收所述共模反馈回路输出的反馈信号；

所述第二运算放大器的输入端接收第二输入信号，输出端输出第二输出信号；所述第二运算放大器的第九PMOS管的源极作为控制端，接收所述共模反馈回路输出的反馈信号；

所述共模反馈回路，用于接收所述第一输出信号和所述第二输出信号，对所述第一输出信号和第二输出信号进行取共模运算，将得到的共模值与设定的基准电压进行比较，并将比较结果作为反馈信号输出至所述第一运算放大器和第二运算放大器。

本发明实施例还提供一种可编程增益放大器，所述可编程增益放大器包括所述的电平转换电路。

与现有技术相比，本发明实施例所述的运算放大器采用闭环回路的结构，通过环路增益保证所述电路的线性度；进一步的，在实现从低电平到高电平转换的基础上，通过在P点插入了衬底和源极相接的PMOS源极跟随器，能够完全低失真的将大差分摆幅的3.3V高共模电平平移到1.2V低共模电平，且差分摆幅保持不变，实现从高电平到低电平转换的功能。

本发明实施例所述的电平转换电路和可编程增益放大器，通过采用本发明实施例所述的运算放大器，能够同时实现从低电平到高电平转换以及从高电平到低电平转换的功能，且能满足输出大摆幅以及高线性度的要求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为典型的开环源极跟随器的电路图；

图2为本发明实施例提供的运算放大器电路图；

图3a为本发明实施例的运算放大器忽略第九PMOS管M9时的电路图;

图3b为本发明实施例的运算放大器忽略第九PMOS管M9时的等效电路图；

图4为本发明实施例图2所示的运算放大器的等效电路图；

图5为本发明实施例一提供的电平转换电路图；

图6为本发明实施例二提供的电平转换电路图；

图7为图6所示的电平转换电路的等效电路图；

图8为本发明实施例提供的共模反馈回路的原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中提供了一种运算放大器、电平转换电路以及可编程增益放大器，能够同时实现从低电平到高电平转换以及从高电平到低电平转换的功能，且能满足输出大摆幅以及高线性度的要求。

参照图2，为本发明实施例提供的运算放大器电路图。如图2所示，所述运算放大器包括：第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8、第九PMOS管M9、以及第一电流源Is1和第二电流源Is2。

所述第一PMOS管M1的源极和第二PMOS管M2的源极短接后，共同接所述第一电流源Is1的一端；所述第一电流源Is1的另一端接高压工作电源AVDD33。

所述第一PMOS管M1的漏极接所述第三NMOS管M3的漏极；所述第三NMOS管M3的源极接地AGND；所述第三NMOS管M3的栅极和漏极短接。

所述第五NMOS管M5的栅极接所述第三NMOS管M3的栅极；所述第五NMOS管M5的源极接地AGND；所述第五NMOS管M5的漏极接所述第七PMOS管M7漏极。

所述第七PMOS管M7的源极接低压工作电源AVDD12；所述第七PMOS管M7的漏极和栅极短接。

所述第二PMOS管M2的漏极接所述第四NMOS管M4的漏极；所述第四NMOS管M4的源极接地AGND；所述第四NMOS管M4的栅极和漏极短接。

所述第六NMOS管M6的栅极接所述第四NMOS管M4的栅极；所述第六NMOS管M6的源极接地AGND；所述第六NMOS管M6的漏极接所述第八PMOS管M8漏极。

所述第八PMOS管M8的源极接低压工作电源AVDD12；所述第八PMOS管M8的栅极接所述第七PMOS管M7的栅极。

所述第九PMOS管M9的源极接第二电流源Is2的一端和所述第一PMOS管M1的栅极，所述第二电流源Is2的另一端接高压工作电源AVDD33；所述第九PMOS管M9的漏极接地AGND；所述第九PMOS管M9的栅极接所述第八PMOS管M8漏极。

所述第二PMOS管M2的栅极作为所述运算放大器的输入端，接收输入信号Vin；所述第九PMOS管M9的栅极作为所述运算放大器的输出端，得到输出信号Vout。

为保证所述运算放大器的高线性度，所述第九PMOS管M9的衬底和源极相接。

对于本发明实施例所述的运算放大器，在实际应用时，其输出端一般是与工作在低压工作电源的core器件相接，考虑到后接电路的可靠性问题，需要保证在任何时候（包括上电和断电时刻），所述运算放大器的输出端都不能看到高压工作电压。因此，本发明实施例所述运算放大器，在设计时，将所述第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8接低压工作电源AVDD12。同时，考虑到输入级设计电压裕量的问题，所述第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4和第九PMOS管M9接高压工作电压AVDD33。

其中，所述高压工作电源AVDD33用于提供3.3V工作电压，所述低压工作电源AVDD12用于提供1.2V工作电压。

需要说明的是，为保障所述运算放大器的可靠性，所述第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8、第九PMOS管M9一般均采用IO器件。即为，所有的MOS管都可以工作在3.3V高压电压域。

需要进一步说明的是，本发明实施例提供的运算放大器中，所述第一PMOS管M1、第二PMOS管M2、第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8构成一基本的电流镜运算放大器。所述第九PMOS管M9构成PMOS源极跟随器。

在所述第一PMOS管M1至第八PMOS管M8构成的电流镜运算放大器中，所述第三NMOS管M3、第四NMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7、第八PMOS管M8的结构一般均为衬底和源极相接；而所述第一PMOS管M1和第二PMOS管M2可以做成衬底和源极相接，也可以不做成衬底和源极相接。

下面结合图3a、图3b以及图4，对本发明实施例所述运算放大器的工作原理进行详细介绍。

参照图3a，为本发明实施例的运算放大器忽略第九PMOS管M9时的电路图;图3b，为本发明实施例的运算放大器忽略第九PMOS管M9时的等效电路图。

如图3a所示，当忽略第九PMOS管M9时，所述第一PMOS管M1至第八PMOS管M8构成一基本的电流镜运算放大器，此时该电路可以等效为一闭环运算放大器Amp1，其等效电路如图3b所示。所述闭环运算放大器Amp1的正输入端接收输入信号Vin，其负输入端与输出端短接，构成一闭环结构。

由于本发明实施例的运算放大器中，所有MOS管均采用衬底与源极短接的结构，其衬偏效应对非线性Distortion的贡献被完全取消。同时由于图3a所示电路等效的闭环运算放大器Amp1属于闭环单级结构，因此可以比较容易的通过增加带宽、增加高频信号输入时的环路增益，来抑制高频信号的谐波分量，进一步提高线性度。图3a中的P点为输出端，得到输出信号Vout。由于P点处于运算放大器环路中，因此，所述输出信号Vout能够很好的跟随输入信号。但是，图3a所示运算放大器只能实现从低电平到高电平的转换，不能实现从高电平到低电平的转换。

参照图4，为本发明实施例图2所示的运算放大器的等效电路图。如图4所示，所述第九PMOS管M9可等效为一个电压源Vls。由此，图2所示的运算放大器可以等效为一基本运算放大器Amp2和一电压源Vls。所述基本运算放大器Amp2的正输入端接输入信号Vin，其负输入端通过所述电压源Vls接输出端，所述基本运算放大器Amp2的输出端得到输出信号Vout。

图4所示等效电路中，所述输出信号Vout与输入信号Vin的关系为：Vout+Vls=Vin。

与图3a所示电路相比，本发明实施例提供的运算放大器同样具有很好的线性度。进一步的，为了实现共模电压从高电平到低电平转换，本发明实施例提供的运算放大器在P点插入了衬底和源极相接的PMOS源极跟随器（第九PMOS管M9）。这种结构，一方面使得该电路在消除了衬偏效应后，无论输入信号Vin为低频信号还是高频信号，均具有较好的线性度；另一方面，由于输出只需要驱动共源极的输入管（第一PMOS管M1），使得负载电容较低，在信号输入时，负载电容的充放电对流过第九PMOS管M9的电流影响不大。对于图2所示电路，P点（如图2所示）处于运算放大器的闭环回路中，其线性度可以由环路增益保证，其输出节点Vout通过所述PMOS源极跟随器（第九PMOS管M9）与P点相连，所述PMOS源极跟随器很好的保证了输出信号Vout的线性度。

由此可见，本发明实施例所述的运算放大器采用闭环回路的结构，其闭环增益为1，通过环路增益保证所述电路的线性度；进一步的，在实现从低电平到高电平转换的基础上，通过在P点插入了衬底和源极相接的PMOS源极跟随器，能够完全低失真的将大摆幅的3.3V高电平平移到1.2V低电平，且摆幅保持不变，实现从高电平到低电平转换的功能。

基于本发明上述实施例提供的运算放大器，本发明实施例还提供一种电平转换电路。本发明实施例提供的电平转换电路为实现全差分的输入输出功能，采用两路如图2所示的运算放大器。具体的，参照图5，为本发明实施例一提供的电平转换电路图。

如图5所示，所述电平转换电路包括两个图2所示的运算放大器，分别为：第一运算放大器10和第二运算放大器20。所述电平转换电路还包括共模反馈回路30。

如图5所示，所述第一运算放大器10的输入端接收第一输入信号Vip，其输出端得到第一输出信号Voutp。所述第二运算放大器20的输入端接收第二输入信号Vim，其输出端得到第二输出信号Voutm。

对于图2所示的运算放大器，设定所述第九PMOS管M9的源极与第一PMOS管M1的栅极的公共端为所述运算放大器的控制端。

所述第一运算放大器10的控制端和所述第二运算放大器20的控制端均接所述共模反馈回路30输出的反馈信号Vcmfb。

所述共模反馈回路30，用于接收所述第一运算放大器10输出的第一输出信号Voutp和所述第二运算放大器20输出的第二输出信号Voutm，对所述第一输出信号Voutp和第二输出信号Voutm进行取共模运算，将得到的共模值与设定的基准电压Vcmref进行比较，并将比较结果作为反馈信号Vcmfb反馈回所述第一运算放大器10和第二运算放大器20。

需要说明的是，在实际的工程设计中，不同的工艺角和不同的工作温度会引起MOS管阈值电压、载流子迁移率等工艺参数的变化。对于本发明实施例所述电平转换电路中的运算放大器包括的PMOS源极跟随器（第九PMOS管M9），即使能够保证相同的漏源电流Ids，但是上述参数的改变仍然会导致栅源电压Vgs变化。当所述电平转换电路输入的全差分信号的共模电平恒定时，所述栅源电压Vgs的变化会导致输出的全差分信号的共模电平有较大的变化。

为了保持在不同的工艺角和温度下，所述电平转换电路输出的全差分信号的共模电平的恒定，本发明实施例所述电平转换电路中加入了共模反馈回路30。

所述共模反馈回路30通过对所述第一输出信号Voutp和第二输出信号Voutm进行取共模运算，将得到的共模值与设定的基准电压Vcmref进行比较，得到反馈信号Vcmfb反馈回所述第一运算放大器10和第二运算放大器20，用于调整所述第一运算放大器10和第二运算放大器20的输出信号。

由上述可知，所述反馈信号Vcmfb是由所述第一输出信号Voutp和第二输出信号Voutm决定的，同时所述反馈信号Vcmfb又用于调整所述第一输出信号Voutp和第二输出信号Voutm。由此，所述电平转换电路和所述共模反馈回路共同构成一反馈环路，通过所述反馈环路保证所述电平转换电路输出的全差分信号的共模电平的恒定。

需要说明的是，所述取共模运算具体可以为：对所述第一输出信号Voutp和第二输出信号Voutm求和后再除以2，得到的运算结果即为所述共模值。

本发明实施例一所述的电平转换电路，通过采用两路如图2所示的运算放大器，使得该电平转换电路具有很好的线性度；所述电平转换电路包括的运算放大器，在实现从低电平到高电平转换的基础上，通过在P点插入了衬底和源极相接的PMOS源极跟随器，能够完全低失真的将大差分摆幅的3.3V高共模电平平移到1.2V低共模电平，且差分摆幅保持不变，实现从高电平到低电平转换的功能。

进一步的，所述电平转换电路，通过采用所述共模反馈回路，可以保证输出的全差分信号的共模电平的恒定。

参照图6，为本发明实施例二提供的电平转换电路图。需要说明的是，图6所示电路中，给出了本发明实施例所述共模反馈回路的一种具体实现形式。当然，本发明实施例所述共模反馈回路可以但不限于采用图6所示的电路实现。本领域中，任何可以实现本发明实施例所述共模反馈回路的功能的电路，均可以用于本发明实施例，以实现本发明的发明目的。

如图6所示，所述电平转换电路还包括：第十NMOS管M10和第十一NMOS管M11。

如图6所示，所述第一运算放大器10的控制端通过第十NMOS管M10接所述共模反馈回路30输出的反馈信号Vcmfb；所述第二运算放大器20的控制端通过第十一NMOS管M11接所述反馈信号Vcmfb。

具体的，所述第一运算放大器10的控制端接所述第十NMOS管M10的漏极，所述第十NMOS管M10的源极接地，所述第十NMOS管M10的栅极接反馈信号Vcmfb。

所述第二运算放大器20的控制端接所述第十一NMOS管M11的漏极，所述第十一NMOS管M11的源极接地，所述第十一NMOS管M11的栅极接反馈信号Vcmfb。

所述共模反馈回路30包括：第一电阻R1、第二电阻R2、第十二PMOS管M12、第十三PMOS管M13、第十四NMOS管M14、第十五NMOS管M15、以及第三电流源Is3。

如图6所示，所述第一电阻R1的一端接所述第一输出信号Voutp，所述第一电阻R1的另一端接所述第二电阻R2的一端。

所述第二电阻R2的另一端接所述第二输出信号Voutm；所述第一电阻R1和第二电阻R2的公共端接所述第十二PMOS管M12的栅极。

所述第十二PMOS管M12的源极和所述第十三PMOS管M13的源极接所述第三电流源Is3的一端；所述第三电流源Is3的另一端接高压工作电源AVDD33。

所述第十二PMOS管M12的漏极接所述第十四NMOS管M14的漏极；所述第十四NMOS管M14的源极接地；所述第十四NMOS管M14的栅极接所述第十五NMOS管M15的栅极。

所述第十五NMOS管M15的漏极接所述第十三PMOS管M13的漏极；所述第十五NMOS管M15的源极接地；所述第十五NMOS管M15的栅极和漏极短接。

所述第十三PMOS管M13的栅极接基准电压Vcmref。

所述第十二PMOS管M12的漏极和第十四NMOS管M14的漏极的公共端输出反馈信号Vcmfb。

图6所示的电平转换电路的等效电路如图7所示。所述电平转换电路为实现全差分的输入输出功能，采用两路如图2所示的运算放大器，分别对应全差分的正端输入和负端输入。

如图7所示，所述共模反馈回路30可以等效为一共模检测电路和一运算放大器A。具体的，结合图6所示电路，所述第一电阻R1和第二电阻R2构成所述共模检测电路；所述第十二PMOS管M12、第十三PMOS管M13、第十四NMOS管M14、第十五NMOS管M15、以及第三电流源Is3构成所述运算放大器A。

结合图7可见，所述共模反馈回路30对接收到的第一输出信号Voutp和第二输出信号Voutm进行共模检测（即取共模运算），并将共模检测的结果与基准电压Vcmref相比较，其比较结果作为反馈信号Vcmfb分别输出至所述第一运算放大器10的等效电压源Vls1和所述第二运算放大器20的等效电压源Vls2，分别用于调整所述电压源Vls1和电压源Vls2的电压值，进而调整所述第一运算放大器10的第一输出信号Voutp和所述第二运算放大器20的第二输出信号Voutm的共模电平。

参照图8，为本发明实施例所述共模反馈回路的原理图。结合图8，对本发明实施例所述的共模反馈回路的工作原理进行详细介绍。

图8所示的原理图中，对本发明实施例所述的电平转换电路进行了简化。假定，初始时，电流源的电流分配Id1、Id2确定。所述第一输出信号Voutp和第二输出信号Voutm的输出共模电压上升，导致CM节点的电压升高，从而使得反馈信号Vcmfb下降。所述反馈信号Vcmfb下降导致电流Id2减小。由于总的电流Id1+Id2是恒定的，因此，电流Id1将增加。而电流Id1的增加将导致PMOS管源极跟随器的栅源电压Vgs增大。由于P点电压由图6中的闭环运算放大器和输入共模电压所确定，因此所述第一输出信号Voutp和第二输出信号Voutm的输出共模电压将会下降。至此完成了整个共模反馈回路中信号负反馈的过程，保证输出的全差分信号的共模电平的恒定。

基于本发明上述实施例提供的电平转换电路，本发明实施例还提供一种可编程增益放大器（PGA，Programmable Gain Amplifier），所述可编程增益放大器包括如前述各实施例所述的电平转换电路。

本发明实施例所述的可编程增益放大器可用于实现高清电视的模拟前端，能够在各工艺角下完全满足电路的指标要求，同时，所述可编程增益放大器中的电平转换电路，能够解决现有技术中存在的问题，具有很好的线性度，且能够同时实现从低电平到高电平转换以及从高电平到低电平转换的功能。

以上对本发明所提供的一种运算放大器、电平转换电路以及可编程增益放大器，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种运算放大器，其特征在于，所述运算放大器包括：第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管、以及第一电流源和第二电流源；

所述第一PMOS管的源极和第二PMOS管的源极短接，共同接所述第一电流源的一端；所述第一电流源的另一端接高压工作电源；

所述第一PMOS管的漏极接所述第三NMOS管的漏极；所述第三NMOS管的源极接地；所述第三NMOS管的栅极和漏极短接；

所述第五NMOS管的栅极接所述第三NMOS管的栅极；所述第五NMOS管的源极接地；所述第五NMOS管的漏极接所述第七PMOS管漏极；

所述第七PMOS管的源极接低压工作电源；所述第七PMOS管的漏极和栅极短接；

所述第二PMOS管的漏极接所述第四NMOS管的漏极；所述第四NMOS管的源极接地；所述第四NMOS管的栅极和漏极短接；

所述第六NMOS管的栅极接所述第四NMOS管的栅极；所述第六NMOS管的源极接地；所述第六NMOS管的漏极接所述第八PMOS管漏极；

所述第八PMOS管的源极接低压工作电源；所述第八PMOS管的栅极接所述第七PMOS管的栅极；

所述第九PMOS管的源极接第二电流源的一端和所述第一PMOS管的栅极，所述第二电流源的另一端接高压工作电源；所述第九PMOS管的漏极接地；所述第九PMOS管的栅极接所述第八PMOS管漏极；

所述第二PMOS管的栅极作为所述运算放大器的输入端；所述第九PMOS管的栅极作为所述运算放大器的输出端；

所述第九PMOS管的衬底和源极相接。

2.根据权利要求1所述的运算放大器，其特征在于，所述第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管、第九PMOS管均为IO器件。

3.根据权利要求1所述的运算放大器，其特征在于，所述第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管均为衬底和源极相接。

4.根据权利要求3所述的运算放大器，其特征在于，所述第一PMOS管和第二PMOS管均为衬底和源极相接。

5.根据权利要求1至4任一项所述的运算放大器，其特征在于，所述高压工作电源用于提供3.3V工作电压；所述低压工作电源用于提供1.2V工作电压。

6.一种电平转换电路，其特征在于，所述电平转换电路包括两个如权利要求1至5任一项所述的运算放大器，分别为：第一运算放大器和第二运算放大器；

所述电平转换电路还包括共模反馈回路；

所述第一运算放大器的输入端接收第一输入信号，输出端输出第一输出信号；所述第一运算放大器的第九PMOS管的源极作为控制端，接收所述共模反馈回路输出的反馈信号；

所述第二运算放大器的输入端接收第二输入信号，输出端输出第二输出信号；所述第二运算放大器的第九PMOS管的源极作为控制端，接收所述共模反馈回路输出的反馈信号；

所述共模反馈回路，用于接收所述第一输出信号和所述第二输出信号，对所述第一输出信号和第二输出信号进行取共模运算，将得到的共模值与设定的基准电压进行比较，并将比较结果作为反馈信号输出至所述第一运算放大器和第二运算放大器。

7.根据权利要求6所述的电平转换电路，其特征在于，所述共模反馈回路包括：第一电阻、第二电阻、第十二PMOS管、第十三PMOS管、第十四NMOS管、第十五NMOS管、以及第三电流源；

所述电平转换电路还包括：第十NMOS管和第十一NMOS管；

所述第一电阻的一端接所述第一输出信号，所述第一电阻的另一端接所述第二电阻的一端；

所述第二电阻的另一端接所述第二输出信号；所述第一电阻和第二电阻的公共端接所述第十二PMOS管的栅极；

所述第十二PMOS管的源极和所述第十三PMOS管的源极接所述第三电流源的一端；所述第三电流源的另一端接高压工作电源；

所述第十二PMOS管的漏极接所述第十四NMOS管的漏极；所述第十四NMOS管的源极接地；所述第十四NMOS管的栅极接所述第十五NMOS管的栅极；

所述第十五NMOS管的漏极接所述第十三PMOS管的漏极；所述第十五NMOS管的源极接地；所述第十五NMOS管的栅极和漏极短接；

所述第十三PMOS管的栅极接基准电压；

所述第十二PMOS管的漏极和第十四NMOS管的漏极的公共端输出反馈信号；

所述第一运算放大器的控制端接所述第十NMOS管的漏极；所述第十NMOS管的源极接地，所述第十NMOS管的栅极接反馈信号；

所述第二运算放大器的控制端接所述第十一NMOS管的漏极；所述第十一NMOS管的源极接地，所述第十一NMOS管的栅极接反馈信号。

8.根据权利要求6或7所述的电平转换电路，其特征在于，所述取共模运算具体为：对所述第一输出信号和第二输出信号求和后再除以2。

9.一种可编程增益放大器，其特征在于，所述可编程增益放大器包括如权利要求6至8任一项所述的电平转换电路。