CN111988029B - 一种高速高精度的电平位移电路 - Google Patents

一种高速高精度的电平位移电路 Download PDF

Info

Publication number
CN111988029B
CN111988029B CN202010854064.3A CN202010854064A CN111988029B CN 111988029 B CN111988029 B CN 111988029B CN 202010854064 A CN202010854064 A CN 202010854064A CN 111988029 B CN111988029 B CN 111988029B
Authority
CN
China
Prior art keywords
tube
nmos tube
nmos
pmos
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010854064.3A
Other languages
English (en)
Other versions
CN111988029A (zh
Inventor
周泽坤
肖志平
艾雪
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010854064.3A priority Critical patent/CN111988029B/zh
Publication of CN111988029A publication Critical patent/CN111988029A/zh
Application granted granted Critical
Publication of CN111988029B publication Critical patent/CN111988029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

一种高速高精度的电平位移电路，具体给出了上移型电平位移电路和下移型电平位移电路的实现方案，利用电流偏置模块将偏置电流镜像到电平位移电路的各个支路，为电平位移电路提供静态电流偏置；电平位移主体模块利用第一PMOS管抬升输入电压或利用第十二NMOS管降低输入电压，并将平移后的电压通过开环源端输入运放箝位到输出端，开环源端输入运放避免了闭环运放的稳定性问题，且没有闭环运放的环路响应过程，提高了转换速度；同时开环源端输入运放采用对输出衬偏的结构，结合沟道长度调制效应抑制模块，实现衬底局部负反馈和漏端电压箝位负反馈两个负反馈结构，降低了开环源端输入运放的失配，提升了转换精度。

Description

一种高速高精度的电平位移电路
技术领域
本发明属于模拟集成电路技术领域，涉及一种高速高精度的电平位移电路，具体涉及一种上移型电平位移电路和一种下移型电平位移电路。
背景技术
微电子技术的不断发展以及制造工艺的不断前进，催生和促进了模拟集成电路市场的蓬勃扩展和模拟集成电路技术的成熟和提升，与之相对应的，对相关电路性能的要求也愈发严格。对不同的集成电路模块，总是会在高速、高精度、低功耗、低噪声、低失配等性能中折中设计，使其能获得一个整体优化设计方案满足应用需求。在复杂系统设计中，常常会出现前端模块输出电压与后端模块输入电压不相匹配的情况，这个时候常常需要对其进行电平位移，使得二者能够匹配、电路的电平控制能够连续。最常见的情况就是前端输出电压不符合后端的输入电压范围，为了使得后续信号处理模块能正常工作，且不影响信号的控制和传输时间，需要将前端模块的输出电压上移或下移以适应后端模块的输入电平范围。
常见的大部分电平位移电路常会采用交叉耦合结构将输入逻辑电平转换至不同电压区域中，该种方式总会受制于响应较慢通路的速度以及不算高的增益，使得转换速度和精度受限。也有采用闭环运放充当箝位和转换基础的结构，但是其速度会被闭环运放摆率和小信号带宽限制，使得电平转换速度不是很理想。
发明内容
针对上述传统电平位移转换电路受限于自身结构或是自身带宽等性能造成的转换速度和精度不够的不足之处，本发明提出了一种电平位移电路，利用开环源端输入运放进行箝位转换实现高速和高精度，并具体给出了上移型电平位移电路和下移型电平位移电路的实现结构；利用开环源端输入运放的辅助箝位形式进行电平转换，开环源端输入运放避免了闭环运放的稳定性问题，且没有闭环运放的环路响应过程，使得转换速度很高；同时使用共源共栅结构获得更高的箝位增益，提升转换精度；进一步利用衬底局部负反馈和漏端电压箝位负反馈的结构降低开环源端输入运放的失配，提升转换精度，实现了高速高精度电平位移转换方案。
本发明提出的上移型电平位移电路的技术方案为：
一种高速高精度的电平位移电路，包括电流偏置模块和电平位移主体模块，
所述电平位移主体模块包括第一PMOS管和源端输入运算放大器，
第一PMOS管的栅极连接输入电压，其漏极接地，其源极连接所述源端输入运算放大器的输入端；第一PMOS管用于将所述输入电压抬升第一PMOS管的栅源电压后输出到所述源端输入运算放大器的输入端；
所述源端输入运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，
第八NMOS管的源极作为所述源端输入运算放大器的输入端，第十NMOS管的源极作为所述源端输入运算放大器的输出端，所述源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到所述电平位移电路的输出端；
第七NMOS管的栅极和漏极互连并连接第九NMOS管的栅极，其源极连接第八NMOS管的漏极；
第十NMOS管的栅极和漏极互连并连接第九NMOS管的源极和第八NMOS管的栅极；
第七NMOS管和第九NMOS管的衬底连接第九NMOS管的源极，第八NMOS管和第十NMOS管的衬底连接第十NMOS管的源极；
所述电流偏置模块用于将偏置电流镜像到所述电平位移电路的各个支路，为所述电平位移电路提供静态电流偏置，第七NMOS管的漏极、第九NMOS管的漏极和第十NMOS管的源极分别连接所述电流偏置模块镜像的偏置电流。
具体的，所述电平位移电路还包括沟道长度调制效应抑制模块，所述沟道长度调制效应抑制模块包括第十PMOS管和第十一NMOS管，
第十一NMOS管的源极连接第九NMOS管的漏极，其栅极连接第十PMOS管的源极；
第十PMOS管的栅极连接第九NMOS管的栅极，其漏极接地；
第十PMOS管的源极和第十一NMOS管的漏极分别连接所述电流偏置模块镜像的偏置电流。
具体的，所述电流偏置模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，
第一NMOS管的栅极和漏极互连并连接所述偏置电流、以及第三NMOS管和第五NMOS管的栅极，其源极连接第二NMOS管的栅极和漏极、以及第四NMOS管和第六NMOS管的栅极；
第四NMOS管的漏极连接第三NMOS管的源极，其源极连接第二NMOS管和第六NMOS管的源极并接地；
第五NMOS管的漏极连接第十NMOS管的源极，其源极连接第六NMOS管的漏极；
第三PMOS管的栅极和漏极互连并连接第五PMOS管、第七PMOS管和第九PMOS管的栅极、以及第三NMOS管的漏极，其源极连接第四PMOS管、第六PMOS管和第八PMOS管的栅极、以及第二PMOS管的栅极和漏极；
第五PMOS管的源极连接第四PMOS管的漏极，其漏极连接第七NMOS管的漏极；
第七PMOS管的源极连接第六PMOS管的漏极，其漏极连接第十一NMOS管的漏极；
第九PMOS管的源极连接第八PMOS管的漏极，其漏极连接第十PMOS管的源极；
第二PMOS管、第四PMOS管、第六PMOS管和第八PMOS管的源极连接电源电压。
本发明提出的下移型电平位移电路的技术方案为：
一种高速高精度的电平位移电路，包括电流偏置模块和电平位移主体模块，
所述电平位移主体模块包括第十二NMOS管和源端输入运算放大器，
第十二NMOS管的栅极连接输入电压，其漏极连接电源电压，其源极连接所述源端输入运算放大器的输入端；第十二NMOS管用于将所述输入电压降低第十二NMOS管的栅源电压后输出到所述源端输入运算放大器的输入端；
所述源端输入运算放大器包括第十五PMOS管、第十六PMOS管、第十七PMOS管和第十八PMOS管，
第十五PMOS管的源极作为所述源端输入运算放大器的输入端，第十七PMOS管的源极作为所述源端输入运算放大器的输出端，所述源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到所述电平位移电路的输出端；
第十六PMOS管的栅极和漏极互连并连接第十八PMOS管的栅极，其源极连接第十五PMOS管的漏极；
第十七PMOS管的栅极和漏极互连并连接第十八PMOS管的源极和第十五PMOS管的栅极；
第十五PMOS管和第十七PMOS管的衬底连接第十七PMOS管的源极，第十六PMOS管和第十八PMOS管的衬底连接第十八PMOS管的源极；
所述电流偏置模块用于将偏置电流镜像到所述电平位移电路的各个支路，为所述电平位移电路提供静态电流偏置，第十六PMOS管的漏极、第十八PMOS管的漏极和第十七PMOS管的源极分别连接所述电流偏置模块镜像的偏置电流。
具体的，所述电平位移电路还包括沟道长度调制效应抑制模块，所述沟道长度调制效应抑制模块包括第十九PMOS管和第二十三NMOS管，
第十九PMOS管的源极连接第十八PMOS管的漏极，其栅极连接第二十三NMOS管的源极；
第二十三NMOS管的栅极连接第十八PMOS管的栅极，其漏极连接电源电压；
第十九PMOS管的漏极和第二十三NMOS管的源极分别连接所述电流偏置模块镜像的偏置电流。
具体的，所述电流偏置模块包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管和第十四PMOS管，
第十三NMOS管的栅极和漏极互连并连接所述偏置电流、以及第十五NMOS管、第十七NMOS管、第十九NMOS管和第二十一NMOS管的栅极，其源极连接第十四NMOS管的栅极和漏极、以及第十六NMOS管、第十八NMOS管、第二十NMOS管和第二十二NMOS管的栅极；
第十六NMOS管的漏极连接第十五NMOS管的源极，其源极连接第十四NMOS管、第十八NMOS管、第二十NMOS管和第二十二NMOS管的源极并接地；
第十七NMOS管的源极连接第十八NMOS管的漏极，其漏极连接第十六PMOS管的漏极；
第十九NMOS管的源极连接第二十NMOS管的漏极，其漏极连接第十九PMOS管的漏极；
第二十一NMOS管的源极连接第二十二NMOS管的漏极，其漏极连接第二十三NMOS管的源极；
第十二PMOS管的栅极和漏极互连并连接第十五NMOS管的漏极和第十四PMOS管的栅极，其源极连接第十一PMOS管的栅极和漏极、以及第十三PMOS管的栅极；
第十四PMOS管的源极连接第十三PMOS管的漏极，其漏极连接第十七PMOS管的源极；
第十一PMOS管和第十三PMOS管的源极连接电源电压。
本发明的有益效果为：本发明利用开环源端输入运放进行箝位实现电平转换，避免了闭环运放的稳定性问题，且没有闭环运放的环路响应过程，具有高转换速度的特点；开环源端输入运放采用对输出衬偏的结构，结合沟道长度调制效应抑制模块，实现衬底局部负反馈和漏端电压箝位负反馈两个负反馈结构，降低了开环源端输入运放的失配，提升了转换精度。
附图说明
图1为本发明提出一种上移型高速高精度的电平位移电路的一种具体实现结构图。
图2为无衬偏源端输入运放电路的误差分析图。
图3为对地衬偏源端输入运放电路的误差分析图。
图4为对输出衬偏源端输入运放电路的误差分析图。
图5为本发明提出一种下移型高速高精度的电平位移电路的一种具体实现结构图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述：
对于一个复杂模拟集成电路系统里面不同的模块，拥有不同结构或者不同的运算使得其具有不同的输入共模范围和输出摆幅。为了前后匹配使得系统的各模块之间的控制能够连续高效，需要对前后连接模块的电平进行位移(上移或下移)匹配。
本发明提出的高度高精度的电平位移电路包括电流偏置模块和电平位移主体模块，电流偏置模块用于根据输入静态电流即偏置电流Ibias为整个电平位移电路提供电流和偏置状态。电平位移主体模块主要包括一个电平平移单元和一个开环源端输入电路，电平平移单元用于将输入电压VIN平移一个电平后输出给开环源端输入电路，上移型的电平位移电路利用第一PMOS管MP1将输入电压VIN抬升一个第一PMOS管的栅源电压VSG,MP1后输出给开环源端输入电路，下移型的电平位移电路利用第十二NMOS管MN12将输入电压VIN降低一个第十二NMOS管MN12的栅源电压VSG,MN12后输出给开环源端输入电路；开环源端输入电路是一个源端输入运算放大器，利用开环源端输入运放将经过电平平移单元平移后的电平箝位转换至电平位移电路的输出端。一些实施例中还设置了沟道长度调制效应抑制模块，利用沟道调制效应抑制模块以及源端输入运放的衬底负反馈来减少开环源端输入运放的失配，完成高速高精度的电平位移转换。
上移型电平位移电路和下移型电平位移电路的电平转换原理类似，下面先以上移型电平转换电路为例具体说明本发明的工作过程和工作原理。
如图1所示是本发明提出的上移型电平位移电路的一种具体实现形式，它的功能是将输入电平范围比较低的电平抬升至后级具有较高共模输入范围的模块进行信号处理。上移型电平位移电路的电平位移主体模块包括第一PMOS管MP1和源端输入运算放大器，第一PMOS管MP1的栅极连接输入电压VIN，其漏极接地，其源极连接源端输入运算放大器的输入端。上移型电平位移电路利用第一PMOS管MP1将输入电压VIN抬升第一PMOS管MP1的栅源电压VSG,MP1后输出到源端输入运算放大器的输入端，在静态电流确定的条件下，VSG,MP1的大小是可控的，再利用一个开环的源端输入运放将该抬升的电平VIN+VSG,MP1转移至输出端，实现具有一定带载能力的电平位移功能。
上移型电平位移电路的源端输入运算放大器包括第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10，MP4、MP5、MP6、MP7用于与MP2、MP3构成电流镜提供电流偏置。第八NMOS管MN8的源极作为源端输入运算放大器的输入端即X节点，第十NMOS管MN10的源极作为源端输入运算放大器的输出端即B节点，源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到电平位移电路的输出端；第七NMOS管MN7的栅极和漏极互连并连接第九NMOS管MN9的栅极，其源极连接第八NMOS管MN8的漏极；第十NMOS管MN10的栅极和漏极互连并连接第九NMOS管MN9的源极和第八NMOS管MN8的栅极。
第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10是源端输入运放共源共栅输入管，当源端输入运放共源共栅输入管的宽长比和尾电流完全匹配，左右拥有相同的跨导和栅源电压VGS，即第七NMOS管MN7和第九NMOS管MN9、第八NMOS管MN8和第十NMOS管MN10有相同的跨导和VGS，使得源端输入运算放大器的输入端X点和输出端B点电位保持一致。在这其中，第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十NMOS管MN10构成了一个反馈型共源共栅结构，一些实施例中设置其宽长比以及上端电流镜(MP4、MP5、MP6、MP7与MP2、MP3与构成的电流镜)的比例优选为1:1，高环路增益使得第八NMOS管MN8和第十NMOS管MN10的栅源电压一致，从而保证X点和B点的箝位一致，实现电平位移转换的功能输出。当然另一些实施例中也可以通过调整MP4、MP5、MP6、MP7与MP2、MP3与构成的电流镜的镜像比实现X点和B点的箝位一致。
由于源端输入运放为开环结构，虽然速度有了保证，但是箝位精度很容易受影响，不同的衬底偏置会有不同的性能表现。本发明提出的上移型电平位移电路中源端输入运放采用对输出衬偏的结构，将第七NMOS管MN7和第九NMOS管MN9的衬底连接第九NMOS管MN9的源极，第八NMOS管MN8和第十NMOS管MN10的衬底连接第十NMOS管MN10的源极，能够实现负反馈的作用降低误差。
下面结合附图2-4对比一下各种衬偏结构。
如图2所示为衬底与源端短接的无衬偏结构，对其误差进行分析，当出现失配时，误差电流为ΔI，此时的电压误差为：
Figure BDA0002645771640000061
Figure BDA0002645771640000071
在上式中μn为电子迁移率，COX为单位面积栅氧化电容，
Figure BDA0002645771640000072
为MOS管的宽长比，VTH0为无衬偏MOS管的阈值电压，gm2为M2管子的跨导。其电压误差项ΔV与ΔI呈正比，主要降低失配影响、提升精度的手段是增大M2管子的跨导gm2，就要求增大管子尺寸以及电流，会带来较大的功耗。
如图3所示为衬底与地电位短接的固定衬偏结构，同理可得其电压误差为：
Figure BDA0002645771640000073
在上式中γ为体效应系数，其电压误差项的减小与VIN有关，VIN越小失配越小，但会限制其在VIN较大时的应用，效果不稳定。
对于图4中为衬底与输出短接的衬偏结构，根据电流电压关系，可以得到其电压误差为：
Figure BDA0002645771640000074
在上式中
Figure BDA0002645771640000075
表示的是/>
Figure BDA0002645771640000076
的三阶无穷小项，因此电压误差的主要取决于第一项，误差电压成了ΔI的高阶函数，而ΔI/gm2是一个比较小的项，因此高阶项具有降低误差的作用。
如图1所示，本发明提出的上移型电平位移电路中的源端输入运放采用的就是对输出衬偏的结构，为了保证器件的匹配性，第九NMOS管MN9与第十NMOS管MN10均为无衬偏器件，而第七NMOS管MN7和第八NMOS管MN8的衬底分别与第九NMOS管MN9的衬底VA和第十NMOS管MN10管的衬底VB相连，这种对输出衬偏的衬底连接方式同样有负反馈的作用。当由于某种原因使得第十NMOS管MN10流过的电流与第八NMOS管MN8流过的电流相比偏大时(例如电流失配)，输出端B点的电压将降低，随着B点电压降低，第七NMOS管MN7管的阈值电压由于体效应的影响而升高，其栅电压也升高，输出端B点也随之升高，这种负反馈可以降低误差电压。
反馈型共源共栅使得第七NMOS管MN7、第八NMOS管MN8的栅源电压分别与第九NMOS管MN9、第十NMOS管MN10的栅源电压相等，第九NMOS管MN9的漏端电压由其自身流过的电流所确定，而第九NMOS管MN9的漏端电压却是浮动的，由于沟道调制效应，导致两侧的电流必然存在失配。为了进一步提高两侧电流匹配精度，提升转换精度，一些实施例中引入沟道长度调制效应抑制模块。如图1所示，沟道长度调制效应抑制模块包括第十PMOS管MP10和第十一NOS管MN11，第十PMOS管MP10和第十一NOS管MN11上端P管电流镜用于从电流偏置模块引入电流偏置，第十一NOS管MN11的源极连接第九NMOS管MN9的漏极，其栅极连接第十PMOS管MP10的源极；第十PMOS管MP10的栅极连接第九NMOS管MN9的栅极，其漏极接地。
沟道长度调制效应抑制模块中第十一NMOS管MN11的宽长比很大被压入线性区，相当于一个小电阻，保证两侧共源共栅电流镜的匹配状态。其抑制效果是通过第九NMOS管MN9、第十PMOS管MP10和第十一NMOS管MN11组成的负反馈环路，使得第九NMOS管MN9的漏端电压为：
VD,MN9＝VG,MN9+|VGS,MP10|-VGS,MN11≈VD,MN7 (5)
在上式中，VG,MN9为第九NMOS管MN9的栅端电压，|VG,MN9|为第十一PMOS管MP11的栅源电压差绝对值，VG,MN11为第十一NMOS管MN11的栅端电压，VD，MN7为第七NMOS管MN7的漏端电压。当第九NMOS管MN9和第七NMOS管MN7的漏端电压相等时沟道调制效应的影响被抵消了，进一步提升了系统精度。
电流偏置模块用于将偏置电流镜像到电平位移电路的各个支路，为电平位移电路提供静态电流偏置，图1所示实施例中采用共源共栅(cascode)电流镜结构，可以将输入电流进行较为准确的镜像，再利用PMOS管电流镜将其镜像至其它支路，为整个模块提供静态电流偏置，当然也可以采用其他结构的电流镜进行偏置，这里仅给出一种实现电路。本实施例中电流偏置模块包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9，第一NMOS管MN1的栅极和漏极互连并连接偏置电流Ibias、以及第三NMOS管MN3和第五NMOS管MN5的栅极，其源极连接第二NMOS管MN2的栅极和漏极、以及第四NMOS管MN4和第六NMOS管MN6的栅极；第四NMOS管MN4的漏极连接第三NMOS管MN3的源极，其源极连接第二NMOS管MN2和第六NMOS管MN6的源极并接地；第五NMOS管MN5的漏极连接第十NMOS管MN10的源极，其源极连接第六NMOS管MN6的漏极；第三PMOS管MP3的栅极和漏极互连并连接第五PMOS管MP5、第七PMOS管MP7和第九PMOS管MP9的栅极、以及第三NMOS管MN3的漏极，其源极连接第四PMOS管MP4、第六PMOS管MP6和第八PMOS管MP8的栅极、以及第二PMOS管MP2的栅极和漏极；第五PMOS管MP5的源极连接第四PMOS管MP4的漏极，其漏极连接第七NMOS管MN7的漏极；第七PMOS管MP7的源极连接第六PMOS管MP6的漏极，其漏极连接第十一NOS管MN11的漏极；第九PMOS管MP9的源极连接第八PMOS管MP8的漏极，其漏极连接第十PMOS管MP10的源极；第二PMOS管MP2、第四PMOS管MP4、第六PMOS管MP6和第八PMOS管MP8的源极连接电源电压。
本发明提出的下移型电平位移电路用于将输入电平范围比较高的电平抬升至后级具有较低共模输入范围的模块进行信号处理，其电平转换原理与上移型电平位移电路一致。如图5所示，本发明提出的下移型电平位移电路包括电流偏置模块和电平位移主体模块，电平位移主体模块包括第十二NOS管MN12和源端输入运算放大器，第十二NOS管MN12的栅极连接输入电压VIN，其漏极连接电源电压，其源极连接源端输入运算放大器的输入端；第十二NOS管MN12用于将输入电压VIN降低第十二NOS管MN12的栅源电压VSG,MN12后输出到源端输入运算放大器的输入端；开环的源端输入运放将该降低的电平VIN-VSG,MN12转移至输出端，实现具有一定带载能力的电平位移功能。
下移型电平位移电路的源端输入运算放大器包括第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17和第十八PMOS管MP18，第十五PMOS管MP15的源极作为源端输入运算放大器的输入端即节点X，第十七PMOS管MP17的源极作为源端输入运算放大器的输出端即节点B，源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到电平位移电路的输出端；第十六PMOS管MP16的栅极和漏极互连并连接第十八PMOS管MP18的栅极，其源极连接第十五PMOS管MP15的漏极；第十七PMOS管MP17的栅极和漏极互连并连接第十八PMOS管MP18的源极和第十五PMOS管MP15的栅极。第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17和第十八PMOS管MP18是下移型电平位移电路中源端输入运放的共源共栅输入管，当源端输入运放共源共栅输入管的宽长比和尾电流完全匹配，左右拥有相同的跨导和栅源电压VGS，即第十五PMOS管MP15和第十七PMOS管MP17、第十六PMOS管MP16和第十八PMOS管MP18有相同的跨导和VGS，使得源端输入运算放大器的输入端X点和输出端B点电位保持一致。
下移型电平位移电路同样采用对输出衬偏的结构，将第十五PMOS管MP15和第十七PMOS管MP17的衬底连接第十七PMOS管MP17的源极，第十六PMOS管MP16和第十八PMOS管MP18的衬底连接第十八PMOS管MP18的源极，实现负反馈的作用以降低误差。
本实施例中同样利用共源共栅的电流镜将偏置电流Ibias镜像到电平位移电路的各个支路，为电平位移电路提供静态电流偏置。如图5所示电流偏置模块包括第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MN15、第十六NMOS管MN16、第十七NMOS管MN17、第十八NMOS管MN18、第十九NMOS管MN19、第二十NMOS管MN20、第二十一NMOS管MN21、第二十二NMOS管MN22、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13和第十四PMOS管MP14，第十三NMOS管MN13的栅极和漏极互连并连接偏置电流Ibias、以及第十五NMOS管MN15、第十七NMOS管MN17、第十九NMOS管MN19和第二十一NMOS管MN21的栅极，其源极连接第十四NMOS管MN14的栅极和漏极、以及第十六NMOS管MN16、第十八NMOS管MN18、第二十NMOS管MN20和第二十二NMOS管MN22的栅极；第十六NMOS管MN16的漏极连接第十五NMOS管MN15的源极，其源极连接第十四NMOS管MN14、第十八NMOS管MN18、第二十NMOS管MN20和第二十二NMOS管MN22的源极并接地；第十七NMOS管MN17的源极连接第十八NMOS管MN18的漏极，其漏极连接第十六PMOS管MP16的漏极；第十九NMOS管MN19的源极连接第二十NMOS管MN20的漏极，其漏极连接第十九PMOS管MP19的漏极；第二十一NMOS管MN21的源极连接第二十二NMOS管MN22的漏极，其漏极连接第二十三NMOS管MN23的源极；第十二PMOS管MP12的栅极和漏极互连并连接第十五NMOS管MN15的漏极和第十四PMOS管MP14的栅极，其源极连接第十一PMOS管MP11的栅极和漏极、以及第十三PMOS管MP13的栅极；第十四PMOS管MP14的源极连接第十三PMOS管MP13的漏极，其漏极连接第十七PMOS管MP17的源极；第十一PMOS管MP11和第十三PMOS管MP13的源极连接电源电压。
同样的，为了电流匹配精度，提升转换精度，本发明提出的下移型电平位移电路也引入了沟道长度调制效应抑制模块，包括第十九PMOS管MP19和第二十三NMOS管MN23，第十九PMOS管MP19的源极连接第十八PMOS管MP18的漏极，其栅极连接第二十三NMOS管MN23的源极；第二十三NMOS管MN23的栅极连接第十八PMOS管MP18的栅极，其漏极连接电源电压。第十八PMOS管MP18、第十九PMOS管MP19和第二十三NMOS管MN23组成负反馈环路，使得第十六PMOS管MP16和第十八PMOS管MP18漏端电压相等时沟道调制效应的影响被抵消，进一步提升系统精度。
综上所述，本发明基于开环源端输入运放实现电平转换，并具体提出了上移型电平位移和下移型电平位移的方案，可以实现在开环下电压转换的快速实现，同时为了避免开环下转换精度不高的缺陷，使用了衬底偏置负反馈和沟道调制抑制效应模块共同提升源端输入运放的箝位精度，降低转换误差，提升转换精度，实现了一种高速高精度的电平位移电路，可以将输入电压快速且精准地转换成另一电平范围。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种高速高精度的电平位移电路，其特征在于，包括电流偏置模块和电平位移主体模块；
所述电平位移主体模块包括第一PMOS管和源端输入运算放大器；第一PMOS管的栅极连接输入电压，其漏极接地，其源极连接所述源端输入运算放大器的输入端；第一PMOS管用于将所述输入电压抬升第一PMOS管的栅源电压后输出到所述源端输入运算放大器的输入端；
所述源端输入运算放大器包括第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管；第八NMOS管的源极作为所述源端输入运算放大器的输入端，第十NMOS管的源极作为所述源端输入运算放大器的输出端，所述源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到所述电平位移电路的输出端；第七NMOS管的栅极和漏极互连并连接第九NMOS管的栅极，其源极连接第八NMOS管的漏极；第十NMOS管的栅极和漏极互连并连接第九NMOS管的源极和第八NMOS管的栅极；第七NMOS管和第九NMOS管的衬底连接第九NMOS管的源极，第八NMOS管和第十NMOS管的衬底连接第十NMOS管的源极；所述电流偏置模块用于将偏置电流镜像到所述电平位移电路的各个支路，为所述电平位移电路提供静态电流偏置，第七NMOS管的漏极、第九NMOS管的漏极和第十NMOS管的源极分别连接所述电流偏置模块镜像的偏置电流；
所述电平位移电路还包括沟道长度调制效应抑制模块，所述沟道长度调制效应抑制模块包括第十PMOS管和第十一NMOS管；第十一NMOS管的源极连接第九NMOS管的漏极，其栅极连接第十PMOS管的源极；第十PMOS管的栅极连接第九NMOS管的栅极，其漏极接地；第十PMOS管的源极和第十一NMOS管的漏极分别连接所述电流偏置模块镜像的偏置电流。
2.根据权利要求1所述的高速高精度的电平位移电路，其特征在于，所述电流偏置模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管；第一NMOS管的栅极和漏极互连并连接所述偏置电流、以及第三NMOS管和第五NMOS管的栅极，其源极连接第二NMOS管的栅极和漏极、以及第四NMOS管和第六NMOS管的栅极；第四NMOS管的漏极连接第三NMOS管的源极，其源极连接第二NMOS管和第六NMOS管的源极并接地；第五NMOS管的漏极连接第十NMOS管的源极，其源极连接第六NMOS管的漏极；第三PMOS管的栅极和漏极互连并连接第五PMOS管、第七PMOS管和第九PMOS管的栅极、以及第三NMOS管的漏极，其源极连接第四PMOS管、第六PMOS管和第八PMOS管的栅极、以及第二PMOS管的栅极和漏极；第五PMOS管的源极连接第四PMOS管的漏极，其漏极连接第七NMOS管的漏极；第七PMOS管的源极连接第六PMOS管的漏极，其漏极连接第十一NMOS管的漏极；第九PMOS管的源极连接第八PMOS管的漏极，其漏极连接第十PMOS管的源极；第二PMOS管、第四PMOS管、第六PMOS管和第八PMOS管的源极连接电源电压。
3.一种高速高精度的电平位移电路，其特征在于，包括电流偏置模块和电平位移主体模块；
所述电平位移主体模块包括第十二NMOS管和源端输入运算放大器；第十二NMOS管的栅极连接输入电压，其漏极连接电源电压，其源极连接所述源端输入运算放大器的输入端；第十二NMOS管用于将所述输入电压降低第十二NMOS管的栅源电压后输出到所述源端输入运算放大器的输入端；
所述源端输入运算放大器包括第十五PMOS管、第十六PMOS管、第十七PMOS管和第十八PMOS管；第十五PMOS管的源极作为所述源端输入运算放大器的输入端，第十七PMOS管的源极作为所述源端输入运算放大器的输出端，所述源端输入运算放大器用于将其输出端电压钳位为与其输入端电压一致并输出到所述电平位移电路的输出端；第十六PMOS管的栅极和漏极互连并连接第十八PMOS管的栅极，其源极连接第十五PMOS管的漏极；第十七PMOS管的栅极和漏极互连并连接第十八PMOS管的源极和第十五PMOS管的栅极；第十五PMOS管和第十七PMOS管的衬底连接第十七PMOS管的源极，第十六PMOS管和第十八PMOS管的衬底连接第十八PMOS管的源极；所述电流偏置模块用于将偏置电流镜像到所述电平位移电路的各个支路，为所述电平位移电路提供静态电流偏置，第十六PMOS管的漏极、第十八PMOS管的漏极和第十七PMOS管的源极分别连接所述电流偏置模块镜像的偏置电流；
所述电平位移电路还包括沟道长度调制效应抑制模块，所述沟道长度调制效应抑制模块包括第十九PMOS管和第二十三NMOS管；第十九PMOS管的源极连接第十八PMOS管的漏极，其栅极连接第二十三NMOS管的源极；第二十三NMOS管的栅极连接第十八PMOS管的栅极，其漏极连接电源电压；第十九PMOS管的漏极和第二十三NMOS管的源极分别连接所述电流偏置模块镜像的偏置电流。
4.根据权利要求3所述的高速高精度的电平位移电路，其特征在于，所述电流偏置模块包括第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一NMOS管、第二十二NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管和第十四PMOS管；
第十三NMOS管的栅极和漏极互连并连接所述偏置电流、以及第十五NMOS管、第十七NMOS管、第十九NMOS管和第二十一NMOS管的栅极，其源极连接第十四NMOS管的栅极和漏极、以及第十六NMOS管、第十八NMOS管、第二十NMOS管和第二十二NMOS管的栅极；第十六NMOS管的漏极连接第十五NMOS管的源极，其源极连接第十四NMOS管、第十八NMOS管、第二十NMOS管和第二十二NMOS管的源极并接地；第十七NMOS管的源极连接第十八NMOS管的漏极，其漏极连接第十六PMOS管的漏极；第十九NMOS管的源极连接第二十NMOS管的漏极，其漏极连接第十九PMOS管的漏极；
第二十一NMOS管的源极连接第二十二NMOS管的漏极，其漏极连接第二十三NMOS管的源极；第十二PMOS管的栅极和漏极互连并连接第十五NMOS管的漏极和第十四PMOS管的栅极，其源极连接第十一PMOS管的栅极和漏极、以及第十三PMOS管的栅极；第十四PMOS管的源极连接第十三PMOS管的漏极，其漏极连接第十七PMOS管的源极；第十一PMOS管和第十三PMOS管的源极连接电源电压。
CN202010854064.3A 2020-08-24 2020-08-24 一种高速高精度的电平位移电路 Active CN111988029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010854064.3A CN111988029B (zh) 2020-08-24 2020-08-24 一种高速高精度的电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010854064.3A CN111988029B (zh) 2020-08-24 2020-08-24 一种高速高精度的电平位移电路

Publications (2)

Publication Number Publication Date
CN111988029A CN111988029A (zh) 2020-11-24
CN111988029B true CN111988029B (zh) 2023-05-26

Family

ID=73443310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010854064.3A Active CN111988029B (zh) 2020-08-24 2020-08-24 一种高速高精度的电平位移电路

Country Status (1)

Country Link
CN (1) CN111988029B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114421950B (zh) * 2022-01-17 2023-04-14 北京奕斯伟计算技术股份有限公司 电平转换电路、芯片及显示装置
CN117318697B (zh) * 2023-09-15 2024-06-14 辰芯半导体（深圳）有限公司 电平移位电路和电源设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316517A (ja) * 1987-06-19 1988-12-23 Hitachi Ltd トランジスタ回路
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
CN103780212A (zh) * 2012-10-25 2014-05-07 华为技术有限公司 一种运算放大器、电平转换电路以及可编程增益放大器
CN103825557A (zh) * 2014-02-28 2014-05-28 电子科技大学 一种低功耗高线性度跨导放大器
US9148140B1 (en) * 2012-09-27 2015-09-29 Maxim Integrated Systems, Inc. Integrated circuit with precision current source
CN106158022A (zh) * 2016-07-22 2016-11-23 上海华力微电子有限公司 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
CN108011629A (zh) * 2017-12-14 2018-05-08 电子科技大学 一种高速低功耗电平位移电路
CN109149944A (zh) * 2018-09-14 2019-01-04 电子科技大学 一种适用于反激变换器的片上集成有源负压钳位电路
CN111337735A (zh) * 2020-02-17 2020-06-26 上海艾为电子技术股份有限公司 芯片和电流采样电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200525867A (en) * 2004-01-21 2005-08-01 Renesas Tech Corp Voltage clamp circuit, switching power supply apparatus, semiconductor IC device, and voltage level converting circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63316517A (ja) * 1987-06-19 1988-12-23 Hitachi Ltd トランジスタ回路
CN103546127A (zh) * 2012-07-11 2014-01-29 北京大学 一种失调存储的低功耗高速比较器
US9148140B1 (en) * 2012-09-27 2015-09-29 Maxim Integrated Systems, Inc. Integrated circuit with precision current source
CN103780212A (zh) * 2012-10-25 2014-05-07 华为技术有限公司 一种运算放大器、电平转换电路以及可编程增益放大器
CN103825557A (zh) * 2014-02-28 2014-05-28 电子科技大学 一种低功耗高线性度跨导放大器
CN106158022A (zh) * 2016-07-22 2016-11-23 上海华力微电子有限公司 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
CN108011629A (zh) * 2017-12-14 2018-05-08 电子科技大学 一种高速低功耗电平位移电路
CN109149944A (zh) * 2018-09-14 2019-01-04 电子科技大学 一种适用于反激变换器的片上集成有源负压钳位电路
CN111337735A (zh) * 2020-02-17 2020-06-26 上海艾为电子技术股份有限公司 芯片和电流采样电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
High-voltage pulse-triggered SR latch level-shifter design considerations;Dennis Øland Larsen等;《2014 NORCHIP》;1-6 *
一种低功耗高稳态电平位移电路;周泽坤等;《微电子学》;第50卷(第3期);315-320 *
一种高速、高共模噪声抗扰的电平位移电路;张春奇等;《电子与封装》;第19卷(第6期);12-15 *

Also Published As

Publication number Publication date
CN111988029A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
US6150883A (en) Rail-to-rail input/output operational amplifier and method
CN110729995B (zh) 一种电平转换电路及电平转换方法
EP2652872B1 (en) Current mirror and high-compliance single-stage amplifier
US7332965B2 (en) Gate leakage insensitive current mirror circuit
CN107733382B (zh) 自偏置轨到轨恒定跨导放大器
CN111988029B (zh) 一种高速高精度的电平位移电路
US5917378A (en) Rail-to-rail type of operational amplifier with a low offset voltage achieved by mixed compensation
US6127891A (en) Low voltage class AB amplifier with gain boosting
CN114710124A (zh) 基于低纹波电荷泵的轨到轨输入输出运算跨导放大器
CN109947172B (zh) 一种低压降高输出电阻镜像电流源电路
JP2000244259A (ja) 高速カレントミラー回路及び方法
US7053699B2 (en) Current output stages
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
CN114253341B (zh) 一种输出电路和电压缓冲器
CN111384940A (zh) 一种高线性度宽摆幅cmos电压跟随器
CN110460338B (zh) 一种采样保持电路
CN114362688A (zh) 带动态偏置电流共模反馈的轨到轨放大器
CN113612449A (zh) 一种运算放大器电路
CN113595513A (zh) 一种利用反馈结构降低运算放大器失调电压的方法
CN114665834B (zh) 轨到轨输入级电路及运算放大器
CN111522391A (zh) 一种与电源电压无关的偏置电路
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
CN111026219A (zh) 一种共源共栅结构的基准源
CN116795167B (zh) 一种实现低压输入工作的电流镜像结构电路以及方法
CN116470857A (zh) 一种低失配Class-AB输出级偏置电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant