CN108011629A - 一种高速低功耗电平位移电路 - Google Patents

一种高速低功耗电平位移电路 Download PDF

Info

Publication number
CN108011629A
CN108011629A CN201711339905.1A CN201711339905A CN108011629A CN 108011629 A CN108011629 A CN 108011629A CN 201711339905 A CN201711339905 A CN 201711339905A CN 108011629 A CN108011629 A CN 108011629A
Authority
CN
China
Prior art keywords
tube
nmos tube
pmos tube
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711339905.1A
Other languages
English (en)
Inventor
王卓
李颂
孙汉萍
石跃
周泽坤
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711339905.1A priority Critical patent/CN108011629A/zh
Publication of CN108011629A publication Critical patent/CN108011629A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

一种高速低功耗电平位移电路，属于电子电路技术领域。第三NMOS管MN3和第四NMOS管MN4形成的正反馈结构，当输入信号Vin从0跳变为1时，第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4和第六PMOS管MP6实现瞬态增强；当输入信号从1跳变为0时，第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1和第五PMOS管MP5实现瞬态增强。本发明提供的电平位移电路中的瞬态增强结构能使输出跳转速度加快，同时在稳态下能利用低功耗锁存的方式保证电路的稳定性。

Description

一种高速低功耗电平位移电路
技术领域
本发明属于电子电路技术领域，具体涉及一种高速低功耗电平位移电路。
背景技术
在驱动电路中，电平位移电路是一种重要的电路。电平位移电路的作用是实现不同电平之间的转换，控制一种电平信号向另一种电平信号的转换。传统的电平位移电路在功耗、速度、稳定性等方面还不能很好的满足，存在例如功耗大、速度低、稳定性不高等问题。因此，研究出一种高速低功耗的电平位移电路具有重要的意义。
发明内容
本发明的目的是为了解决传统的电平位移电路存在的上述问题，提出了一种电平位移电路，具有高速、稳定、低功耗的优点。
本发明的技术方案为：
一种高速低功耗电平位移电路，包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和反相器INV，
所述电平位移电路包括输入端、第一输出端和第二输出端，反相器INV的输入端连接第一PMOS管MP1和第三PMOS管MP3的栅极以及所述输入端，其输出端连接第二PMOS管MP2和第四PMOS管MP4的栅极；
第五PMOS管MP5的栅极连接第三NMOS管MN3的栅极、第三PMOS管MP3、第四NMOS管MN4和第五NMOS管MN5的漏极以及所述第二输出端，其源极连接第一PMOS管MP1的漏极，其漏极连接第一NMOS管MN1的栅极和漏极以及第二NMOS管MN2的栅极；
第六PMOS管MP6的栅极连接第四NMOS管MN4的栅极、第二PMOS管MP2、第二NMOS管MN2和第三NMOS管MN3的漏极以及所述第一输出端，其源极连接第四PMOS管MP4的漏极，其漏极连接第六NMOS管MN6的栅极和漏极以及第五NMOS管MN5的栅极；
第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4的源极连接电源电压VDD，第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的源极接地GND。
本发明的有益效果为：本发明提出的电平位移电路在瞬态下具有高稳定性，且具有高速和低功耗的特点。
附图说明
图1为本发明提出的高速低功耗电平位移电路图。
图2为本发明提出的高速低功耗电平位移电路输入电平Vin从0跳变为1的第一阶段示意图。
图3为本发明提出的高速低功耗电平位移电路输入电平Vin从0跳变为1的第二阶段示意图。
图4为本发明提出的高速低功耗电平位移电路输入电平Vin从0跳变为1的第三阶段示意图。
图5为本发明提出的高速低功耗电平位移电路输入电平Vin从1跳变为0的第一阶段示意图。
图6为本发明提出的高速低功耗电平位移电路输入电平Vin从1跳变为0的第二阶段示意图。
图7为本发明提出的高速低功耗电平位移电路输入电平Vin从1跳变为0的第三阶段示意图。
具体实施方式
下面结合附图对本发明作进一步的阐述：
本发明高速的特点是通过瞬态增强结构实现的，当输入信号Vin从0跳变为1时，第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4和第六PMOS管MP6以及第三NMOS管MN3和第四NMOS管MN4形成的正反馈结构构成瞬态增强结构；当输入信号从1跳变为0时，第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1和第五PMOS管MP5以及第三NMOS管MN3和第四NMOS管MN4形成的正反馈结构构成瞬态增强结构。下面分析本发明提供的电平位移电路的输入信号Vin跳变时电路的工作情况。
(1)当输入信号Vin从0跳变为1时：
输入信号Vin为0时，第一输出信号Vout1为0，第二输出信号Vout2为1。输入信号Vin跳变为1时，使得第二PMOS管MP2和第四PMOS管MP4开启，第一PMOS管MP1和第三PMOS管MP3关断。
第一阶段(如图2所示)是第一输出信号Vout1从低电平0上升到NMOS管阈值电压VTHN时，第四NMOS管MN4关闭，第六PMOS管MP6开启，这样第四PMOS管MP4、第六PMOS管MP6和第六NMOS管MN6支路的电流通过第六NMOS管MN6和第五NMOS管MN5形成的电流镜对第二输出信号Vout2进行放电，拉低第二输出信号Vout2的电位。在此期间，第三NMOS管MN3开启，电源对第二PMOS管MP2的充电电流与第三NMOS管MN3的放电电流进行比较，拉高第一输出信号Vout1的电位。
第二阶段(如图3所示)是第一输出信号Vout1上升到大于VTHN且小于VDD-VTHP，其中VTHP为PMOS管阈值电压，这期间第四NMOS管MN4和第六PMOS管MP6均开启，流过第五NMOS管MN5与流过第四NMOS管MN4的电流一起对第二输出信号Vout2的节点进行放电，降低第二输出信号Vout2的电位。与此同时，在第二输出信号Vout2电位下降时会减小流过第三NMOS管MN3的电流，从而避免因第三NMOS管MN3下拉能力过强导致第一输出信号Vout1电位不能上升的情况，在瞬态下具有高稳定性，而且第一输出信号Vout1的电压上升反过来会使得流过第四NMOS管MN4管的电流增大，加速使第二输出信号Vout2电压下降，形成正反馈。第一、二阶段是电路在本过程中瞬态增强的机制，加速使第一输出信号Vout1电压上升，第二输出信号Vout2电压下降。
第三阶段(如图4所示)是第一输出信号Vout1上升到大于VDD-VTHP且小于电源电压VDD时，第六PMOS管MP6关断，此时只有流过第四NMOS管MN4的电流对第二输出信号Vout2进行放电，第二输出信号Vout2的电压被拉低到0，在这期间，第三NMOS管MN3被关闭，流过第二PMOS管MP2的电流对第一输出信号Vout1的节点进行充电，第一输出信号Vout1的电压被拉高至电源电压VDD。
(2)当输入信号Vin从1跳转为0时：输入信号Vin为1时，第一输出信号Vout1为1，第二输出信号Vout2为0；输入信号Vin为0时，使得第一PMOS管MP1和第三PMOS管MP3管开启，第二PMOS管MP2和第四PMOS管MP4关断。
第一阶段(如图5所示)是第二输出信号Vout2从低电平0上升到VTHN时，第三NMOS管MN3关断，第五PMOS管MP5管开启，这时第一PMOS管MP1、第五PMOS管MP5和第一NMOS管MN1支路的电流通过第一NMOS管MN1和第二NMOS管MN2形成的电流镜镜像后对第一输出信号Vout1进行放电，拉低第一输出信号Vout1的电位。与此同时，第四NMOS管MN4开启，电源对第三PMOS管MP3的充电电流与第四NMOS管MN4的放电电流进行比较，抬高节点第二输出信号Vout2的电位。
第二阶段(如图6所示)是第二输出信号Vout2上升到大于VTHN且小于VDD-VTHP，这期间第三NMOS管MN3和第六PMOS管MP6均开启，流过第二NMOS管MN2与流过第三NMOS管MN3的电流一起对第一输出信号Vout1的节点进行放电，拉低第一输出信号Vout1的电位。与此同时，在第一输出信号Vout1电位下降时会减小流过第四NMOS管MN4的电流，从而避免因第四NMOS管MN4下拉能力过强导致第二输出信号Vout2电压不能上升的情况，在瞬态下具有高稳定性；而且第二输出信号Vout2的电压上升反过来会使得流过第三NMOS管MN3的电流增大，加速使第一输出信号Vout1电压下降，形成正反馈。第一、二阶段是电路在本过程中瞬态增强的机制，加速使第二输出信号Vout2电压上升，第一输出信号Vout1电压下降。
第三阶段(如图7所示)是第二输出信号Vout2上升到大于VDD-VTHP且小于电源电压VDD时，第五PMOS管MP5管关断，此时只有流过第三NMOS管MN3的电流对第一输出信号Vout1进行放电，第一输出信号Vout1电压被拉低到0，在这期间，第三NMOS管MN3被关闭，流过第三PMOS管MP3的电流对第二输出信号Vout2节点进行充电，第二输出信号Vout2电压被拉高至电源电压VDD。
以上通过对输入信号Vin的跳变进行分析可以看出瞬态增强结构使输出跳转速度加快，并且稳态下，利用低功耗锁存方式保证了电路的稳定性。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (1)

1.一种高速低功耗电平位移电路，其特征在于，包括第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)和反相器(INV)，
所述电平位移电路包括输入端、第一输出端和第二输出端，反相器(INV)的输入端连接第一PMOS管(MP1)和第三PMOS管(MP3)的栅极以及所述输入端，其输出端连接第二PMOS管(MP2)和第四PMOS管(MP4)的栅极；
第五PMOS管(MP5)的栅极连接第三NMOS管(MN3)的栅极、第三PMOS管(MP3)、第四NMOS管(MN4)和第五NMOS管(MN5)的漏极以及所述第二输出端，其源极连接第一PMOS管(MP1)的漏极，其漏极连接第一NMOS管(MN1)的栅极和漏极以及第二NMOS管(MN2)的栅极；
第六PMOS管(MP6)的栅极连接第四NMOS管(MN4)的栅极、第二PMOS管(MP2)、第二NMOS管(MN2)和第三NMOS管(MN3)的漏极以及所述第一输出端，其源极连接第四PMOS管(MP4)的漏极，其漏极连接第六NMOS管(MN6)的栅极和漏极以及第五NMOS管(MN5)的栅极；
第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的源极连接电源电压(VDD)，第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)和第六NMOS管(MN6)的源极接地(GND)。
CN201711339905.1A 2017-12-14 2017-12-14 一种高速低功耗电平位移电路 Withdrawn CN108011629A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711339905.1A CN108011629A (zh) 2017-12-14 2017-12-14 一种高速低功耗电平位移电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711339905.1A CN108011629A (zh) 2017-12-14 2017-12-14 一种高速低功耗电平位移电路

Publications (1)

Publication Number Publication Date
CN108011629A true CN108011629A (zh) 2018-05-08

Family

ID=62059037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711339905.1A Withdrawn CN108011629A (zh) 2017-12-14 2017-12-14 一种高速低功耗电平位移电路

Country Status (1)

Country Link
CN (1) CN108011629A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921769A (zh) * 2019-03-12 2019-06-21 中国电子科技集团公司第五十八研究所 一种高速低功耗电平位移电路
CN111988029A (zh) * 2020-08-24 2020-11-24 电子科技大学 一种高速高精度的电平位移电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734942A (zh) * 2004-08-09 2006-02-15 三星电子株式会社 具有低漏电流的电平移位器
US20150180474A1 (en) * 2013-12-19 2015-06-25 Sandisk Technologies Inc. Wide supply range high speed low-to-high level shifter
US20160241243A1 (en) * 2015-02-18 2016-08-18 Microsemi SoC Corporation High speed level shifter circuit
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106656160A (zh) * 2016-09-20 2017-05-10 上海集成电路研发中心有限公司 一种高速电位转换电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734942A (zh) * 2004-08-09 2006-02-15 三星电子株式会社 具有低漏电流的电平移位器
US20150180474A1 (en) * 2013-12-19 2015-06-25 Sandisk Technologies Inc. Wide supply range high speed low-to-high level shifter
US20160241243A1 (en) * 2015-02-18 2016-08-18 Microsemi SoC Corporation High speed level shifter circuit
CN105915207A (zh) * 2016-04-11 2016-08-31 电子科技大学 一种电平移位电路
CN106656160A (zh) * 2016-09-20 2017-05-10 上海集成电路研发中心有限公司 一种高速电位转换电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109921769A (zh) * 2019-03-12 2019-06-21 中国电子科技集团公司第五十八研究所 一种高速低功耗电平位移电路
CN109921769B (zh) * 2019-03-12 2022-08-02 中国电子科技集团公司第五十八研究所 一种高速低功耗电平位移电路
CN111988029A (zh) * 2020-08-24 2020-11-24 电子科技大学 一种高速高精度的电平位移电路
CN111988029B (zh) * 2020-08-24 2023-05-26 电子科技大学 一种高速高精度的电平位移电路

Similar Documents

Publication Publication Date Title
CN105915207B (zh) 一种电平移位电路
CN101795132B (zh) 一种集成电路的i/o口的电位上拉电路和下拉电路
CN105529909B (zh) 功率管栅驱动电路及分段驱动方法
CN107070202B (zh) 具有电压自动调节功能的负电压产生电路
CN106230416A (zh) 一种带有源钳位的无自举栅极驱动电路
CN204481788U (zh) 一种可抑制输出共模波动的lvds驱动电路
CN107092295B (zh) 一种高摆率快速瞬态响应ldo电路
CN103856206A (zh) 从低到高逻辑电平转换电路
CN102487240B (zh) 电压转换速率控制电路和输出电路
CN103166627B (zh) 一种带有共模反馈的低电压差分信号驱动器
CN108233896A (zh) 一种低功耗灵敏放大器型d触发器
CN206272588U (zh) 带迟滞功能的电流比较器
CN102412825A (zh) 电平转换电路
CN108011629A (zh) 一种高速低功耗电平位移电路
CN103618456A (zh) 一种boost型dc-dc转换器的电源切换电路
CN105162468B (zh) 一种带有电压自举的高速基准缓冲电路
CN206341200U (zh) 一种栅极驱动电路
CN107453737A (zh) 一种低功耗比较器电路
CN103684420A (zh) 一种用于提高电压驱动能力的缓冲器
CN104716938B (zh) 一种栅跟随输入输出电路
CN109787612A (zh) 一种新型的宽范围亚阈值电平移位器电路
CN108023464A (zh) 一种用于电机驱动芯片的超低待机功耗电路
CN111404541A (zh) 一种低复杂度的近阈值异或单元
CN107422773A (zh) 数字低压差稳压器
CN106452424A (zh) 一种具有预加重的差分驱动器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180508