CN108880495A - 一种高增益高线性度的动态残差放大器电路 - Google Patents

一种高增益高线性度的动态残差放大器电路 Download PDF

Info

Publication number
CN108880495A
CN108880495A CN201810754387.8A CN201810754387A CN108880495A CN 108880495 A CN108880495 A CN 108880495A CN 201810754387 A CN201810754387 A CN 201810754387A CN 108880495 A CN108880495 A CN 108880495A
Authority
CN
China
Prior art keywords
voltage
nmos tube
mode
capacitor
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810754387.8A
Other languages
English (en)
Inventor
于奇
夏华松
罗建
陈炳华
李靖
宁宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810754387.8A priority Critical patent/CN108880495A/zh
Publication of CN108880495A publication Critical patent/CN108880495A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种高增益高线性度的动态残差放大器电路，属于模拟集成电路技术领域。包括电压自举模块、残差放大器主体模块和共模电压检测模块，电压自举模块用于将电源电压抬升为自举电压；残差放大器主体模块在复位时接收自举电压，使残差放大器的差分输出信号充电到自举电压，在放大相时，输入对管对差分输出信号放电，由于放电电流大小不同而实现电压放大；共模电压检测模块用于检测残差放大器主体模块的输出共模电压，并与标准共模信号比较，当输出共模电压放电到标准共模信号时关断放大器放电通路，从而稳定放大器输出，实现输出电压的放大。本发明提出的动态残差放大器在低电源电压供电条件下，增大了输出信号摆幅，实现了放大器的高增益和高线性度。

Description

一种高增益高线性度的动态残差放大器电路
技术领域
本发明属于模拟集成电路技术领域，特别涉及一种高增益高线性度的动态残差放大器电路。
背景技术
随着工艺尺寸的不断缩小和对功率消耗的要求不断降低，电源电压也随之不断降低，从而给模拟电路的设计带来了巨大挑战。电源电压下降带来最直接的影响就是电路内部信号摆幅的下降，在模拟电路中，信号的摆幅决定了电路的动态范围。流水线A/D转换器(pipelined ADC)由于其在速度、面积、功耗和精度方面具有较好的折衷，在设计时留给设计师较大的优化空间，所以是实现高精度、低功耗和高速ADC的较好架构选择，但是高性能的流水线A/D转换器需要高增益、高带宽和高线性度的运算放大器。电源电压的下降，使实现高增益高线性度的放大器变得非常困难。
目前常见的残差放大器电路如附图1所示，其中MN1和MN2为放大器的输入对管，MN3和MN4为偏置电流管，CLP和CLN为放大器的负载，MP1和MP2为复位管。由于电源电压的减小，放大器的输出信号摆幅减小，为了实现放大器的高增益，放大器的差分输出电压会很大，从而使输入对管MN1和MN2工作在线性区。
不妨设通过MN1的放电电流为Ip，通过MN2的放电电流为In，放电时间为t，负载电容CLP＝CLN＝C，忽略输出Voutp和Voutn之间的寄生电容。复位时，放大器输出Voutp和Voutn充电到电源电压VDD。则在放大状态，可以得到：
差分输出
将上式两边同时对输入信号Vin求微分，可以得到小信号增益：
其中gmp为MN1的跨导，gmn为MN2的跨导，工作在MOS管线性区的跨导为：
其中μn为电子迁移率，Cox为单位面积的栅氧化层电容，为MOS管的宽长比，令则放大器增益：
假设放大器的差分输出电压很大时，输入对管MN1和MN2工作在饱和区，不妨设输入信号的共模为Vicm，差分输入信号为ΔVin，
差分输出
整理得到：
Ip-In＝β(Vicm-Vth)*ΔVin
所以增益
由此可以知道，工作在线性区的动态残差放大器增益跟放大器的差分输出有关，即跟放大器输入信号有关，线性度很差；工作在饱和区的放大器增益跟放大器的输入信号无关，增益为一定值，线性度很好；同时，工作在线性区的放大器的跨导gm比饱和区的小，即放大器增益减小。
发明内容
基于上述传统残差放大器电路结构存在线性度差和增益小的问题，本发明提出一种动态残差放大器电路，在低电源电压供电条件下通过电压自举提高残差放大器的电源电压，增大残差放大器的输出摆幅，实现动态残差放大器的高增益和高线性度。
本发明具体的技术方案为：
一种高增益高线性度的动态残差放大器电路，包括电压自举模块401、残差放大器主体模块402和共模电压检测模块403；
所述电压自举模块401的输入端连接电源电压VDD，其输出端输出自举电压VDDB；
所述残差放大器主体模块402包括第一PMOS管M7、第二PMOS管M8、第三PMOS管M9、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5和第四NMOS管M6，
第一NMOS管M3的栅极作为所述动态残差放大器电路的正向输入端，其漏极连接第一PMOS管M7的漏极并作为所述动态残差放大器电路的负向输出端，其源极连接第二NMOS管M4的源极和第三NMOS管M5的漏极；
第二NMOS管M4的栅极作为所述动态残差放大器电路的负向输入端，其漏极连接第三PMOS管M9的漏极并作为所述动态残差放大器电路的正向输出端；
第四NMOS管M6的栅极连接第一时钟信号Clk，其漏极连接第三NMOS管M5的源极，其源极接地；
第一PMOS管M7、第二PMOS管M8和第三PMOS管M9的栅极都连接所述第一时钟信号Clk，其源极都连接所述自举电压VDDB；
所述共模电压检测模块403包括比较器、第三电容C3和第四电容C4，
第三电容C3和第四电容C4串联并连接在所述动态残差放大器电路的正向输出端和负向输出端之间，其串联点连接第二PMOS管M8的漏极和比较器的正向输入端；
比较器的负向输入端连接标准共模信号Vb，其输出端连接第三NMOS管M5的栅极。
具体的，所述电压自举模块401包括第一电容C1、第二电容C2、第五NMOS管M1和第六NMOS管M2，
第五NMOS管M1的漏极连接第六NMOS管M2的漏极并连接电源电压VDD，其栅极连接第六NMOS管M2的源极和第二电容C2的一端并输出所述自举电压VDDB，其源极连接第六NMOS管M2的栅极和第一电容C1的一端；
第一电容C1的另一端连接所述第一时钟信号Clk，第二电容C2的另一端连接第二时钟信号Clkb，所述第一时钟信号Clk和所述第二时钟信号Clkb为两相不交叠时钟信号。
本发明的有益效果为：本发明提出的动态残差放大器在低电源电压供电条件下，增大了输出信号摆幅，实现了放大器的高增益和高线性度。
附图说明
图1为一种传统的动态残差放大器电路结构示意图。
图2为交叉耦合的电压自举电路的结构示意图。
图3为MOS管漏源电流ID和漏源电压VDS的关系曲线图。
图4为本发明提出的一种高增益高线性度的动态残差放大器电路的结构示意图。
具体实施方式
下面结合附图和具体实施方式进一步描述本发明。
如图4所示，本发明提出的一种高增益高线性度的动态残差放大器电路包括电压自举模块401、残差放大器主体模块402和共模电压检测模块403；其中电压自举模块401用于将电源电压VDD抬升为自举电压VDDB，如图2和图4给出了电压自举模块401的一种电路实现结构，包括第一电容C1、第二电容C2、第五NMOS管M1和第六NMOS管M2，第一电容C1和第二电容C2为自举电容，可以为MOM电容，第五NMOS管M1和第六NMOS管M2的衬底接地电压，第五NMOS管M1的漏极连接第六NMOS管M2的漏极并连接电源电压VDD，其栅极连接第六NMOS管M2的源极和第二电容C2的一端并输出自举电压VDDB，其源极连接第六NMOS管M2的栅极和第一电容C1的一端；第一电容C1的另一端连接第一时钟信号Clk，第二电容C2的另一端连接第二时钟信号Clkb。该结构采用交叉耦合型电压自举电路，其中第一时钟信号Clk和第二时钟信号Clkb是外部提供的两相不交叠时钟信号，其幅度为电源电压VDD。第五NMOS管M1和第六NMOS管M2交叉相连形成正反馈，使得电路具有更快的速度，同时交叉连接交替工作使得MOS管自动偏置。
其具体工作过程为：当第一时钟信号Clk为高电平时，第二时钟信号Clkb为低电平，第五NMOS管M1截止，第六NMOS管M2导通，即第二电容C2充电至电源电压VDD；当第一时钟信号Clk为低电平时，第二时钟信号Clkb为高电平，第五NMOS管M1导通，第六NMOS管M2截止，第一电容C1充电至电源电压VDD。此时，第二电容C2由于在上一个时钟周期被充电至电源电压VDD，又由于电容上的电压不能突变，因此当其低端电压为高电平时，其高端电压即自举电压VDDB为2VDD。
如图4所示，残差放大器主体模块402包括第一PMOS管M7、第二PMOS管M8、第三PMOS管M9、第一NMOS管M3、第二NMOS管M4、第三NMOS管M5和第四NMOS管M6，其中第一NMOS管M3和第二NMOS管M4为输入对管，第一PMOS管M7、第二PMOS管M8和第三PMOS管M9为复位管，第三NMOS管M5和第四NMOS管M6为偏置电流管，第一NMOS管M3、第二NMOS管M4、第三NMOS管M5和第四NMOS管M6的衬底都接地，第一PMOS管M7、第二PMOS管M8和第三PMOS管M9的衬底都连接自举电压VDDB；CLP和CLN为负载电容，可以是MOM电容，CLP和CLN的一端分别连接动态残差放大器电路的正向输出端和负向输出端，另一端均接地；第一NMOS管M3的栅极作为动态残差放大器电路的正向输入端，其漏极连接第一PMOS管M7的漏极并作为动态残差放大器电路的负向输出端输出负向输出信号Voutn，其源极连接第二NMOS管M4的源极和第三NMOS管M5的漏极；第二NMOS管M4的栅极作为动态残差放大器电路的负向输入端，其漏极连接第三PMOS管M9的漏极并作为动态残差放大器电路的正向输出端输出正向输出信号Voutp；第四NMOS管M6的栅极连接第一时钟信号Clk，其漏极连接第三NMOS管M5的源极，其源极接地；第一PMOS管M7、第二PMOS管M8和第三PMOS管M9的栅极都连接第一时钟信号Clk，其源极都连接自举电压VDDB。
残差放大器主体模块402在复位(即第一时钟信号clk为低)时接收电压自举模块401产生的自举电压VDDB，使残差放大器的正向输出信号Voutp、负向输出信号Voutn和输出共模电压充电到自举电压VDDB。在放大相(即第一时钟信号clk为高时)，输入对管即第一NMOS管M3和第二NMOS管M4对其正向输出端和负向输出端进行放电，由于正向输入信号和负向输入信号大小不同，正向输出信号Voutp和负向输出信号Voutn的放电速度不同，从而实现电压放大。
共模电压检测模块403包括比较器、第三电容C3和第四电容C4，第三电容C3和第四电容C4可以为MOM电容，第三电容C3和第四电容C4串联并连接在动态残差放大器电路的正向输出端和负向输出端之间，其串联点连接第二PMOS管M8的漏极和比较器的正向输入端；比较器的负向输入端连接标准共模信号Vb，其输出端连接第三NMOS管M5的栅极。
共模电压检测模块403通过第三电容C3和第四电容C4检测残差放大器主体模块402的输出共模电压，并与标准共模信号Vb比较，当正向输出信号Voutp和负向输出信号Voutn放电到标准共模信号Vb时，比较器的输出信号即Latch信号为低电平，关断放大器放电通路，从而稳定放大器输出，实现输出电压的放大。
下面具体分析本实施例的工作过程和工作原理。
当自举电压VDDB给残差放大器提供电压时，不妨设残差放大器的正向输出端和负向输出端的寄生电容都为CP，则由电荷守恒原理有：
C2*(VDD-0)＝(C2+CLP+CLN+2CP)*(VDDB-VDD)
由此可以知道，由于负载电容CLP、CLN和寄生电容CP的电荷共享，自举电源电压VDDB的值小于2VDD，但可以通过增大第二电容C2，适当减小负载电容CLP、CLN和复位管即第一PMOS管M7、第二PMOS管M8和第三PMOS管M9的尺寸，使自举电压VDDB的值更接近于2VDD，但增大电容会减慢速度，所以要在速度和精度之间折中。
忽略沟道长度调制效应，MOS管的漏源电流ID和漏源电压VDS的关系曲线如附图3所示。
假设
C2＞＞(CLP+CLN+2CP)
即忽略负载电容CLP、CLN和寄生电容CP的电荷共享，则
VDDB＝2VDD
不妨设Δ为输入对管的过驱动电压，Xa为图1所示的传统的残差放大器电路的单边输出信号摆幅，Xb为图4所示的本发明提供的残差放大器电路的单边输出信号摆幅。
Xa＝VDD-Δ
Xb＝VDDB-Δ
所以本发明相对于图1所示电路的单边输出信号摆幅增加：
Xc＝VDD
由此可知，本发明提供的残差放大器即使差分输出信号很大，放大器的输入对管即第一NMOS管M3和第二NMOS管M4仍然可以工作在饱和区，根据前面分析可知，图1所示的传统的残差放大器电路差分输出电压很大时，其输入对管MN1和MN2工作在线性区，所以本发明提出的残差放大器与图1所示的传统残差放大器相比，线性度更好，增益更大，具体分析如下：
在第一时钟信号Clk为低电平时，本发明提出的残差放大器复位输出到自举电压VDDB，由于自举电压VDDB的值接近于2VDD，从而极大的增加了输出信号的摆幅，在差分输出信号比较大时，输入对管第一NMOS管M3和第二NMOS管M4仍然可以工作在饱和区。输入对管的栅长L一般取得比较大，所以这里忽略沟道调制效应的影响。不妨设输入信号的共模为Vicm，差分输入信号为ΔVin，通过第一NMOS管M3管的放电电流为Ip，通过第二NMOS管M4管的放电电流为In，放电时间为t，负载电容CLP＝CLN＝C，又因为
差分输出而
整理得到
Ip-In＝β(Vicm-Vth)*ΔVin
所以增益
不妨设共模检测模块403检测点(即比较器的正向输入端)检测到的共模电压为Vcom，共模检测电容C3＝C4＝C0，检测点的寄生电容为Cpx，由电荷守恒有：
Cpx*(VDDB-0)＝C0*(Vcom-Voutp)+C0*(Vcom-Voutn)+Vcom*Cpx
整理可得：
一般情况下，C0＞＞Cpx，所以，
设放大器的输入共模电流为I0，输入信号引起的电流变化为ΔI，则：
当Vcom＝Vb时，其中Vb为事先设定的标准共模信号，放电结束，所以放电时间：
所以增益：
可以看出本发明的增益是一个定值，线性度很好，同时由于自举电压VDDB自举到接近于2VDD电压，提高了放大器的增益。
综上所述，本发明提出的一种高增益高线性度动态残差放大器在低电源电压供电条件下，利用电压自举模块401提高残差放大器的电源电压，增大了放大器输出信号的摆幅，并且使得即使差分输出信号很大，放大器的输入对管仍然可以工作在饱和区；本发明提供的动态残差放大器在复位时不消耗功耗，只有在放大时会有功耗产生；实现了动态残差放大器的高增益和高线性度。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (2)

1.一种高增益高线性度的动态残差放大器电路，其特征在于，包括电压自举模块(401)、残差放大器主体模块(402)和共模电压检测模块(403)；
所述电压自举模块(401)的输入端连接电源电压(VDD)，其输出端输出自举电压(VDDB)；
所述残差放大器主体模块(402)包括第一PMOS管(M7)、第二PMOS管(M8)、第三PMOS管(M9)、第一NMOS管(M3)、第二NMOS管(M4)、第三NMOS管(M5)和第四NMOS管(M6)，
第一NMOS管(M3)的栅极作为所述动态残差放大器电路的正向输入端，其漏极连接第一PMOS管(M7)的漏极并作为所述动态残差放大器电路的负向输出端，其源极连接第二NMOS管(M4)的源极和第三NMOS管(M5)的漏极；
第二NMOS管(M4)的栅极作为所述动态残差放大器电路的负向输入端，其漏极连接第三PMOS管(M9)的漏极并作为所述动态残差放大器电路的正向输出端；
第四NMOS管(M6)的栅极连接第一时钟信号(Clk)，其漏极连接第三NMOS管(M5)的源极，其源极接地；
第一PMOS管(M7)、第二PMOS管(M8)和第三PMOS管(M9)的栅极都连接所述第一时钟信号(Clk)，其源极都连接所述自举电压(VDDB)；
所述共模电压检测模块(403)包括比较器、第三电容(C3)和第四电容(C4)，
第三电容(C3)和第四电容(C4)串联并连接在所述动态残差放大器电路的正向输出端和负向输出端之间，其串联点连接第二PMOS管(M8)的漏极和比较器的正向输入端；
比较器的负向输入端连接标准共模信号(Vb)，其输出端连接第三NMOS管(M5)的栅极。
2.根据权利要求1所述的高增益高线性度的动态残差放大器电路，其特征在于，所述电压自举模块(401)包括第一电容(C1)、第二电容(C2)、第五NMOS管(M1)和第六NMOS管(M2)，
第五NMOS管(M1)的漏极连接第六NMOS管(M2)的漏极并连接电源电压(VDD)，其栅极连接第六NMOS管(M2)的源极和第二电容(C2)的一端并输出所述自举电压(VDDB)，其源极连接第六NMOS管(M2)的栅极和第一电容(C1)的一端；
第一电容(C1)的另一端连接所述第一时钟信号(Clk)，第二电容(C2)的另一端连接第二时钟信号(Clkb)，所述第一时钟信号(Clk)和所述第二时钟信号(Clkb)为两相不交叠时钟信号。
CN201810754387.8A 2018-07-11 2018-07-11 一种高增益高线性度的动态残差放大器电路 Pending CN108880495A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810754387.8A CN108880495A (zh) 2018-07-11 2018-07-11 一种高增益高线性度的动态残差放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810754387.8A CN108880495A (zh) 2018-07-11 2018-07-11 一种高增益高线性度的动态残差放大器电路

Publications (1)

Publication Number Publication Date
CN108880495A true CN108880495A (zh) 2018-11-23

Family

ID=64300959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810754387.8A Pending CN108880495A (zh) 2018-07-11 2018-07-11 一种高增益高线性度的动态残差放大器电路

Country Status (1)

Country Link
CN (1) CN108880495A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200402A (zh) * 2020-02-19 2020-05-26 电子科技大学 一种能够提升增益的高线性度动态残差放大器电路
CN112787644A (zh) * 2019-11-11 2021-05-11 圣邦微电子（北京）股份有限公司 一种带有上电复位功能的自举电路
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN117691956A (zh) * 2024-01-31 2024-03-12 成都铭科思微电子技术有限责任公司 一种应用于高速模数转换器的开环残差放大器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095231A (zh) * 2011-11-06 2013-05-08 复旦大学 一种新型的共模反馈电路
CN103346765A (zh) * 2013-07-09 2013-10-09 东南大学 一种栅源跟随采样开关
CN107395206A (zh) * 2017-07-26 2017-11-24 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095231A (zh) * 2011-11-06 2013-05-08 复旦大学 一种新型的共模反馈电路
CN103346765A (zh) * 2013-07-09 2013-10-09 东南大学 一种栅源跟随采样开关
CN107395206A (zh) * 2017-07-26 2017-11-24 中国科学技术大学 带反馈提前置位逐次逼近型数模转换器及相应的Delta‑SigmaADC架构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JAMES LIN等: "A 15.5 dB, Wide Signal Swing, Dynamic Amplifier Using a Common-Mode Voltage Detection Technique", 《2011 IEEE INTERNATIONAL SYMPOSIUM OF CIRCUITS AND SYSTEMS (ISCAS)》 *
于奇等: "The Effects of Comparator Dynamic Capacitor Mismatch in SAR ADC and Correction", 《IEEE ACCESS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112787644A (zh) * 2019-11-11 2021-05-11 圣邦微电子（北京）股份有限公司 一种带有上电复位功能的自举电路
CN112787644B (zh) * 2019-11-11 2023-01-10 圣邦微电子（北京）股份有限公司 一种带有上电复位功能的自举电路
CN111200402A (zh) * 2020-02-19 2020-05-26 电子科技大学 一种能够提升增益的高线性度动态残差放大器电路
CN111200402B (zh) * 2020-02-19 2023-04-07 电子科技大学 一种能够提升增益的高线性度动态残差放大器电路
CN112953420A (zh) * 2021-03-22 2021-06-11 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN112953420B (zh) * 2021-03-22 2022-09-09 电子科技大学 一种输入管处于线性区的动态运算放大器电路
CN117691956A (zh) * 2024-01-31 2024-03-12 成都铭科思微电子技术有限责任公司 一种应用于高速模数转换器的开环残差放大器电路
CN117691956B (zh) * 2024-01-31 2024-04-16 成都铭科思微电子技术有限责任公司 一种应用于高速模数转换器的开环残差放大器电路

Similar Documents

Publication Publication Date Title
CN108574489B (zh) 一种比较器及逐次逼近式模拟数字转换器
CN108880495A (zh) 一种高增益高线性度的动态残差放大器电路
CN107944099B (zh) 一种高速高精度比较器电路设计
TWI661671B (zh) 動態放大器及晶片
CN105187039B (zh) 一种cmos栅压自举开关电路
CN104393846B (zh) 运算放大器
CN101917168B (zh) 用于有源功率因数校正器中的高转换速率跨导放大器
CN103973273B (zh) 一种高速、高精度、低失调全差分动态比较器
CN109104157B (zh) 一种自调零运算放大器
CN101839941B (zh) 信号感测放大器
WO2016023263A1 (zh) 指纹感应信号的处理方法、系统及指纹识别终端
CN109379064A (zh) 一种电流比较器
CN104216455B (zh) 用于4g通信芯片的低功耗基准电压源电路
CN102545806B (zh) 差动放大器
CN104639167A (zh) 一种应用于低功耗Pipeline ADC的比较器
CN103095231A (zh) 一种新型的共模反馈电路
CN103414441A (zh) 输出共模电压稳定的开环放大器
CN101997521B (zh) 时钟产生电路
CN104881071A (zh) 低功耗基准电压源
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
CN111313871B (zh) 动态预放大电路和动态比较器
CN103368542B (zh) 一种高精度延时小的连续时间比较器
CN103647519A (zh) 一种运算放大器的输入级
CN115425931B (zh) 摆率增强电路、方法及运算放大器
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181123