CN103647519A - 一种运算放大器的输入级 - Google Patents

Abstract

本发明涉及模拟集成电路技术，具体的说是涉及一种摆率增强的运算放大器的输入级。本发明的一种运算放大器的输入级，其特征在于，包括第一PMOS管M1L、第二PMOS管M2L、第三PMOS管M3L、第四PMOS管M1R、第五PMOS管M2R、第六PMOS管M3R、第一NMOS管M4L、第二NMOS管M5L、第三NMOS管M4R、第四NMOS管M4R、第一偏置电流源Ibias1和第二偏置电流源Ibias2。本发明的有益效果为，结构简单，静态功耗小，大信号瞬态电流较大，可在相同静态电流下得到较高的摆率，并能很好地解决运算放大器中功耗与电路动态特性之间的矛盾。本发明尤其适用于运算放大器的输入级。

Description

一种运算放大器的输入级

技术领域

本发明涉及模拟集成电路技术，具体的说是涉及一种摆率增强的运算放大器的输入级。

背景技术

集成运算放大器是最常用的模拟电路元器件，随着手持和移动电子设备的迅速发展，功耗问题和性能优化之间的权衡在电路设计中变得至关重要。电路设计者不仅要考虑电路要具有超低静态电流特性，还应当提供良好的动态性能，这些要求常常相互矛盾，为IC设计人员带来切实的挑战。

CMOS（Complementary Metal-Oxide Semiconductor）器件无论在面积、速度、功耗，以及制造成本上都比另外一种主流的半导体器件BJT(Bipolar Junction Transistor，双极型晶体管)要有优势，在集成电路领域使用范围最为广泛。但是，相较于BJT中器件驱动电压和输出电流的指数型关系，MOS晶体管的驱动电压与漏源电流之间平方率的关系，使得MOS工艺电路不容易得到很好的大信号动态特性。这就驱动了MOS工艺电路如何提高电流效率的研究，要求尽可能在保证摆率的同时，电路有尽可能小的静态功耗。传统电路结构下摆率(SR)的提升和建立时间的降低是以增加偏置电流为代价的。因此，需在转换速率和功耗之间进行折中，很难同时满足低功耗和大摆率。

常规差分运算放大器(如图1所示)的摆率由尾电流限制，为了满足低功耗特性,难以得到很大的摆率；而源级输入的运放（如图2所示），其IV特性满足平方律关系，可以突破尾电流对摆率的限制，但是传统源级输入运算放大器的摆率与采用BJT工艺的运算放大器相比，IV特性依然有很大差距。

发明内容

本发明所要解决的，就是针对上述传统运算放大器输入级存在的问题，提出一种摆率增强的运算放大器的输入级。

本发明解决上述技术问题所采用的技术方案是：一种运算放大器的输入级，其特征在于，包括第一PMOS管M1L、第二PMOS管M2L、第三PMOS管M3L、第四PMOS管M1R、第五PMOS管M2R、第六PMOS管M3R、第一NMOS管M4L、第二NMOS管M5L、第三NMOS管M4R、第四NMOS管M4R、第一偏置电流源Ibias1和第二偏置电流源Ibias2；其中，

第二PMOS管M2L的源极、第三PMOS管M3L的源极和第四PMOS管M1R的源极连接运算放大器的正向输入端，第一PMOS管M1L的源极、第五PMOS管M2R的源极和第六PMOS管M3R的源极连接运算放大器的反向输入端；

第一PMOS管M1L的栅极和漏极、第二PMOS管M2L的栅极、第三PMOS管M3L的栅极和第一NMOS管M4L的漏极以及第一偏置电流源Ibias1正极连接，第四PMOS管M1R的栅极和漏极、第五PMOS管M2R的栅极、第六PMOS管M3R的栅极和第四NMOS管M4R的漏极以及第二偏置电流源Ibias2的正极连接；

第三PMOS管M3L的漏极为正输出端，第六PMOS管M3R的漏极为负输出端；

第一NMOS管M4L的源极、第二NMOS管M5L的源极、第三NMOS管M4R的源极、第四NMOS管M4R的源极、第一偏置电流源Ibias1的负极和第二偏置电流源Ibias2的负极均接地。

本发明总的技术方案，为保证在低静态电流情况下得到较大的摆率，采用了自适应偏置（Adaptive Biasing）结构，以克服转换速率和功耗之间的矛盾。本发明采用差分输入，两个输入端分别连接在两个有公共栅极的PMOS管的源极，一对与输入管共栅的PMOS管第三PMOS管M3L和第六PMOS管M3R作为电流输出元件，由第一NMOS管M4L和第二NMOS管M5L、第三NMOS管M4R和第四NMOS管M4R分别组成电流镜结构连接在对称的输入级，构成本地正反馈，再通过第一偏置电流源Ibias1和第二偏置电流源Ibias2连接在对称的输入管上，为该部分输入级提供静态偏置，从而实现在相同的偏置电流的情况下，该自偏置输入级可以获得更好的动态特性。

本发明的有益效果为，结构简单，静态功耗小，大信号瞬态电流较大，可在相同静态电流下得到较高的摆率，并能很好地解决运算放大器中功耗与电路动态特性之间的矛盾。

附图说明

图1是传统尾电流偏置差分输入级的结构示意图；

图2是传统源端输入差分输入级的结构示意图；

图3是本发明的运算放大器的输入级的结构示意图；

图4是本发明与传统电路输出电流特性的对比图；

具体实施方式

下面结合附图，详细描述本发明的技术方案：

图1为传统尾电流偏置差分输入级的电路结构，电路的输出电流受到了尾电流的限制；与图1相较，图2所示的传统源端输入差分输入级，输出电流与差分输入电压之间满足平方律关系，输出特性有所提高，但是跟采用BJT工艺的运算放大器相比，输出特性依然不够理想。

如图3所示，为本发明的运算放大器的输入级，包括第一PMOS管M1L、第二PMOS管M2L、第三PMOS管M3L、第四PMOS管M1R、第五PMOS管M2R、第六PMOS管M3R、第一NMOS管M4L、第二NMOS管M5L、第三NMOS管M4R、第四NMOS管M4R、第一偏置电流源Ibias1和第二偏置电流源Ibias2；其中，

第二PMOS管M2L的源极、第三PMOS管M3L的源极和第四PMOS管M1R的源极连接运算放大器的正向输入端，第一PMOS管M1L的源极、第五PMOS管M2R的源极和第六PMOS管M3R的源极连接运算放大器的反向输入端；

第一PMOS管M1L的栅极和漏极、第二PMOS管M2L的栅极、第三PMOS管M3L的栅极和第一NMOS管M4L的漏极以及第一偏置电流源Ibias1正极连接，第四PMOS管M1R的栅极和漏极、第五PMOS管M2R的栅极、第六PMOS管M3R的栅极和第四NMOS管M4R的漏极以及第二偏置电流源Ibias2的正极连接；

第三PMOS管M3L的漏极为正输出端，第六PMOS管M3R的漏极为负输出端；

第一NMOS管M4L的源极、第二NMOS管M5L的源极、第三NMOS管M4R的源极、第四NMOS管M4R的源极、第一偏置电流源Ibias1的负极和第二偏置电流源Ibias2的负极均接地。

本发明的电路分成对称的两部分，对于左半部分，输入PMOS管M1L、M2L以及输出PMOS管M3L栅极连接在一起，两个输入信号分别从M1L、M2L的源级输入，其中输入管M2L的漏级连接在M5L的漏极，M5L二极管形式连接，并且M5L与M4L构成K:1的电流镜结构，该电流镜的M4L管连接在输入管M1L的栅极；M1L二极管形式连接，M1L的漏级连接在固定电流值的电流源上，电流源为该输入管提供偏置；M3L作为输出管，其与M2L源端和漏端均分别相连，因此这两个管并联，两个管的漏源电流的比值等于两个器件宽长比值；电路的下半部分结构与上半部分结构对称。

本发明的工作原理为：

某个时刻第三PMOS管M3L的源端电压下降，第六PMOS管M3R的源端电压不变，此时，电路对称结构的一部分决定输入级的输出电流能力，由于输入管M1R的偏置电流固定，则该输入管M1R的栅上的电压跟随第三PMOS管M3L源上的电压下降，更进一步的，根据管电压与电流的平方率关系知，该处栅压的下降将会使得另一个输入管(第五PMOS管M2R)的漏源电流增大，该电流值会通过的电流镜反馈到第一输入PMOS管，形成正反馈结构，进一步拉低两输入管的栅极电压，使第五PMOS管的栅源电压的绝对值更大，输出PMOS管的栅源电压等于第五PMOS管M2R的栅源电压，根据管电压与电流平方率的关系知，大的输出动态电压可以获得大的输出电流；如果第三PMOS管M3L电压上升，第六PMOS管M3R电压不变，此时，电路对称结构的另一部分决定自偏置输入级的输出电流能力，由于第一PMOS管M1L的偏置电流固定而使公共栅极电压保持不变，此时第二PMOS管M2L栅源电压绝对值增大，较大的漏源电流通过的电流镜反馈到第一PMOS管M1L，第一PMOS管M1L的电流增大，使第二输入PMOS管的栅极电压减小，进一步增大第二输入PMOS管以及输出PMOS管的栅源电压的绝对值，获得与第一输入PMOS管的源端电压下降，第二输入PMOS管的源端电压不变情况相同的动态输出电流效果。

具体为：

如图3所示，将电路分为左半路300和右半路301，若输入电压△Vin为负时，此时左半路300部分的输出电流决定自偏置输入级的驱动负载的能力，由于M1L由恒流源Ibias1提供偏置，所以栅源电压保持不变，因此M1L的栅极电压跟随源极电压下降，因此，M2L过驱动电压增大，根据PMOS管电压与电流平方率的关系得到，流过M2L的电流I2L增大,M5L和M4L组成的电流镜，使得有大小为I_2L/K的电流流过M4L。M4L电流的增大，进一步拉低了M1L的栅极电压，所以M3L可以获得很大的动态电流。

若输入电压ΔVin为正时，此时右半路301部分的输出电流决定自偏置输入级的驱动负载的能力，由于M1R由恒流源提供偏置，所以M1R的栅源电压保持不变，因此M2R的过驱动电压增大，使流过M2R的电流I2R增大。M5R和M4R组成的电流镜，使得有大小为I_2H/K的电流流过M4R，流过M1R的电流因此而增大，所以M1R的栅极电压下降，进一步增大了M2R的过驱动电压，M3R的漏端电势增大源端电势降低，所以M3R可以获得很大的大信号动态电流。

对自偏置输入级进行大信号分析：

若该自偏置输入级去掉M4L与M5L构成的反馈结构，当ΔVin为负时，可以得到二者源栅电压差值满足如下的等式：

$\mathrm{\Δ}{V}_{\mathrm{out}}=V_{\mathrm{sg},3L}-V_{\mathrm{sg},1L}=\sqrt{\frac{2I_{\mathrm{out}}+}{{\mathrm{\β}}_3}}-\sqrt{\frac{{2I}_{1L}}{{\mathrm{\β}}_{1L}}}---\left(1\right)$

其中Vsg为MOS管的源栅电压，Iout+为流过M3L的电流,I1L为电流源电流，β＝μ_p·C_ox·(W/L)，μ_p是空穴的迁移率，C_ox是单位面积栅电容，W/L为每个MOS管对应的宽长比。

当输出电压差足够大的时候，I_out+＞＞I_1L，可以由(1)式得到：

$I_{\mathrm{out}+}\≈\frac{1}{2}{\mathrm{\β}}_3{\left(V_{\mathrm{out}}\right)}^2---\left(2\right)$

输出电流与满足平方率的关系，在大信号时不能提供很大的动态电流，然而由于M4L与M5L构成的反馈结构的存在，使得大信号时M3L的栅源电压的变化量大于ΔV_out，因此电流的驱动能力得到增强，完整的自适应偏置输入级满足如下关系式：

$\mathrm{\Δ}{V}_{\mathrm{out}}=V_{\mathrm{sg},2L}-V_{\mathrm{sg},1L}=\sqrt{\frac{{2I}_{2L}}{{\mathrm{\β}}_{2L}}}-\sqrt{\frac{2(L_{2L}/k+I_{1L})}{{\mathrm{\β}}_{1L}}}---\left(3\right)$

当ΔV_out足够大时,I_2L＞＞I_1L，(3)式可以简化，并得到：

$I_{2L}\≈\frac{1}{2}{\mathrm{\β}}_2{\left(\mathrm{\Δ}{V}_{\mathrm{out}}\right)}^2\left[\frac{K}{{(\sqrt{K}-1)}^2}\right]---\left(4\right)$

因为M2L与M3L并联，所以M2L和M3L有相同的过驱动电压，因此:

$\frac{I_{\mathrm{out}+}}{I_{2L}}=\frac{{\mathrm{\β}}_{3L}}{{\mathrm{\β}}_{2L}}---\left(5\right)$

由(4)式和(5)式得：

$I_{\mathrm{out}+}\≈\frac{1}{2}{\mathrm{\β}}_{3L}{\left(\mathrm{\Δ}{V}_{\mathrm{out}}\right)}^2\left[\frac{K}{{(\sqrt{K}-1)}^2}\right](K>1)---\left(6\right)$

同理，当ΔVin为正时，同理可以得到输出电流表达式为：

$I_{\mathrm{out}-}\≈\frac{1}{2}{\mathrm{\β}}_{3L}{\left(\mathrm{\Δ}{V}_{\mathrm{out}}\right)}^2\left[\frac{K}{{(\sqrt{K}-1)}^2}\right](K>1)---\left(7\right)$

(6)式以及(7)式相对于(2)式，输出电流能力增强了

倍。例如，若K=1.5，

即输出电流能力增大了6.7倍，并且

的值随着K的减小而迅速增大。

如图4所，为本发明的运算放大器的输入级与传统尾电流偏置输入级以及传统源端输入差分输入级输出电流随差分输入电压变化的关系。图中，曲线AB为本发明运算放大器的输入级输出电流随差分输入电压变化的关系曲线，曲线CD为传统源端输入差分输入级输出电流随差分输入电压变化的关系，曲线EF为传统固定偏置输入级输出电流随差分输入电压变化的关系曲线，Istatic为静态电流。可以看到，在相同偏置电流情况下，自适应偏置输入级的输出电流相较于传统固定偏置输入级以及传统源端输入差分输入级的输出电流有较大的提高(例如：相同的差分输入电压ΔVin情况下，输出电流分别为Ia、Ib、Ic,且Ia比Ib、Ic大很多)。

Claims (1)

1.一种运算放大器的输入级，其特征在于，包括第一PMOS管M1L、第二PMOS管M2L、第三PMOS管M3L、第四PMOS管M1R、第五PMOS管M2R、第六PMOS管M3R、第一NMOS管M4L、第二NMOS管M5L、第三NMOS管M4R、第四NMOS管M4R、第一偏置电流源Ibias1和第二偏置电流源Ibias2；其中，

第二PMOS管M2L的源极、第三PMOS管M3L的源极和第四PMOS管M1R的源极连接运算放大器的正向输入端，第一PMOS管M1L的源极、第五PMOS管M2R的源极和第六PMOS管M3R的源极连接运算放大器的反向输入端；

第一PMOS管M1L的栅极和漏极、第二PMOS管M2L的栅极、第三PMOS管M3L的栅极和第一NMOS管M4L的漏极以及第一偏置电流源Ibias1正极连接，第四PMOS管M1R的栅极和漏极、第五PMOS管M2R的栅极、第六PMOS管M3R的栅极和第四NMOS管M4R的漏极以及第二偏置电流源Ibias2的正极连接；

第三PMOS管M3L的漏极为正输出端，第六PMOS管M3R的漏极为负输出端；

第一NMOS管M4L的源极、第二NMOS管M5L的源极、第三NMOS管M4R的源极、第四NMOS管M4R的源极、第一偏置电流源Ibias1的负极和第二偏置电流源Ibias2的负极均接地。

Images