CN103973273A - 一种高速、高精度、低失调全差分动态比较器 - Google Patents
一种高速、高精度、低失调全差分动态比较器 Download PDFInfo
- Publication number
- CN103973273A CN103973273A CN201310027090.9A CN201310027090A CN103973273A CN 103973273 A CN103973273 A CN 103973273A CN 201310027090 A CN201310027090 A CN 201310027090A CN 103973273 A CN103973273 A CN 103973273A
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain electrode
- source electrode
- grid
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明提供了一种高速、高精度、低失调全差分动态比较器,包括:晶体管M1-M8、M11-M16,晶体管M5、M6、M11和M14-M16的栅极连接复位信号,还包括第九晶体管和第十晶体管。本发明的比较器在锁存状态时,将节点D1(第七晶体管的源极、第十五晶体管的漏极和第二晶体管的漏极的结合点)、D2(第八晶体管的源极、第十六晶体管的漏极、第一晶体管的漏极和第三晶体管漏极的结合点)电位拉高到VDD,保证节点D1、D2的电位在比较状态时,对输出无影响。另外还通过增加晶体管M9、M10,将节点D1、D2电位拉高到VDD-Vthn,比传统的比较器复位信号低了一个阈值电压,提高了运算速度。
Description
技术领域
本发明涉及模拟电路设计领域,尤其应用于前端无采样保持电路的模数转换器的一种高速、高精度、低失调的全差分动态比较器。
背景技术
随着无线通信技术的快速发展,对采用便捷电池工作的器件需求不断的增加,研发基于高速高精度的应用器件的低功耗技术也是不可避免的。
减小工艺的特征尺寸是减少功耗的的主要方式之一,但是随之而来的是严重的工艺变量,以及其他非线性影响因素。这些问题同样限制着高速高精度的模数转换器的性能。
对于无采样保持模数转换器,其功耗主要受限于级间增益放大器和比较器。所以可以通过减少级间增益放大器和比较器的功耗,来降低无采样保持电路的整体功耗。由于冗余算法的出现,以及低功耗的考虑,动态比较器更多的应用于无采样保持电路中。然而动态比较器的比较大的失调电压,以及较低的工作速度,又严重的影响了整个模数转换器的性能。
发明内容
为了解决现有的比较器速度低、精度低的缺陷,本发明提供了一种高速、高精度、低失调全差分动态比较器。
本发明采用的技术方案如下:一种全差分动态比较器,包括:第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)、第十五晶体管(M15)、第十六晶体管(M16),其中,
第一晶体管(M1)的栅极用于连接正输入电压信号(Vin+),源极连接第二晶体管(M2)的源极和第五晶体管(M5)的漏极,第一晶体管(M1)的漏极连接第三晶体管(M3)的漏极、第八晶体管(M8)的源极和第十六晶体管(M16)的源极;
第二晶体管(M2)的栅极用于连接到正参考电压信号(Vref+),源极连接到第五晶体管(M5)的漏极,第二晶体管(M2)的漏极连接到第四晶体管(M4)的漏极、第七晶体管(M7)的源极和第十五晶体管(M15)的漏极;
第三晶体管(M3)的栅极用于连接到负参考电压信号(Vref-),源极连接第四晶体管(M4)的源极和第六晶体管(M6)的漏极,第三晶体管(M3)的漏极连接第八晶体管(M8)的源极和第十六晶体管(M16)的源极;
第四晶体管(M4)的栅极用于连接到负输入电压信号(Vin-),源极连接到第六晶体管(M6)的漏极,第四晶体管(M4)的漏极连接到第七晶体管(M7)的源极和第十五晶体管(M15)的漏极;
第五晶体管(M5)的栅极用于连接第一复位信号(ФclkB)的输入端,源极接地;
第六晶体管(M6)的栅极用于连接第一复位信号(ФclkB)的输入端,源极接地;
第七晶体管(M7)的栅极用于连接到负输出电压信号(Vout-),源极连接到第十五晶体管(M15)的漏极,第七晶体管(M7)的漏极用于连接到正输出电压信号(Vout+);
第八晶体管(M8)的栅极用于连接到正输出电压信号(Vout+),源极连接到第十六晶体管(M16)的漏极,漏极用于连接到负输出电压信号(Vout-);
第十一晶体管(M11)的栅极用于连接第二复位信号(Фclk)的输入端,源极用于连接电源(VDD),漏极用于连接到正输出电压信号(Vout+);
第十二晶体管(M12)的栅极用于连接到负输出电压信号(Vout-),源极用于连接到电源(VDD),漏极用于连接到正输出电压信号(Vout+);
第十三晶体管(M13)的栅极用于连接到正输出电压信号(Vout+),源极用于连接到电源(VDD),漏极用于连接到负输出电压信号(Vout-);
第十四晶体管(M14)的源极用于连接到电源(VDD),漏极用于连接到负输出电压信号(Vout-),栅极用于连接到第二复位信号(Фclk)的输入端;
第十五晶体管(M15)的源极用于连接到电源(VDD),栅极用于连接到第二复位信号(Фclk)的输入端;
第十六晶体管(M16)的源极用于连接到电源(VDD),栅极用于连接到第二复位信号(Фclk)的输入端。
上述技术方案具有如下有益效果:本发明的比较器在锁存状态时,将节点D1(第七晶体管M7的源极、第十五晶体管M15的漏极和第二晶体管M2的漏极的结合点)、D2(第八晶体管M8的源极、第十六晶体管M16的漏极、第一晶体管M1的漏极和第三晶体管M3漏极的结合点)电位拉高到VDD,保证节点D1、D2的电位在比较状态时,对输出Vout+、Vout-无影响。另外还通过增加晶体管M9、M10,将节点D1、D2电位拉高到VDD-Vthn,而相对于传统的动态比较器复位信号低了一个阈值电压Vthn,提高了运算速度。
附图说明
图1为本发明一种实施例的全差分动态比较器的电路图
图2为本发明第二种实施例的全差分动态比较器的电路图
图3为本发明一种实施例的复位信号的调节电路。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
如图1所示,为本发明一种实施例的高速、高精度、低失调全差分动态比较器的电路图,图中的Vin+和Vin-为正负输入电压信号,Vref+和Vref-为正负输入参考电压信号,Фclk、ФclkB为复位信号(Фclk与ФclkB为同相复位信号,只是高电平的电位不同。其中Фclk高电平的电位为VDD,ФclkB高电平的电位为内部参考电位),Vout+与Vout-为正负输出电压信号。该比较器包括:第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16,M1-M10为NMOS晶体管,M11-M16为PMOS晶体管。其中,
第一晶体管M1的栅极用于连接正输入电压信号Vin+,以接收正输入电压信号,源极连接第二晶体管M2的源极和第五晶体管M5的漏极,第一晶体管M1的漏极连接第三晶体管M3的漏极、第八晶体管M8的源极和第十六晶体管M16的源极;
第二晶体管M2的栅极用于连接到正参考电压信号Vref+,以接收正参考电压信号,源极连接到第五晶体管M5的漏极,第二晶体管M2的漏极连接到第四晶体管M4的漏极、第七晶体管M7的源极和第十五晶体管M15的漏极;
第三晶体管M3的栅极用于连接到负参考电压信号Vref-,以接收负参考电压信号,源极连接第四晶体管M4的源极和第六晶体管M6的漏极,第三晶体管M3的漏极连接第八晶体管M8的源极和第十六晶体管M16的源极;
第四晶体管M4的栅极用于连接到负输入电压信号Vin-,以接收负输入电压信号,源极连接到第六晶体管M6的漏极,第四晶体管M4的漏极连接到第七晶体管M7的源极和第十五晶体管M15的漏极;
第五晶体管M5的栅极用于连接第一复位信号ФclkB的输入端,以接收第一复位信号,源极接地;
第六晶体管M6的栅极用于连接第一复位信号ФclkB的输入端,以接收第一复位信号,源极接地;
第七晶体管M7的栅极用于连接到负输出电压信号Vout-,源极连接到第十五晶体管M15的漏极,第七晶体管M7的漏极用于连接到正输出电压信号Vout+;
第八晶体管M8的栅极连接到正输出电压信号Vout+、第十一晶体管M11的漏极、第十二晶体管M12的漏极和第十三晶体管M13的栅极,源极连接到第十六晶体管M16的漏极;
第十一晶体管M11的栅极用于连接第二复位信号Фclk的输入端,以接收第二复位信号,源极用于连接电源VDD,漏极连接到第十二晶体管M12的漏极和用于连接到正输出电压信号Vout+;
第十二晶体管M12的栅极用于连接到负输出电压信号Vout-和第十三晶体管M13的漏极,源极用于连接到电源VDD,第十二晶体管M12的漏极用于连接到正输出电压信号Vout+;
第十三晶体管M13的栅极用于连接到正输出电压信号Vout+,源极用于连接到电源VDD,漏极连接到第十四晶体管M14的漏极和用于连接到负输出电压信号Vout-;
第十四晶体管M14的源极用于连接到电源VDD,漏极用于连接到负输出电压信号Vout-,栅极用于连接到第二复位信号Фclk的输入端;
第十五晶体管M15的源极用于连接到电源VDD,栅极用于连接到第二复位信号Фclk的输入端;
第十六晶体管M16的源极用于连接到电源VDD,栅极用于连接到第二复位信号Фclk的输入端。
本发明的全差分动态比较器有效的降低输入管的失配对动态比较器性能的影响,减少动态比较器的失调电压,通过第十五晶体管M15、第十六晶体管M16来提高提高比较器的精度。在比较状态时,比较器在转换状态时刻,流过第七NMOS晶体管和第八NMOS晶体管的电流相等,而我们设置第五NMOS晶体管和第六NMOS晶体管偏置电流的关系:ID5=dID6,则有关系式:
K′=μ0Cox
其中,μ是电子或者空穴迁移率,Cox是栅氧化层电容,Vth是阈值电压,W/L是MOS管宽长比。可见,这种连接方式可以有效的降低输入管的失配对动态比较器性能的影响,减少动态比较器的失调电压。
本发明的该实施例的全差分动态比较器相比较于传统的比较器增加了第十五晶体管M15和第十六晶体管M16,在复位信号Фclk为低电平(即锁存状态),第十五PMOS晶体管和第十六PMOS晶体管导通。在锁存状态时,将节点D1(第七晶体管M7的源极、第十五晶体管M15的漏极和第二晶体管M2的漏极的结合点)、D2(第八晶体管M8的源极、第十六晶体管M16的漏极、第一晶体管M1的漏极和第三晶体管M3漏极的结合点)电位拉高到VDD。保证节点D1、D2的电位在比较状态时,对输出Vout+、Vout-无影响。如果不拉到VDD状态时,D1、D2电位将会处于一个未知态,会影响比较器在比较状态时两个支路放电时间不同,从而会影响比较器的输出结果。本发明的该实施例通过增加第十五晶体管M15和第十六晶体管M16来提高比较器的精度。
如图2所示,为本发明第二种实施例的全差分动态比较器的电路图,该实施例与第一种实施例的区别是还包括有第九晶体管M9和第十晶体管M10,M9和M10都为NMOS晶体管。其中,第九晶体管M9的栅极连接到其漏极和第十五晶体管M15的漏极,源极连接到第七晶体管M7的源极、第二晶体管M2的漏极和第四晶体管M4的漏极;第十晶体管M10栅极连接到其漏极和第十六晶体管M16的漏极,源极连接到第八晶体管M8的源极、第一晶体管M1的漏极和第三晶体管M3的漏极。
本发明的该实施例的比较器的工作中包括比较状态和复位状态。复位信号为低电平时,此时动态比较器处于复位状态。第十一PMOS晶体管和第十四PMOS晶体管导通,将Vout+、Vout-强制到VDD。第五NMOS晶体管和第六NMOS晶体管关断。此时动态比较器从VDD到GND之间没有直流通路;复位信号为高电平时,此时动态比较器处于比较状态。第十一PMOS晶体管和第十四PMOS晶体管关断,第五NMOS晶体管和第六NMOS晶体管导通。此时由于四个输入信号Vin+、Vin-、Vref+和Vref-的大小关系,这将导致流过第七NMOS晶体管和第八NMOS晶体管的电流不同,从而使得Vout+、Vout-充放电速度不一。第七NMOS晶体管、第八NMOS晶体管、第十二PMOS晶体管和第十三PMOS晶体管够成一个正反馈结构,最终会将Vout+、Vout-分别快速的锁存到VDD和GND。从而实现了比较功能。
本发明的该实施例相对于传统的动态比较器,增加了第九NMOS晶体管、第十NMOS晶体管、第十五PMOS晶体管和第十六PMOS晶体管。在复位状态,复位信号Фclk为低电平,第十五PMOS晶体管和第十六PMOS晶体管导通,通过第九NMOS晶体管、第十NMOS晶体管,将节点D1、D2电位拉高到VDD-Vthn。保证节点D1、D2的电位在比较状态时,对输出Vout+、Vout-无影响。而第九NMOS晶体管、第十NMOS晶体管,将节点D1、D2电位拉高到VDD-Vthn,而相对于传统的动态比较器复位信号低了一个阈值电压Vthn。则在比较状态时,本发明实例相对于传统的动态比较器快了Δt时间。其关系式如下:
其中CD1/D2为节点D1或D2处的寄生电容,Vthn为NMOS的阈值电压,IN5/N6为流过第五NMOS晶体管或第六NMOS晶体管的电流。
如图3所示,为本发明一种实施例的复位信号的调节电路,用于对第五NMOS晶体管和第六NMOS晶体管的复位信号进行设置,产生与第二复位信号Фclk同相的第一复位信号,该复位信号在高电位时,保证第五NMOS晶体管和第六NMOS晶体管在比较状态时处于饱和状态,从而有效的提高比较器的工作速度。其中第三复位信号Фclk’为第一复位信号的Фclk反相信号。本发明的调节电路通过设置为合理的复位信号ФclkB的高电位,保证第五NMOS晶体管和第六NMOS晶体管在比较状态时处于饱和状态,从而有效提高比较器的工作速度。
该调节电路的一种实施例是:该调节电路包括第一电阻R1、第二电阻R2、第十七晶体管M17和第十八晶体管M18,其中,第一电阻R1的第一端用于连接电源VDD,第二端连接第二电阻R2的第一端和第十七晶体管M17源极,第二电阻R2的第二端接地GND,第十七晶体管M17的栅极连接到第十八晶体管M18的栅极和用于连接到第三复位信号Фclk'的输入端,漏极连接到第十八晶体管M18的漏极和用于连接到第一复位信号ФclkB的输出端。所述第三复位信号Фclk'与与第二复位信号Фclk反相。第一复位信号ФclkB的高电平的电位为内部参考电位,第二复位信号Фclk高电平的电位为电源VDD的电位。
将本发明的全差分动态比较器电路进行仿真,该全差分动态比较器电路在最高工作频率1.18GHz下,其延迟时间不超过422ps。失调的平均值小于0.51MV,标准方差不超过78.69μV,可以有效的满足12位100MHz无前端采样保持电路的模数转换器。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (6)
1.一种高速、高精度、低失调全差分动态比较器,其特征在于,包括:第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)、第十五晶体管(M15)、第十六晶体管(M16),其中,
第一晶体管(M1)的栅极用于连接正输入电压信号(Vin+),源极连接第二晶体管(M2)的源极和第五晶体管(M5)的漏极,第一晶体管(M1)的漏极连接第三晶体管(M3)的漏极、第八晶体管(M8)的源极和第十六晶体管(M16)的源极;
第二晶体管(M2)的栅极用于连接到正参考电压信号(Vref+),源极连接到第五晶体管(M5)的漏极,第二晶体管(M2)的漏极连接到第四晶体管(M4)的漏极、第七晶体管(M7)的源极和第十五晶体管(M15)的漏极;
第三晶体管(M3)的栅极用于连接到负参考电压信号(Vref-),源极连接第四晶体管(M4)的源极和第六晶体管(M6)的漏极,第三晶体管(M3)的漏极连接第八晶体管(M8)的源极和第十六晶体管(M16)的源极;
第四晶体管(M4)的栅极用于连接到负输入电压信号(Vin-),源极连接到第六晶体管(M6)的漏极,第四晶体管(M4)的漏极连接到第七晶体管(M7)的源极和第十五晶体管(M15)的漏极;
第五晶体管(M5)的栅极用于连接第一复位信号(ФclkB)的输入端,源极接地;
第六晶体管(M6)的栅极用于连接第一复位信号(ФclkB)的输入端,源极接地;
第七晶体管(M7)的栅极用于连接到负输出电压信号(Vout-),源极连接到第十五晶体管(M15)的漏极,第七晶体管(M7)的漏极用于连接到正输出电压信号(Vout+);
第八晶体管(M8)的栅极用于连接到正输出电压信号(Vout+),源极连接到第十六晶体管(M16)的漏极,漏极用于连接到负输出电压信号(Vout-);
第十一晶体管(M11)的栅极用于连接第二复位信号(Фclk)的输入端,源极用于连接电源(VDD),漏极用于连接到正输出电压信号(Vout+);
第十二晶体管(M12)的栅极用于连接到负输出电压信号(Vout-),源极用于连接到电源(VDD),漏极用于连接到正输出电压信号(Vout+);
第十三晶体管(M13)的栅极用于连接到正输出电压信号(Vout+),源极用于连接到电源(VDD),漏极用于连接到负输出电压信号(Vout-);
第十四晶体管(M14)的源极用于连接到电源(VDD),漏极用于连接到负输出电压信号(Vout-),栅极用于连接到第二复位信号(Фclk)的输入端;
第十五晶体管(M15)的源极用于连接到电源(VDD),栅极用于连接到第二复位信号(Фclk)的输入端;
第十六晶体管(M16)的源极用于连接到电源(VDD),栅极用于连接到第二复位信号(Фclk)的输入端。
2.根据权利要求1所述的全差分动态比较器,其特征在于,还包括第九晶体管(M9)和第十晶体管(M10),其中,第九晶体管(M9)的栅极连接到其漏极和第十五晶体管(M15)的漏极,源极连接到第七晶体管(M7)的源极、第二晶体管(M2)的漏极和第四晶体管(M4)的漏极;第十晶体管(M10)栅极连接到其漏极和第十六晶体管(M16)的漏极,源极连接到第八晶体管(M8)的源极、第一晶体管(M1)的漏极和第三晶体管(M3)的漏极。
3.根据权利要求1或者2所述的全差分动态比较器,其特征在于,所述第一复位信号(ФclkB)与第二复位信号(Фclk)同相,并且能使第五晶体管(M5)和第六晶体管(M6)在比较状态时处于饱和状态。
4.根据权利要求3所述的全差分动态比较器,其特征在于,所述第一复位信号(ФclkB)由调节电路产生,该调节电路包括第一电阻(R1)、第二电阻(R2)、第十七晶体管(M17)和第十八晶体管(M18),其中,第一电阻(R1)的第一端用于连接电源(VDD),第二端连接第二电阻(R2)的第一端和第十七晶体管(M17)源极,第二电阻(R2)的第二端接地(GND),第十七晶体管(M17)的栅极连接到第十八晶体管(M18)的栅极和用于连接到第三复位信号(Фclk')的输入端,漏极连接到第十八晶体管(M18)的漏极和用于连接到第一复位信号(ФclkB)的输出端。
5.根据权利要求4所述的全差分动态比较器,其特征在于,所述第三复位信号(Фclk')与与第二复位信号(Фclk)反相。
6.根据权利要求1-5中任何一项所述的全差分动态比较器,其特征在于,第一复位信号(ФclkB)高电平的电位为内部参考电位,第二复位信号(Фclk)高电平的电位为电源(VDD)的电位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310027090.9A CN103973273B (zh) | 2013-01-24 | 2013-01-24 | 一种高速、高精度、低失调全差分动态比较器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310027090.9A CN103973273B (zh) | 2013-01-24 | 2013-01-24 | 一种高速、高精度、低失调全差分动态比较器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103973273A true CN103973273A (zh) | 2014-08-06 |
CN103973273B CN103973273B (zh) | 2016-11-09 |
Family
ID=51242387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310027090.9A Active CN103973273B (zh) | 2013-01-24 | 2013-01-24 | 一种高速、高精度、低失调全差分动态比较器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103973273B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106026938A (zh) * | 2016-05-23 | 2016-10-12 | 四川和芯微电子股份有限公司 | 全差分比较器 |
CN106059587A (zh) * | 2016-05-23 | 2016-10-26 | 西安电子科技大学 | 一种高速低失调电压比较器电路 |
CN108346442A (zh) * | 2017-01-25 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器 |
CN109861672A (zh) * | 2019-02-15 | 2019-06-07 | 中国电子科技集团公司第二十四研究所 | 动态比较器及电子设备 |
CN110247663A (zh) * | 2018-03-09 | 2019-09-17 | 中国电子科技集团公司第二十四研究所 | 一种高速动态比较器及逐次逼近型模数转换器和电子设备 |
CN111130511A (zh) * | 2018-10-30 | 2020-05-08 | 西安电子科技大学 | 一种全数字低压低功耗钟控电压比较器 |
CN112636729A (zh) * | 2020-12-14 | 2021-04-09 | 重庆百瑞互联电子技术有限公司 | 一种超低功耗的电源动态比较器电路 |
WO2023284093A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种比较器及判决反馈均衡电路 |
CN116192144A (zh) * | 2023-02-13 | 2023-05-30 | 集益威半导体(上海)有限公司 | 异步逐次逼近式模数转换器 |
US11777484B2 (en) | 2021-07-12 | 2023-10-03 | Changxin Memory Technologies, Inc. | Comparator and decision feedback equalization circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262639B2 (en) * | 2005-01-21 | 2007-08-28 | Broadcom Corporation | High-speed comparator |
CN101562441A (zh) * | 2008-10-08 | 2009-10-21 | 西安电子科技大学 | 一种低失调的超高速比较器 |
CN102647189A (zh) * | 2012-05-22 | 2012-08-22 | 成都启臣微电子有限公司 | 动态比较器 |
-
2013
- 2013-01-24 CN CN201310027090.9A patent/CN103973273B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262639B2 (en) * | 2005-01-21 | 2007-08-28 | Broadcom Corporation | High-speed comparator |
CN101562441A (zh) * | 2008-10-08 | 2009-10-21 | 西安电子科技大学 | 一种低失调的超高速比较器 |
CN102647189A (zh) * | 2012-05-22 | 2012-08-22 | 成都启臣微电子有限公司 | 动态比较器 |
Non-Patent Citations (1)
Title |
---|
张文忠: "一种低功耗高精度CMOS动态比较器设计与实现", 《传感技术学报》 * |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106059587A (zh) * | 2016-05-23 | 2016-10-26 | 西安电子科技大学 | 一种高速低失调电压比较器电路 |
CN106059587B (zh) * | 2016-05-23 | 2019-04-23 | 西安电子科技大学 | 一种高速低失调电压比较器电路 |
CN106026938A (zh) * | 2016-05-23 | 2016-10-12 | 四川和芯微电子股份有限公司 | 全差分比较器 |
CN108346442B (zh) * | 2017-01-25 | 2020-12-15 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器 |
CN108346442A (zh) * | 2017-01-25 | 2018-07-31 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器 |
CN110247663B (zh) * | 2018-03-09 | 2022-04-19 | 中国电子科技集团公司第二十四研究所 | 一种高速动态比较器及逐次逼近型模数转换器和电子设备 |
CN110247663A (zh) * | 2018-03-09 | 2019-09-17 | 中国电子科技集团公司第二十四研究所 | 一种高速动态比较器及逐次逼近型模数转换器和电子设备 |
CN111130511A (zh) * | 2018-10-30 | 2020-05-08 | 西安电子科技大学 | 一种全数字低压低功耗钟控电压比较器 |
CN109861672B (zh) * | 2019-02-15 | 2022-03-29 | 中国电子科技集团公司第二十四研究所 | 动态比较器及电子设备 |
CN109861672A (zh) * | 2019-02-15 | 2019-06-07 | 中国电子科技集团公司第二十四研究所 | 动态比较器及电子设备 |
CN112636729A (zh) * | 2020-12-14 | 2021-04-09 | 重庆百瑞互联电子技术有限公司 | 一种超低功耗的电源动态比较器电路 |
WO2023284093A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种比较器及判决反馈均衡电路 |
US11777484B2 (en) | 2021-07-12 | 2023-10-03 | Changxin Memory Technologies, Inc. | Comparator and decision feedback equalization circuit |
CN116192144A (zh) * | 2023-02-13 | 2023-05-30 | 集益威半导体(上海)有限公司 | 异步逐次逼近式模数转换器 |
CN116192144B (zh) * | 2023-02-13 | 2024-04-02 | 集益威半导体(上海)有限公司 | 异步逐次逼近式模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN103973273B (zh) | 2016-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103973273B (zh) | 一种高速、高精度、低失调全差分动态比较器 | |
CN104076854B (zh) | 一种无电容低压差线性稳压器 | |
CN107888171A (zh) | 一种高速低回踢噪声动态比较器及电路 | |
CN105187039B (zh) | 一种cmos栅压自举开关电路 | |
CN102882526A (zh) | Adc采样电路 | |
CN102868295B (zh) | 应用于高压dc-dc转换器的自举充电电路 | |
CN102981543A (zh) | 超低功耗线性稳压器驱动电路 | |
CN102385409B (zh) | 同时提供零温度系数电压和电流基准的vgs/r型基准源 | |
CN102709883B (zh) | 一种开关电源的欠压保护电路 | |
CN103346765A (zh) | 一种栅源跟随采样开关 | |
CN103532534A (zh) | 栅压自举开关电路 | |
CN103414441B (zh) | 输出共模电压稳定的开环放大器 | |
CN101783580B (zh) | 采样保持电路中抑制衬底偏置效应的高频开关电路 | |
CN104881070A (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
WO2023078064A1 (zh) | 射频开关正向偏置加速建立电路及射频开关 | |
CN108880495A (zh) | 一种高增益高线性度的动态残差放大器电路 | |
CN102830743B (zh) | 一种欠压锁定电路 | |
CN103647519B (zh) | 一种运算放大器的输入级 | |
CN111384940B (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
CN108566182A (zh) | 一种应用于可调阈值电压的迟滞比较器电路 | |
CN202008499U (zh) | 一种电流采样电路 | |
CN201839193U (zh) | 电压电流转换电路 | |
CN104702268B (zh) | 电压缓冲电路及具有其的驱动负载随时序切换的电路 | |
CN101098123B (zh) | 一种低压低功耗伪两级Class-AB OTA电路 | |
CN103368542A (zh) | 一种高精度延时小的连续时间比较器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |