CN101562441A - 一种低失调的超高速比较器 - Google Patents

一种低失调的超高速比较器 Download PDF

Info

Publication number
CN101562441A
CN101562441A CNA2008102134397A CN200810213439A CN101562441A CN 101562441 A CN101562441 A CN 101562441A CN A2008102134397 A CNA2008102134397 A CN A2008102134397A CN 200810213439 A CN200810213439 A CN 200810213439A CN 101562441 A CN101562441 A CN 101562441A
Authority
CN
China
Prior art keywords
transistor
nmos transistor
pmos transistor
drain
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008102134397A
Other languages
English (en)
Other versions
CN101562441B (zh
Inventor
杨银堂
朱樟明
韩宝妮
刘帘曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaanxi Optoelectronic Integrated Circuit Pilot Technology Research Institute Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN2008102134397A priority Critical patent/CN101562441B/zh
Publication of CN101562441A publication Critical patent/CN101562441A/zh
Application granted granted Critical
Publication of CN101562441B publication Critical patent/CN101562441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

本发明提供一种低失调的超高速比较器，属于混合信号集成电路技术领域，包括：顺序连接的前置放大电路、动态锁存电路和输出锁存电路，其中前置放大电路，包括正负电阻并联为负载的全差分输入结构，用于放大输入信号与参考信号的差值；动态锁存电路，设置有以反相器首尾连接成的双稳态结构，用于放大前置放大电路的输出信号，并将前级输出建立到数字逻辑输出电平；输出锁存电路，由两个交叉耦合NMOS晶体管和PMOS共源放大输入组成，用于在锁存时间内输出前级输出，在复位阶段呈高阻态保持动态锁存电路的输出结果，从而减少了比较器总的输入失调电压，可提高比较器的速度，能够更好的满足高速模数转换器设计的需要。

Description

一种低失调的超高速比较器
技术领域
本发明涉及混合信号集成电路技术领域，尤其涉及一种低失调的超高速比较器。
背景技术
随着现代通讯技术和信号处理技术的发展，越来越多的模拟信号需要转化成数字信号进行处理，因此对高速高精度的模数转换器(ADC)提出了更高的要求。但在超高速模数转换器中，高速高精度比较器的设计是整个设计的难点和瓶颈。
现有的高速比较器的结构包括：多级开环比较器、锁存比较器、动态锁存比较器和预放大锁存比较器。其中，多级的开环比较器容易做到高速高精度，然而，由于受到运放带宽的限制，这类比较器的速度很难达到Gsps(百万比特每秒)，所以一般的超高速比较器都是采用锁存比较器结构以满足速度的要求。
在实现本发明的过程中，发现现有技术中至少存在如下问题：一般的CMOS(Complementary Metal Oxide Semiconductor)锁存比较器存在很大的失调电压(有时甚至达到50mV)，严重的影响了比较器的精度，限制了CMOS锁存比较器在高速高精度模数转换器中的应用。
发明内容
为了解决上述问题，本发明的目的是提供一种低失调的超高速比较器，可有效减小动态锁存器的失调电压，并提高比较器的速度。
为了达到上述目的，本发明提供一种低失调的超高速比较器，包括：顺序连接的前置放大电路、动态锁存电路和输出锁存电路，其中
所述前置放大电路，包括正负电阻并联为负载的全差分输入结构，用于放大输入信号与参考信号的差值；
所述动态锁存电路，设置有以反相器首尾连接成的双稳态结构，用于放大所述前置放大电路的输出信号，并将前级输出建立到数字逻辑输出电平；
所述输出锁存电路，由两个交叉耦合NMOS晶体管和PMOS共源放大输入组成，用于在锁存时间内输出前级输出，在复位阶段呈高阻态保持动态锁存电路的输出结果。
优选地，所述前置放大电路包括：PMOS晶体管M1、PMOS晶体管M2、PMOS晶体管M3、PMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、NMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10和NMOS晶体管M11，其中，
PMOS晶体管M1的源极、PMOS晶体管M2的源极、PMOS晶体管M3的源极和PMOS晶体管M4的源极分别和电源相接，PMOS晶体管M1的漏极和PMOS晶体管M2的栅极相接，PMOS晶体管M1的栅极和PMOS晶体管M2的漏极相接，PMOS晶体管M1和PMOS晶体管M2构成两个负电阻；
PMOS晶体管M3的栅极和PMOS晶体管M3的漏极短接，构成正电阻；PMOS晶体管M4的栅极和PMOS晶体管M4的漏极短接，构成正电阻；PMOS晶体管M3)的漏极和PMOS晶体管M1的漏极相接，构成并联的正负电阻；PMOS晶体管M4的漏极和PMOS晶体管M2的漏极相接，构成并联的正负电阻；
NMOS晶体管M5的栅极接正向输入Vip，NMOS晶体管M6的栅极接正向参考电压vrp，NMOS晶体管M7的栅极接反向参考电压vrm，NMOS晶体管M8的栅极接反向输入Vim，NMOS晶体管M5的源极和NMOS晶体管M6的源极相接，并与NMOS晶体管M9的漏极相接，NMOS晶体管M7的源极和NMOS晶体管M8的源极相接，并接于NMOS晶体管M10的漏极，构成全差分输入结构，NMOS晶体管M9的栅极和NMOS晶体管M10的栅极分别接偏置电压vbias，NMOS晶体管M9的源极和NMOS晶体管M10的源极接地，构成尾电流源；
NMOS晶体管M5的漏极和NMOS晶体管M7的漏极相接作为反向输出端输出电压Vom；NMOS晶体管M6的漏极和NMOS晶体管M8的漏极相接作为正向端输出电压Vop；NMOS晶体管M11的栅极接时钟信号，NMOS晶体管M11的源极接正向输出端，NMOS晶体管M11的漏极接反向输出，构成复位管。
优选地，所述PMOS晶体管M1的宽长比与所述PMOS晶体管M3的宽长比设置是匹配的，所述PMOS晶体管M2的宽长比与所述PMOS晶体管M4的宽长比设置是匹配的。
优选地，所述动态锁存电路包括：NMOS晶体管M12、NMOS晶体管M13、NMOS晶体管M14、NMOS晶体管M15、NMOS晶体管M16、NMOS晶体管M17、PMOS晶体管M18、PMOS晶体管M19、PMOS晶体管M20、PMOS晶体管M21、PMOS晶体管M22、PMOS晶体管M23和PMOS晶体管M24，其中
NMOS晶体管M12的栅极作为正向输入端接收所述前置放大电路的正向输出电压Vop，NMOS晶体管M13的栅极作为反向输入端接收所述前置放大电路的反向输出电压Vom，NMOS晶体管M12的源极、NMOS晶体管M13的源极和NMOS晶体管M14的漏极相接，NMOS晶体管M14的栅极接时钟信号，NMOS晶体管M14的源极接地，NMOS晶体管M15的栅极接电源，NMOS晶体管M15的源极接NMOS晶体管M12的漏极，NMOS晶体管M12的漏极和NMOS晶体管M13的漏极相接，在时钟信号为高电平时短路输入对管，NMOS晶体管M16的源极接NMOS晶体管M13的漏极，NMOS晶体管M17的源极接NMOS晶体管M12的漏极，NMOS晶体管M16的漏极接PMOS晶体管M18的漏极，并与NMOS晶体管M17和PMOS晶体管M19的栅极相接，NMOS晶体管M17的漏极接PMOS晶体管M19的漏极相接，并与NMOS晶体管M16和PMOS晶体管M18的栅极相接，构成交叉耦合反相器；
NMOS晶体管M16和PMOS晶体管M18的栅极作为反向输出端Out-输出电压，NMOS晶体管M17和PMOS晶体管M19的栅极作为正向输出端Out+输出电压，PMOS晶体管M20的源极、PMOS晶体管M20的栅极、PMOS晶体管M21的栅极、PMOS晶体管M22的栅极以及PMOS晶体管M23的栅极接时钟信号，用于在时钟信号为低电平时将所述动态锁存电路内部节点全部置为高电平；
PMOS晶体管M20的漏极接NMOS晶体管M16的漏极，PMOS晶体管M21的漏极接NMOS晶体管M17的漏极，PMOS晶体管M22的漏极接NMOS晶体管M13的漏极，PMOS晶体管M23的漏极接NMOS晶体管M20的漏极，PMOS晶体管M24的源极接正向输出端Out+，PMOS晶体管M24的漏极接反向输出端Out-。
优选地，所述输出锁存电路包括：PMOS晶体管M25、PMOS晶体管M26、PMOS晶体管M27、PMOS晶体管M28、NMOS晶体管M29、NMOS晶体管M30、NMOS晶体管M31、NMOS晶体管M32、NMOS晶体管M33、NMOS晶体管M34、第一反相器Inv1和第二反相器Inv2，其中
PMOS晶体管M25和PMOS晶体管M26的栅极相连接作为正向输入端Out+接收所述动态锁存电路的正向端输出电压，PMOS晶体管M27的栅极和PMOS晶体管M28的栅极相连接作为反向输入端Out-接收所述动态锁存电路的反向端输出电压，PMOS晶体管M25的源极、PMOS晶体管M26的源极、PMOS晶体管M27的源极以及PMOS晶体管M28的源极接电源，PMOS晶体管M27的漏极接NMOS晶体管M29的漏极，NMOS晶体管M29的漏极和NMOS晶体管M29的栅极短接，并与NMOS晶体管M30的栅极相连，构成电流镜，NMOS晶体管M29的源极和NMOS晶体管M30的源极接地，NMOS晶体管M30的漏极与PMOS晶体管M25的漏极相接，与第一反相器Inv1的输入端相接，第一反相器Inv1的输出电压作为所述低失调的超高速比较器的正向输出端Outp的输出电压，PMOS晶体管M26的漏极接NMOS晶体管M31的漏极，NMOS晶体管M31的漏极和NMOS晶体管M31的栅极短接，并与NMOS晶体管M32的栅极相连，构成电流镜，NMOS晶体管M31的源极和NMOS晶体管M32的源极接地，NMOS晶体管M32的漏极与PMOS晶体管M28的漏极相接，并与第二反相器Inv2的输入端相接，第二反相器Inv2的输出电压作为所述低失调的超高速比较器的正向输出端Outm的输出电压；
NMOS晶体管M33的漏极接NMOS晶体管M29的漏极，并与NMOS晶体管M34的栅极相接，NMOS晶体管M34的漏极接NMOS晶体管M31的漏极，并与NMOS晶体管M33的栅极相接，NMOS晶体管M33的源极与NMOS晶体管M34的源极接地，构成交叉耦合反相器。
上述技术方案中的至少一个技术方案具有如下有益效果：通过采用一种新型的预放大锁存比较器结构，减少了比较器总的输入失调电压，可提高比较器的速度，能够更好的满足高速模数转换器设计的需要。
附图说明
图1为本发明的实施例中超高速比较器的功能结构框图；
图2为图1中超高速比较器的电路原理图；
图3为图2中前置放大电路的电路原理图；
图4为图2中反相器的电路原理图。
具体实施方式
为了使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细地说明。在此，本发明的示意性实施例及说明用于解释本发明，但并不作为对本发明的限定。
首先，对本发明所涉及的专业术语进行说明：
PMOS：P-channel metal oxide semiconductor FET，P沟道金属氧化物半导体场效应晶晶体管；
NMOS：N-channel metal oxide semiconductor FET，N沟道金属氧化物半导体场效应晶晶体管。
参见图1，为本发明的实施例中超高速比较器的功能结构框图，由图中可知，该超高速比较器包括顺序连接的前置放大电路10，动态锁存电路20和输出锁存电路30，其中
前置放大电路10，采用正负电阻并联为负载的全差分输入结构，用于放大输入信号与参考信号的差值，能够保持该前置放大电路10有较大的带宽下具有较高的增益，减小超高速比较器的总的输入失调电压，提高了该超高速比较器的速度。
动态锁存电路20，设置有以反相器首尾连接成的双稳态结构，用于放大前置放大电路10的输出信号，并将前级输出建立到数字逻辑输出电平；
输出锁存电路30，由两个交叉耦合NMOS晶体管和简单的PMOS共源放大输入组成，用于在锁存时间内输出前级输出，在复位阶段呈高阻态保持动态锁存电路20的输出结果。
由上述结构可知，当时钟信号为低电平时，动态锁存电路20复位，并且输入信号和参考信号之差被前置放大电路10放大，由于该前置放大电路的负载采用的是并联的正负电阻的放大电路结构，可允许前置放大电路10在较大的带宽的同时具有较高的增益，有效的降低了超高速比较器的输入失调电压，提高了比较器的速度；当时钟信号为高电平时，前置放大电路10复位，动态锁存电路20进入放大状态，以交叉耦合反相器为核心的动态锁存电路20将前置放大电路10的输出建立到数字输出逻辑电平。
参见图2和图3，由图中可知，该前置放大电路10包括：PMOS晶体管M1、PMOS晶体管M2、PMOS晶体管M3、PMOS晶体管M4、NMOS晶体管M5、NMOS晶体管M6、NMOS晶体管M7、NMOS晶体管M8、NMOS晶体管M9、NMOS晶体管M10和NMOS晶体管M11。
其中，PMOS晶体管M1的源极、PMOS晶体管M2的源极、PMOS晶体管M3的源极和PMOS晶体管M4的源极分别和电源相接，PMOS晶体管M1的漏极和PMOS晶体管M2的栅极相接，PMOS晶体管M1的栅极和PMOS晶体管M2的漏极相接，此时PMOS晶体管M1和PMOS晶体管M2通过上述连接方式可构成两个负电阻。
并且PMOS晶体管M3的栅极和PMOS晶体管M3的漏极短接，可构成正电阻，PMOS晶体管M4的栅极和PMOS晶体管M4的漏极短接，可构成正电阻。PMOS晶体管M3的漏极和PMOS晶体管M1的漏极相接，即构成并联的正负电阻，PMOS晶体管M4的漏极和PMOS晶体管M2的漏极相接，即构成并联的正负电阻。
NMOS晶体管M5的栅极接正向输入Vip，NMOS晶体管M6的栅极接正向参考电压vrp，NMOS晶体管M7的栅极接反向参考电压vrm，NMOS晶体管M8的栅极接反向输入Vim，NMOS晶体管M5的源极和NMOS晶体管M6的源极相接，并与NMOS晶体管M9的漏极相接，NMOS晶体管M7的源极和NMOS晶体管M8的源极相接，并接于NMOS晶体管M10的漏极，从而构成全差分输入结构。NMOS晶体管M9的栅极和NMOS晶体管M10的栅极分别接偏置电压vbias，NMOS晶体管M9的源极和NMOS晶体管M10的源极接地，构成尾电流源。
NMOS晶体管M5的漏极和NMOS晶体管M7的漏极相接作为反向输出端输出电压Vom；NMOS晶体管M6的漏极和NMOS晶体管M8的漏极相接作为正向端输出电压Vop。NMOS晶体管M11的栅极接时钟信号clk，NMOS晶体管M11的源极接正向输出端，NMOS晶体管M11的漏极接反向输出，构成复位管。
前置放大电路10采用并联的正负电阻为负载的全差分输入结构，在保持大的带宽的条件的同时具有较高的增益。前置放大电路10的PMOS晶体管M1的宽长比与PMOS晶体管M3的宽长比要求设置相差很小(也就是要求设置的相匹配)以满足增益要求，由下面的表达式得出：
A V = g M 5 g M 3 - g M 1
其中，gM5为NMOS晶体管M5的跨导；gM1为PMOS晶体管M1的跨导；gM3为PMOS晶体管M3的跨导。
同理，PMOS晶体管M2的宽长比与PMOS晶体管M4的宽长比要求设置尽可能匹配以满足增益要求。PMOS晶体管M1，PMOS晶体管M2，PMOS晶体管M3和PMOS晶体管M4要求尽量采用的小的晶体管以最小化输入输出电容，满足大的带宽要求。NMOS晶体管M5的宽长比设置要求综合考虑增益与带宽的要求。在本实例中，前置放大电路10的增益超过17dB，-3dB带宽大于1.25GHz。
继续参见图2，该动态锁存电路20包括：NMOS晶体管M12、NMOS晶体管M13、NMOS晶体管M14、NMOS晶体管M15、NMOS晶体管M16、NMOS晶体管M17、PMOS晶体管M18、PMOS晶体管M19、PMOS晶体管M20、PMOS晶体管M21、PMOS晶体管M22、PMOS晶体管M23和PMOS晶体管M24，其中
NMOS晶体管M12的栅极作为正向输入端接收所述前置放大电路的正向输出电压Vop，NMOS晶体管M13的栅极作为反向输入端接收所述前置放大电路的反向输出电压Vom，NMOS晶体管M12的源极、NMOS晶体管M13的源极和NMOS晶体管M14的漏极相接，NMOS晶体管M14的栅极接时钟信号，NMOS晶体管M14的源极接地，NMOS晶体管M15的栅极接电源，NMOS晶体管M15的源极接NMOS晶体管M12的漏极，NMOS晶体管M12的漏极和NMOS晶体管M13的漏极相接，在时钟信号为高电平时短路输入对管，NMOS晶体管M16的源极接NMOS晶体管M13的漏极，NMOS晶体管M17的源极接NMOS晶体管M12的漏极，NMOS晶体管M16的漏极接PMOS晶体管M18的漏极，并与NMOS晶体管M17和PMOS晶体管M19的栅极相接，NMOS晶体管M17的漏极接PMOS晶体管M19的漏极相接，并与NMOS晶体管M16和PMOS晶体管M18的栅极相接，构成交叉耦合反相器；
NMOS晶体管M16和PMOS晶体管M18的栅极作为反向输出端Out-输出电压，NMOS晶体管M17和PMOS晶体管M19的栅极作为正向输出端Out+输出电压，PMOS晶体管M20的源极、PMOS晶体管M20的栅极、PMOS晶体管M21的栅极、PMOS晶体管M22的栅极以及PMOS晶体管M23的栅极接时钟信号，用于在时钟信号为低电平时将所述动态锁存电路内部节点全部置为高电平；
PMOS晶体管M20的漏极接NMOS晶体管M16的漏极，PMOS晶体管M21的漏极接NMOS晶体管M17的漏极，PMOS晶体管M22的漏极接NMOS晶体管M13的漏极，PMOS晶体管M23的漏极接NMOS晶体管M20的漏极，PMOS晶体管M24的源极接正向输出端Out+，PMOS晶体管M24的漏极接反向输出端Out-)
图2中的输出锁存电路30包括：PMOS晶体管M25、PMOS晶体管M26、PMOS晶体管M27、PMOS晶体管M28、NMOS晶体管M29、NMOS晶体管M30、NMOS晶体管M31、NMOS晶体管M32、NMOS晶体管M33、NMOS晶体管M34、第一反相器Inv1和第二反相器Inv2。
其中，PMOS晶体管M25和PMOS晶体管M26的栅极相连接作为正向输入端Out+接收再生锁存级的正向端输出电压，PMOS晶体管M27的栅极和PMOS晶体管M28的栅极相连接作为反向输入端Out-接收动态锁存电路20的反向端输出电压，PMOS晶体管M25的源极、PMOS晶体管M26的源极、PMOS晶体管M27的源极以及PMOS晶体管M28的源极接电源。PMOS晶体管M27的漏极接NMOS晶体管M29的漏极，NMOS晶体管M29的漏极和NMOS晶体管M29的栅极短接，并与NMOS晶体管M30的栅极相连，构成电流镜，NMOS晶体管M29的源极和NMOS晶体管M30的源极接地，NMOS晶体管M30的漏极与PMOS晶体管M25的漏极相接，与第一反相器Inv1输入端相接，第一反相器Inv1输出作为超高速比较器的正向输出端Outp输出电压。PMOS晶体管M26的漏极接NMOS晶体管M31的漏极，NMOS晶体管M31的漏极和NMOS晶体管M31的栅极短接，与NMOS晶体管M32的栅极相连，构成电流镜，NMOS晶体管M31的源极和NMOS晶体管M32的源极接地，NMOS晶体管M32的漏极与PMOS晶体管M28的漏极相接，与第二反相器输入端Inv2相接，第二反相器输出作为超高速比较器的正向输出端Outm输出电压。NMOS晶体管M33的漏极接NMOS晶体管M29的漏极，并与NMOS晶体管M34的栅极相接，NMOS晶体管M34的漏极接NMOS晶体管M31的漏极，并与NMOS晶体管M33的栅极相接，NMOS晶体管M33的源极与NMOS晶体管M34的源极接地，构成交叉耦合反相器，防止输出逻辑退化。
图4为图2中反相器的电路原理图，包括PMOS晶体管M35和NMOS晶体管M36，其中PMOS晶体管M35的源极接电源，PMOS晶体管M35的漏极与NMOS晶体管M36的源极相接，并接Vout端；PMOS晶体管M35的栅极与NMOS晶体管M36的栅极相接，并接Vin端；NMOS晶体管M36的漏极接地。
由上述技术方案可知，通过采用一种新型的预放大锁存比较器结构，减少了比较器总的输入失调电压，可提高比较器的速度，能够更好的满足高速模数转换器设计的需要。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种低失调的超高速比较器，其特征在于，包括：顺序连接的前置放大电路、动态锁存电路和输出锁存电路，其中
所述前置放大电路，包括正负电阻并联为负载的全差分输入结构，用于放大输入信号与参考信号的差值；
所述动态锁存电路，设置有以反相器首尾连接成的双稳态结构，用于放大所述前置放大电路的输出信号，并将前级输出建立到数字逻辑输出电平；
所述输出锁存电路，由两个交叉耦合NMOS晶体管和PMOS共源放大输入组成，用于在锁存时间内输出前级输出，在复位阶段呈高阻态保持动态锁存电路的输出结果。
2.根据权利要求1所述的低失调的超高速比较器，其特征在于，所述前置放大电路包括：PMOS晶体管(M1)、PMOS晶体管(M2)、PMOS晶体管(M3)、PMOS晶体管(M4)、NMOS晶体管(M5)、NMOS晶体管(M6)、NMOS晶体管(M7)、NMOS晶体管(M8)、NMOS晶体管(M9)、NMOS晶体管(M10)和NMOS晶体管(M11)，其中，
PMOS晶体管(M1)的源极、PMOS晶体管(M2)的源极、PMOS晶体管(M3)的源极和PMOS晶体管(M4)的源极分别和电源相接，PMOS晶体管(M1)的漏极和PMOS晶体管(M2)的栅极相接，PMOS晶体管(M1)的栅极和PMOS晶体管(M2)的漏极相接，PMOS晶体管(M1)和PMOS晶体管(M2)构成两个负电阻；
PMOS晶体管(M3)的栅极和PMOS晶体管(M3)的漏极短接，构成正电阻；PMOS晶体管(M4)的栅极和PMOS晶体管(M4)的漏极短接，构成正电阻；PMOS晶体管(M3)的漏极和PMOS晶体管(M1)的漏极相接，构成并联的正负电阻；PMOS晶体管(M4)的漏极和PMOS晶体管(M2)的漏极相接，构成并联的正负电阻；
NMOS晶体管(M5)的栅极接正向输入(Vip)，NMOS晶体管(M6)的栅极接正向参考电压(vrp)，NMOS晶体管(M7)的栅极接反向参考电压(vrm)，NMOS晶体管(M8)的栅极接反向输入(Vim)，NMOS晶体管(M5)的源极和NMOS晶体管(M6)的源极相接，并与NMOS晶体管(M9)的漏极相接，NMOS晶体管(M7)的源极和NMOS晶体管(M8)的源极相接，并接于NMOS晶体管(M10)的漏极，构成全差分输入结构，NMOS晶体管(M9)的栅极和NMOS晶体管(M10)的栅极分别接偏置电压(vbias)，NMOS晶体管(M9)的源极和NMOS晶体管(M10)的源极接地，构成尾电流源；
NMOS晶体管(M5)的漏极和NMOS晶体管(M7)的漏极相接作为反向输出端输出电压(Vom)；NMOS晶体管(M6)的漏极和NMOS晶体管(M8)的漏极相接作为正向端输出电压(Vop)；NMOS晶体管(M11)的栅极接时钟信号，NMOS晶体管(M11)的源极接正向输出端，NMOS晶体管(M11)的漏极接反向输出，构成复位管。
3.根据权利要求2所述的低失调的超高速比较器，其特征在于，所述PMOS晶体管(M1)的宽长比与所述PMOS晶体管(M3)的宽长比设置是匹配的，所述PMOS晶体管(M2)的宽长比与所述PMOS晶体管(M4)的宽长比设置是匹配的。
4.根据权利要求1所述的低失调的超高速比较器，其特征在于，所述动态锁存电路包括：NMOS晶体管(M12)、NMOS晶体管(M13)、NMOS晶体管(M14)、NMOS晶体管(M15)、NMOS晶体管(M16)、NMOS晶体管(M17)、PMOS晶体管(M18)、PMOS晶体管(M19)、PMOS晶体管(M20)、PMOS晶体管(M21)、PMOS晶体管(M22)、PMOS晶体管(M23)和PMOS晶体管(M24)，其中
NMOS晶体管(M12)的栅极作为正向输入端接收所述前置放大电路的正向输出电压(Vop)，NMOS晶体管(M13)的栅极作为反向输入端接收所述前置放大电路的反向输出电压(Vom)，NMOS晶体管(M12)的源极、NMOS晶体管(M13)的源极和NMOS晶体管(M14)的漏极相接，NMOS晶体管(M14)的栅极接时钟信号，NMOS晶体管(M14)的源极接地，NMOS晶体管(M15)的栅极接电源，NMOS晶体管(M15)的源极接NMOS晶体管(M12)的漏极，NMOS晶体管(M12)的漏极和NMOS晶体管(M13)的漏极相接，在时钟信号为高电平时短路输入对管，NMOS晶体管(M16)的源极接NMOS晶体管(M13)的漏极，NMOS晶体管(M17)的源极接NMOS晶体管(M12)的漏极，NMOS晶体管(M16)的漏极接PMOS晶体管(M18)的漏极，并与NMOS晶体管(M17)和PMOS晶体管(M19)的栅极相接，NMOS晶体管(M17)的漏极接PMOS晶体管(M19)的漏极相接，并与NMOS晶体管(M16)和PMOS晶体管(M18)的栅极相接，构成交叉耦合反相器；
NMOS晶体管(M16)和PMOS晶体管(M18)的栅极作为反向输出端(Out-)输出电压，NMOS晶体管(M17)和PMOS晶体管(M19)的栅极作为正向输出端(Out+)输出电压，PMOS晶体管(M20)的源极、PMOS晶体管(M20)的栅极、PMOS晶体管(M21)的栅极、PMOS晶体管(M22)的栅极以及PMOS晶体管(M23)的栅极接时钟信号，用于在时钟信号为低电平时将所述动态锁存电路内部节点全部置为高电平；
PMOS晶体管(M20)的漏极接NMOS晶体管(M16)的漏极，PMOS晶体管(M21)的漏极接NMOS晶体管(M17)的漏极，PMOS晶体管(M22)的漏极接NMOS晶体管(M13)的漏极，PMOS晶体管(M23)的漏极接NMOS晶体管(M20)的漏极，PMOS晶体管(M24)的源极接正向输出端(Out+)，PMOS晶体管(M24)的漏极接反向输出端(Out-)。
5.根据权利要求1所述的低失调的超高速比较器，其特征在于，所述输出锁存电路包括：PMOS晶体管(M25)、PMOS晶体管(M26)、PMOS晶体管(M27)、PMOS晶体管(M28)、NMOS晶体管(M29)、NMOS晶体管(M30)、NMOS晶体管(M31)、NMOS晶体管(M32)、NMOS晶体管(M33)、NMOS晶体管(M34)、第一反相器(Inv1)和第二反相器(Inv2)，其中
PMOS晶体管(M25)和PMOS晶体管(M26)的栅极相连接作为正向输入端(Out+)接收所述动态锁存电路的正向端输出电压，PMOS晶体管(M27)的栅极和PMOS晶体管(M28)的栅极相连接作为反向输入端(Out-)接收所述动态锁存电路的反向端输出电压，PMOS晶体管(M25)的源极、PMOS晶体管(M26)的源极、PMOS晶体管(M27)的源极以及PMOS晶体管(M28)的源极接电源，PMOS晶体管(M27)的漏极接NMOS晶体管(M29)的漏极，NMOS晶体管(M29)的漏极和NMOS晶体管(M29)的栅极短接，并与NMOS晶体管(M30)的栅极相连，构成电流镜，NMOS晶体管(M29)的源极和NMOS晶体管(M30)的源极接地，NMOS晶体管(M30)的漏极与PMOS晶体管(M25)的漏极相接，与第一反相器(Inv1)的输入端相接，第一反相器(Inv1)的输出电压作为所述低失调的超高速比较器的正向输出端(Outp)的输出电压，PMOS晶体管(M26)的漏极接NMOS晶体管(M31)的漏极，NMOS晶体管(M31)的漏极和NMOS晶体管(M31)的栅极短接，并与NMOS晶体管(M32)的栅极相连，构成电流镜，NMOS晶体管(M31)的源极和NMOS晶体管(M32)的源极接地，NMOS晶体管(M32)的漏极与PMOS晶体管(M28)的漏极相接，并与第二反相器(Inv2)的输入端相接，第二反相器(Inv2)的输出电压作为所述低失调的超高速比较器的正向输出端(Outm)的输出电压；
NMOS晶体管(M33)的漏极接NMOS晶体管(M29)的漏极，并与NMOS晶体管(M34)的栅极相接，NMOS晶体管(M34)的漏极接NMOS晶体管(M31)的漏极，并与NMOS晶体管(M33)的栅极相接，NMOS晶体管(M33)的源极与NMOS晶体管(M34)的源极接地，构成交叉耦合反相器。
CN2008102134397A 2008-10-08 2008-10-08 一种低失调的超高速比较器 Expired - Fee Related CN101562441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102134397A CN101562441B (zh) 2008-10-08 2008-10-08 一种低失调的超高速比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102134397A CN101562441B (zh) 2008-10-08 2008-10-08 一种低失调的超高速比较器

Publications (2)

Publication Number Publication Date
CN101562441A true CN101562441A (zh) 2009-10-21
CN101562441B CN101562441B (zh) 2011-06-08

Family

ID=41221083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102134397A Expired - Fee Related CN101562441B (zh) 2008-10-08 2008-10-08 一种低失调的超高速比较器

Country Status (1)

Country Link
CN (1) CN101562441B (zh)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013883A (zh) * 2010-11-25 2011-04-13 复旦大学 一种超高速快闪型模数转换器的动态比较器电路
CN102025351A (zh) * 2010-12-08 2011-04-20 西安交通大学 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器
CN102075169A (zh) * 2011-03-03 2011-05-25 四川和芯微电子股份有限公司 高速比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN103762962A (zh) * 2014-01-03 2014-04-30 东南大学 一种低失调的预放大锁存比较器
CN103973273A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 一种高速、高精度、低失调全差分动态比较器
CN105099436A (zh) * 2014-05-13 2015-11-25 华邦电子股份有限公司 轨对轨输入缓冲器
CN103441736B (zh) * 2013-08-27 2016-02-10 西北工业大学 Cmos比较器的前置放大器电路
CN105322946A (zh) * 2014-07-28 2016-02-10 株式会社索思未来 接收电路
CN106059587A (zh) * 2016-05-23 2016-10-26 西安电子科技大学 一种高速低失调电压比较器电路
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器
EP3314767A4 (en) * 2015-07-16 2018-06-27 Huawei Technologies Co., Ltd. High speed latch and method
CN110798201A (zh) * 2019-11-29 2020-02-14 重庆邮电大学 一种高速耐压电平转换电路
WO2020140469A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 比较器和模数转换器
CN111510118A (zh) * 2020-05-07 2020-08-07 西安交通大学 一种低功耗高速比较器
CN112653433A (zh) * 2020-12-14 2021-04-13 重庆百瑞互联电子技术有限公司 一种混合双尾动态锁存比较器
CN113572458A (zh) * 2021-09-22 2021-10-29 深圳市芯波微电子有限公司 电压比较单元及电压比较器
WO2022033006A1 (zh) * 2020-08-10 2022-02-17 长鑫存储技术有限公司 比较器
CN114142846A (zh) * 2021-12-01 2022-03-04 海光信息技术股份有限公司 一种老化追踪电路、电子器件及电子设备
US11456734B2 (en) 2020-08-10 2022-09-27 Changxin Memory Technologies, Inc. Comparator
CN116131072A (zh) * 2023-01-09 2023-05-16 光惠（上海）激光科技有限公司 一种脉冲激光及频率检测的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392449B1 (en) * 2001-01-05 2002-05-21 National Semiconductor Corporation High-speed low-power low-offset hybrid comparator
JP2007520941A (ja) * 2004-01-13 2007-07-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 高速比較器
CN101222216A (zh) * 2007-01-13 2008-07-16 曹先国 比较器

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013883A (zh) * 2010-11-25 2011-04-13 复旦大学 一种超高速快闪型模数转换器的动态比较器电路
CN102025351B (zh) * 2010-12-08 2013-07-31 西安交通大学 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器
CN102025351A (zh) * 2010-12-08 2011-04-20 西安交通大学 一种抗单粒子翻转和单粒子瞬态脉冲的动态比较器
CN102571093A (zh) * 2010-12-23 2012-07-11 无锡华润上华半导体有限公司 比较器及a/d转换器
CN102571093B (zh) * 2010-12-23 2014-12-31 无锡华润上华半导体有限公司 比较器及a/d转换器
CN102629865A (zh) * 2011-02-08 2012-08-08 瑞鼎科技股份有限公司 比较器
CN102629865B (zh) * 2011-02-08 2015-02-04 瑞鼎科技股份有限公司 比较器
CN102075169B (zh) * 2011-03-03 2013-04-24 四川和芯微电子股份有限公司 高速比较器
CN102075169A (zh) * 2011-03-03 2011-05-25 四川和芯微电子股份有限公司 高速比较器
CN102647189A (zh) * 2012-05-22 2012-08-22 成都启臣微电子有限公司 动态比较器
CN102647189B (zh) * 2012-05-22 2014-12-10 成都启臣微电子有限公司 动态比较器
CN103023437A (zh) * 2012-12-17 2013-04-03 清华大学深圳研究生院 一种新型校正失调电压的动态比较器
CN103023437B (zh) * 2012-12-17 2015-11-18 清华大学深圳研究生院 一种校正失调电压的动态比较器
CN103973273B (zh) * 2013-01-24 2016-11-09 西安电子科技大学 一种高速、高精度、低失调全差分动态比较器
CN103973273A (zh) * 2013-01-24 2014-08-06 西安电子科技大学 一种高速、高精度、低失调全差分动态比较器
CN103441736B (zh) * 2013-08-27 2016-02-10 西北工业大学 Cmos比较器的前置放大器电路
CN103762962A (zh) * 2014-01-03 2014-04-30 东南大学 一种低失调的预放大锁存比较器
CN103762962B (zh) * 2014-01-03 2016-01-20 东南大学 一种低失调的预放大锁存比较器
CN105099436B (zh) * 2014-05-13 2019-03-26 华邦电子股份有限公司 轨对轨输入缓冲器
CN105099436A (zh) * 2014-05-13 2015-11-25 华邦电子股份有限公司 轨对轨输入缓冲器
CN105322946A (zh) * 2014-07-28 2016-02-10 株式会社索思未来 接收电路
CN105322946B (zh) * 2014-07-28 2018-10-26 株式会社索思未来 接收电路
EP3314767A4 (en) * 2015-07-16 2018-06-27 Huawei Technologies Co., Ltd. High speed latch and method
CN106059587A (zh) * 2016-05-23 2016-10-26 西安电子科技大学 一种高速低失调电压比较器电路
CN106059587B (zh) * 2016-05-23 2019-04-23 西安电子科技大学 一种高速低失调电压比较器电路
CN106374929A (zh) * 2016-12-02 2017-02-01 桂林电子科技大学 一种快速响应动态锁存比较器
CN106374929B (zh) * 2016-12-02 2023-04-11 桂林电子科技大学 一种快速响应动态锁存比较器
US10924099B2 (en) 2019-01-02 2021-02-16 Boe Technology Group Co., Ltd. Comparator and analog-to-digital converter
WO2020140469A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 比较器和模数转换器
CN110798201A (zh) * 2019-11-29 2020-02-14 重庆邮电大学 一种高速耐压电平转换电路
CN110798201B (zh) * 2019-11-29 2023-07-21 重庆邮电大学 一种高速耐压电平转换电路
CN111510118B (zh) * 2020-05-07 2021-12-28 西安交通大学 一种低功耗高速比较器
CN111510118A (zh) * 2020-05-07 2020-08-07 西安交通大学 一种低功耗高速比较器
WO2022033006A1 (zh) * 2020-08-10 2022-02-17 长鑫存储技术有限公司 比较器
US11456734B2 (en) 2020-08-10 2022-09-27 Changxin Memory Technologies, Inc. Comparator
CN112653433A (zh) * 2020-12-14 2021-04-13 重庆百瑞互联电子技术有限公司 一种混合双尾动态锁存比较器
CN112653433B (zh) * 2020-12-14 2023-05-09 重庆百瑞互联电子技术有限公司 一种混合双尾动态锁存比较器
CN113572458A (zh) * 2021-09-22 2021-10-29 深圳市芯波微电子有限公司 电压比较单元及电压比较器
CN113572458B (zh) * 2021-09-22 2021-12-07 深圳市芯波微电子有限公司 电压比较单元及电压比较器
CN114142846A (zh) * 2021-12-01 2022-03-04 海光信息技术股份有限公司 一种老化追踪电路、电子器件及电子设备
CN116131072A (zh) * 2023-01-09 2023-05-16 光惠（上海）激光科技有限公司 一种脉冲激光及频率检测的方法

Also Published As

Publication number Publication date
CN101562441B (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
CN101562441A (zh) 一种低失调的超高速比较器
CN106374929B (zh) 一种快速响应动态锁存比较器
TWI543526B (zh) 用於放大輸入訊號的開關電容器放大器
CN105680834A (zh) 一种高速低功耗的动态比较器
CN103546127A (zh) 一种失调存储的低功耗高速比较器
CN107134983B (zh) 一种运算放大器
CN101001078A (zh) 一种低电压负反馈跨导放大器
CN101277095A (zh) 使用单端两级放大器的全差分ab类放大器和放大方法
CN105099379B (zh) 放大器输入级和放大器
TWI713334B (zh) 高速低電壓串行鏈路接收器及其方法
CN105099451B (zh) 差分放大电路及使用该差分放大电路的流水线模数转换器
CN113612449B (zh) 一种运算放大器电路
CN102176658A (zh) 宽带低功耗对称折叠mos管共源共栅放大器
CN114389585A (zh) 一种高速低失调锁存比较器
CN113328711B (zh) 恒定跨导轨到轨输入差分输出的高速可编程增益放大器
CN111431490B (zh) 一种用于流水线adc的全差分放大器
CN106292818A (zh) 适于流水线adc的全差分参考电压产生电路及无线通信设备
CN206835052U (zh) 一种运算放大器
CN117176521B (zh) 一种两级级联判决器、判决反馈均衡器和有线接收机
CN118868801A (zh) 基于自适应偏置和共源共栅补偿的两级级联高增益放大器
CN103368542A (zh) 一种高精度延时小的连续时间比较器
CN116722830B (zh) 一种全差分低失调高增益运算放大器
CN109905105B (zh) 低延迟低电压电流比较器及电路模块
CN110224700A (zh) 一种高速互补类型双电源运算放大器
CN102098014A (zh) 带有预放大器的互补循环折叠增益自举跨导运算放大器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160720

Address after: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee after: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee before: Xidian University

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161014

Address after: High tech Zone Industrial Park Shanglinyuan road 710075 Shaanxi city of Xi'an Province, No. 15

Patentee after: Shaanxi optoelectronic integrated circuit pilot Technology Research Institute Co.,Ltd.

Address before: Xi'an City, Shaanxi province Taibai Road 710071 No. 2

Patentee before: Shaanxi Xi'an electronic large Assets Management Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110608