CN110224700A - 一种高速互补类型双电源运算放大器 - Google Patents

Abstract

本发明公开了一种高速互补类型双电源运算放大器，包括：差分输入端、推挽反相放大电路、共源共栅放大电路；差分输入端与推挽反相放大电路的差分输入端连接；推挽反相放大电路的输出端与共源共栅放大电路的信号输入端连接。本发明采用差分输入差分输出的两级运放，即推挽反相放大电路和共源共栅放大电路，差分信号依次通过推挽反相放大电路和共源共栅放大电路，使得运算放大器能够提高输出信号的摆幅，并且具有高速、较大带宽、较短的建立和保持时间的有益效果。

Description

一种高速互补类型双电源运算放大器

技术领域

本发明属于集成电路领域，具体涉及一种高速互补类型双电源运算放大器。

背景技术

运算放大器是高速高精度流水线ADC的关键模块，而运放的建立和保持时间也是运放的重要参数之一，对于采样保持电路来说，建立时间尤为重要，随着流水线ADC采样速度的提高，特别是视频(Radio Frequency，简称RF)采样之后，对运算放大器建立时间的要求已经缩短到ps级别，对运放设计者带来了严重的挑战。现有方案通常采用时域交织结构来提高整体ADC速度，但是这种结构的ADC通常会引入offset、gain、timing、bandwidth等失配，这些失配限制了ADC的整体性能。

综上所述，现有的运算放大器的在减少建立及保持时间的同时也限制了ADC的整体性能，无法满足当前的应用需求。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种高速互补类型双电源运算放大器。本发明要解决的技术问题通过以下技术方案实现：

一种高速互补类型双电源运算放大器，包括：

差分输入端、推挽反相放大电路、共源共栅放大电路；

所述差分输入端与推挽反相放大电路的差分输入端连接；

所述推挽反相放大电路的输出端与所述共源共栅放大电路的信号输入端连接。

在本发明的一个实施例中，所述推挽反相放大电路包括：所述推挽反相放大电路包括：PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、电源端VDD；

第一差分信号Vin_N通过所述差分输入端输入所述PMOS管P1和所述NMOS管N1的栅极，第二差分信号Vin_P通过所述差分输入端输入所述PMOS管P2和所述NMOS管N2的栅极；

所述PMOS管P1和所述PMOS管P2的漏极、衬底均与所述电源端VDD连接；

所述PMOS管P1和所述PMOS管P2的源极分别通过输出端Vout1_N和输出端Vout1_P输出至共源共栅放大电路；

所述NMOS管N1和所述NMOS管N2的漏极分别通过输出端Vout1_N和输出端Vout1_P至共源共栅放大电路。

在本发明的一个实施例中，所述共源共栅放大电路为增益提高型套筒式共源共栅放大电路，包括：共模反馈电路、偏置电压输入端Vbias、辅助运放AMP_N、辅助运放AMP_P、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6；

所述PMOS管P3的栅极与共模反馈电路的输出端连接，所述PMOS管P3的漏极和衬底与所述电源端VDD连接，所述PMOS管P3的源极与所述PMOS管P4的漏极连接；

所述PMOS管P4、PMOS管P5的衬底均与所述电源端VDD连接，所述PMOS管P4、PMOS管P5的源极分别与所述辅助运放AMP_P的输入端AMP_P_IN+、输入端AMP_P_IN-连接，所述PMOS管P4、PMOS管P5的源极还分别与所述PMOS管P6、PMOS管P7的漏极连接，所述PMOS管P4、PMOS管P5的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P6、PMOS管P7的栅极分别与辅助运放AMP_P的输出端AMP_P_OUT+、输出端AMP_P_OUT-连接，所述PMOS管P6、PMOS管P7的源极分别通过输出端Vout_N、输出端Vout_P输出，所述PMOS管P6、PMOS管P7的衬底与所述电源端VDD；

所述NMOS管N3、NMOS管N4的栅极分别与所述推挽反向电路的输出端Vout1_N、输出端Vout1_P连接，所述NMOS管N3、NMOS管N4的源极接地GND，所述NMOS管N3、NMOS管N4的衬底均接地GND，所述NMOS管N3、NMOS管N4的漏极分别与所述辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接；

所述NMOS管N5、NMOS管N6的漏极分别与所述辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接，所述NMOS管N5、NMOS管N6的衬底均接地GND，所述NMOS管N5、NMOS管N6的栅极分别与所述辅助运放AMP_N的输出端AMP_N_OUT+、输出AMP_N_OUT-连接；

所述共模反馈电路的差分输入端分别与输出端Vout_N、输出端Vout_P连接。

在本发明的一个实施例中，所述辅助运放AMP_N包括：偏置电压输入端Vbias、PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11、NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10；

所述PMOS管P8的漏极与所述电源端VDD连接，所述PMOS管P8的源极与所述PMOS管P10的漏极连接，所述PMOS管P8的衬底与所述电源端VDD连接，所述PMOS管P8的栅极与所述电压输入端Vbias连接；

所述PMOS管P9的漏极与电源端VDD连接，所述PMOS管P9的源极与所述PMOS管P11的漏极连接，所述PMOS管P9的衬底与所述电源端VDD连接，所述PMOS管P9的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P10的源极通过辅助运放AMP_N的输出端AMP_N_OUT+输出，所述PMOS管P10的衬底与所述电源端VDD连接，所述PMOS管P10的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P11的源极通过输出端AMP_N_OUT-输出，所述PMOS管P11的衬底与所述电源端VDD连接，所述PMOS管P11的栅极与所述电压输入端Vbias连接；

所述NMOS管N7的源极与衬底均接地GND，所述NMOS管N7漏极与所述NMOS管N9的源极连接，所述NMOS管N7的栅极与所述辅助运放AMP_N的输入端AMP_N_IN+连接；

所述NMOS管N8的源极与衬底均接地GND，所述NMOS管N8漏极与所述NMOS管N10的源极连接，所述NMOS管N8的栅极与所述辅助运放AMP_N的输入端AMP_N_IN-连接；

所述NMOS管N9的漏极通过所述辅助运放AMP_N的输出端AMP_N_OUT+输出，所述NMOS管N9的衬底接地GND，所述NMOS管N9的栅极与所述偏置电压输入端Vbias连接；

所述NMOS管N10的漏极通过所述辅助运放AMP_N的输出端AMP_N_OUT-输出，所述NMOS管N10的衬底接地GND，所述NMOS管N10的栅极与所述偏置电压输入端Vbias连接。

在本发明的一个实施例中，所述辅助运放AMP_P为共源共栅结构，包括：偏置电压输入端Vbias、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N11、NMOS管N12、NMOS管N13、NMOS管N14；

所述PMOS管P12的漏极与所述电源端VDD连接，所述PMOS管P12的源极与所述PMOS管P14的漏极连接，所述PMOS管P12的衬底与所述电源端VDD连接，所述PMOS管P12的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P13的漏极与电源端VDD连接，所述PMOS管P13的源极与所述PMOS管P15的漏极连接，所述PMOS管P13的衬底与所述电源端VDD连接，所述PMOS管P13的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P14的源极通过辅助运放AMP_P的输出端AMP_P_OUT+输出，所述PMOS管P14的衬底与所述电源端VDD连接，所述PMOS管P14的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P15的源极通过输出端AMP_P_OUT-输出，所述PMOS管P15的衬底与电源端VDD连接，所述PMOS管P15的栅极与所述偏置电压输入端Vbias连接；

所述NMOS管N11的源极与衬底均接地GND，所述NMOS管N11漏极与所述NMOS管N13的源极连接，所述NMOS管N11的栅极与所述辅助运放AMP_P的输入端AMP_P_IN+连接；

所述NMOS管N12的源极与衬底均接地GND，所述NMOS管N12漏极与所述NMOS管N14的源极连接，所述NMOS管N12的栅极与所述辅助运放AMP_P的输入端AMP_P_IN-连接；

所述NMOS管N13的漏极通过辅助运放AMP_P的输出端AMP_P_OUT+输出，所述NMOS管N13的衬底接地GND，所述NMOS管N13的栅极与所述偏置电压输入端Vbias连接；

所述NMOS管N14的漏极通过输出端AMP_P_OUT-输出，所述NMOS管N14的衬底接地GND，所述NMOS管N14的栅极与所述偏置电压输入端Vbias连接。

在本发明的一个实施例中，所述增益提高型套筒式共源共栅放大电路还包括电容C1、电容C2、电阻R1、电阻R2；

所述电容C1串连在NMOS管N3的栅极与所述PMOS管P4之间；

所述电容C2串联在NMOS管N4的栅极与所述PMOS管P5之间；

所述电阻R1串联在PMOS管P4与所述偏置电压输入端Vbias之间；

所述电阻R2串联在PMOS管P5与所述偏置电压输入端Vbias之间。

在本发明的一个实施例中，所述增益提高型套筒式共源共栅放大电路还包括电容C3、电容C4、电阻R3、电阻R4、PMOS管P41、PMOS管P51；

所述电容C3串连在NMOS管N3的栅极与所述PMOS管P4之间；

所述电容C4串联在NMOS管N4的栅极与所述PMOS管P5之间；

所述电阻R3串联在PMOS管P4与所述偏置电压输入端Vbias之间；

所述电阻R4串联在PMOS管P4与所述偏置电压输入端Vbias之间；

所述PMOS管P41的栅极与所述偏置电压输入端Vbias连接，所述PMOS管P41的源极与所述辅助运放AMP_P的输入端AMP_P_IN+连接，所述PMOS管P41的漏极与所述PMOS管P3的源极连接；

所述PMOS管P51的栅极与偏置电压输入端Vbias连接，所述PMOS管P51的源极与辅助运放AMP_P的输入端AMP_P_IN-连接，所述PMOS管P51的漏极与所述PMOS管P3的源极连接，所述PMOS管P51的衬底与PMOS管P41的衬底连接。

本发明的有益效果：

本发明采用差分输入差分输出的两级运放，即推挽反相放大电路和共源共栅放大电路，差分信号依次通过推挽反相放大电路和共源共栅放大电路，使得运算放大器能够提高输出信号的摆幅，并且具高速、较大带宽、较短的建立和保持时间的有益效果。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种高速互补类型双电源运算放大器的示意框图；

图2是本发明实施例提供的一种高速互补类型双电源运算放大器的推挽反相放大电路结构图；

图3是本发明实施例提供的一种高速互补类型双电源运算放大器的增益提高型套筒式共源共栅放大电路结构示意图；

图4是本发明实施例提供的一种高速互补类型双电源运算放大器的辅助运放AMP_N电路结构图；

图5是本发明实施例提供的一种高速互补类型双电源运算放大器的辅助运放AMP_P电路结构图；

图6是本发明实施例提供的另一种高速互补类型双电源运算放大器的电路图；

图7是本发明实施例提供的再一种高速互补类型双电源运算放大器的电路图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一：

请参见图1，图1是本发明实施例提供的一种高速互补类型双电源运算放大器的框图示意图，包括差分输入端、推挽反相放大电路、共源共栅放大电路；差分输入端与推挽反相放大电路的差分输入端连接；推挽反相放大电路的输出端与增益提高性套筒式共源共栅放大电路。

一种实现方式中，推挽反相放大电路包括：PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、电源端VDD；第一差分信号Vin_N通过差分输入端输入PMOS管P1和NMOS管N1的栅极，第二差分信号Vin_P通过差分输入端输入PMOS管P2和NMOS管N2的栅极；PMOS管P1和PMOS管P2的漏极、衬底均与电源端VDD连接；PMOS管P1和PMOS管P2的源极分别通过输出端Vout1_N和输出端Vout1_P输出至共源共栅放大电路；NMOS管N1和NMOS管N2的漏极分别通过输出端Vout1_N和输出端Vout1_P至共源共栅放大电路。

其中，如图2所示，在推挽反相放大电路中，第一差分信号Vin_N和第二差分信号Vin_P通过差分信号输入端输入推挽反相放大电路中。当电源端VDD的电压值与第一差分信号Vin_N的电压值差值小于PMOS管P1、PMOS管P2的阈值电压Vth时，PMOS管P1关闭，此时PMOS管P1等同于一个阻值较大的负载电阻，NMOS管导通，第一差分信号Vin_N从NMOS管N1栅极流入，第一差分信号Vin_N经过NMOS管N1后放大得到NMOS管N1输出电流In1，NMOS管N1输出电流In1发送至PMOS管P1的源极，产生电压差，推挽反相器电路的输出端Vout1_N输出；当电源端VDD的电压值与第一差分信号Vin_N的电压值差值大于PMOS管P1、PMOS管P2的阈值电压Vth时，PMOS管P1导通，NMOS管N1关闭，同上述步骤相同，NMOS管此时相当于负载电阻，PMOS管P1的源极得到输出电流Ip1，将输出电流Ip1发送至NMOS管N1的漏极后产生压差，从推挽反相器电路的输出端Vout1_N输出；当电源端VDD的电压值与第一差分信号Vin_N的电压值差值等于PMOS管P1、PMOS管P2的阈值电压Vth时，PMOS管P1与NMOS管N1都导通，此时PMOS管P1与NMOS管N1间互为负载电阻，其余过程与上述步骤相同，不再赘述。同理第二差分信号Vin_P一侧的PMOS管P2与NMOS管N2具有相同的原理结构，第二差分信号Vin_P通过PMOS管P2、NMOS管N2的放大后，从推挽反相器电路的输出端Vout1_P输出。此时推挽反相电路得到差分输出至增益提高型套筒式共源共栅放大电路。

此外，如图3所示，在本发明实施例中，共源共栅放大电路采用增益提高型套筒式共源共栅放大电路，包括：共模反馈电路、偏置电压输入端Vbias、辅助运放AMP_N、辅助运放AMP_P、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6；PMOS管P3的栅极与共模反馈电路的输出端连接，PMOS管P3的漏极和衬底与电源端VDD连接，PMOS管P3的源极与PMOS管P4的漏极连接；PMOS管P4、PMOS管P5的衬底均与电源端VDD连接，PMOS管P4、PMOS管P5的源极分别与辅助运放AMP_P的输入端AMP_P_IN+、输入端AMP_P_IN-连接，PMOS管P4、PMOS管P5的源极还分别与PMOS管P6、PMOS管P7的漏极连接，PMOS管P4、PMOS管P5的栅极与偏置电压输入端Vbias连接；PMOS管P6、PMOS管P7的栅极分别与辅助运放AMP_P的输出端AMP_P_OUT+、输出端AMP_P_OUT-连接，PMOS管P6、PMOS管P7的源极分别通过输出端Vout_N、输出端Vout_P输出，PMOS管P6、PMOS管P7的衬底与电源端VDD；NMOS管N3、NMOS管N4的栅极分别与推挽反向电路的输出端Vout1_N、输出端Vout1_P连接，NMOS管N3、NMOS管N4的源极接地GND，NMOS管N3、NMOS管N4的衬底均接地GND，NMOS管N3、NMOS管N4的漏极分别与辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接；NMOS管N5、NMOS管N6的漏极分别与辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接，NMOS管N5、NMOS管N6的衬底均接地GND，NMOS管N5、NMOS管N6的栅极分别与辅助运放AMP_N的输出端AMP_N_OUT+、输出AMP_N_OUT-连接；共模反馈电路的差分输入端分别与输出端Vout_N、输出端Vout_P连接。

需要详细说明的是，推挽反相放大电路输出端Vout1_N的信号通过NMOS管N3的栅极输入增益提高型套筒式共源共栅放大电路，由于NMOS管N3为共源放大器，所以经NMOS管N3放大后的电流信号经NMOS管N3的漏极流入NMOS管N5的源极；NMOS管N5为共栅放大器，放大后的电流信号经由NMOS管N5再次放大后，依次通过电流源负载PMOS管P6、PMOS管P4到达PMOS管P3的源极，与此同时经由NMOS管N5再次放大的电流增益提高型套筒式共源共栅放大电路的输出端Vout_N产生第一输出电压信号并从增益提高型套筒式共源共栅放大电路的输出端Vout_N输出；同理的，推挽反相放大电路输出端Vout1_P的信号通过NMOS管N4输入增益提高型套筒式共源共栅放大电路，分别经NMOS管N4、NMOS管N6放大后再经过电流源负载PMOS管P7、PMOS管P5发送至PMOS管P3，同时，经由NMOS管N6再次放大的电流增益提高型套筒式共源共栅放大电路的输出端Vout_P产生第一输出电压信号并从增益提高型套筒式共源共栅放大电路的输出端Vout_P输出。辅助运放AMP_N与辅助运放AMP_P的输出端为NMOS管N5、NMOS管N6、PMOS管P6、PMOS管P7提供高栅源电压Vgs，使得NMOS管N5、NMOS管N6、PMOS管P6、PMOS管P7可以输出的阻抗增大、增益提高，这样就使得两级运放能够同时获得高增益、高带宽的特性。具体的，经NMOS管N3放大后的电压信号经由辅助运放AMP_N的输入端AMP_N_IN+输入辅助运放AMP_N，再经输出端AMP_N_OUT+流出至NMOS管N5的栅极；同理，经NMOS管N4放大后的电压信号经由辅助运放AMP_N的输入端AMP_N_IN-输入辅助运放AMP_N，再经输出端AMP_N_OUT-流出至NMOS管N6的栅极；对于辅助运放AMP_P，被NMOS管N5再次放大的电压信号经过PMOS管P6通过辅助运放AMP_N的输入端AMP_P_IN+输入辅助运放AMP_N，再通过辅助运放AMP_N的输出端AMP_N_OUT+输出至PMOS管的P6的栅极；同理的，被NMOS管N6再次放大的电压信号经过PMOS管P7通过辅助运放AMP_N的输入端AMP_P_IN-输入辅助运放AMP_N，再通过辅助运放AMP_N的输出端AMP_N_OUT-输出至PMOS管的P7的栅极；共模反馈电路使得增益提高型套筒式共源共栅放大电路内的各个MOS管工作稳定。

需要进一步的说明的是，推挽反相放大电路的NMOS管N1和PMOS管P1同时输入共模信号保证两个MOS管都工作在饱和区时，使得增益最大化，该结构具有大带宽的特点，更容易使次极点远离增益提高型套筒式共源共栅放大电路中的主极点，使的整个放大电路获得最大带宽，并可用于高速的放大电路中。

实施例二：

如图4、图5所示，辅助运放AMP_N与辅助运放AMP_P的应用使得NMOS管N5、NMOS管N6、PMOS管P6、PMOS管P7的栅源电压Vgs增大，使得输出阻抗增大、增益提高，并且由于在增益提高型套筒式共源共栅放大电路中使用了辅助运放电路，使得整个运放电路获得最大的带宽，使该运放电路可以用于高速的放大电路中。

实施例三：

请参见图6，图6是本发明实施例提供的另一种高速互补类型双电源运算放大器的电路图，经推挽反相放大电路放大后的差分信号传入增益提高型套筒式共源共栅放大电路，增益提高型套筒式共源共栅放大电路中的偏置电压输入端Vbias与PMOS管P4之间串联一个电阻，且在PMOS管P4的栅极与NMOS管N3的栅极之间串联电容C1。经过推挽反相放大电路放大的差分信号通过增益提高型套筒式共源共栅放大电路的差分输入端输入，当经放大后的电压信号从推挽反相放大电路的输出端Vout1_N和输出端Vout1_P分别发送至NMOS管N3与NMOS管N4的同时，还会分别流过电容C1、电容C2，使得电容C1、电容C2产生隔直的效果，小信号加在偏置电压输入端Vbias上，此时，PMOS管P4、PMOS管P5等同于共源放大器，此时增益提高型套筒式共源共栅放大电路就形成了与推挽反相放大电路同样的工作状态，由偏置电压输入端Vbias、辅助运放AMP_P、共模反馈电路、PMOS管P3、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7的部分与剩余的电路部分互为共源共栅放大器和负载电流源。

实施例四：

在本实施例中，请参见图7，图7是本发明实施例提供的再一种高速互补类型双电源运算放大器的电路图，在实施例三的基础上，电路中增加了PMOS管P41和PMOS管P51，由于电容C1、电容C2产生隔直效果，会改变电路零极点的分布，可能会使电路相位裕度降低，因此，增加了与PMOS管P4并联的PMOS管P41和与PMOS管P5并联的PMOS管P51，这样的结构可以减小对零极点分布的影响。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种高速互补类型双电源运算放大器，其特征在于，包括：

差分输入端、推挽反相放大电路、共源共栅放大电路；

所述差分输入端与推挽反相放大电路的差分输入端连接；

所述推挽反相放大电路的输出端与所述共源共栅放大电路的信号输入端连接。

2.根据权利要求1所述的一种高速互补类型双电源运算放大器，其特征在于，所述推挽反相放大电路包括：PMOS管P1、PMOS管P2、NMOS管N1、NMOS管N2、电源端VDD；

第一差分信号Vin_N通过所述差分输入端输入所述PMOS管P1和所述NMOS管N1的栅极，第二差分信号Vin_P通过所述差分输入端输入所述PMOS管P2和所述NMOS管N2的栅极；

所述PMOS管P1和所述PMOS管P2的漏极、衬底均与所述电源端VDD连接；

所述PMOS管P1和所述PMOS管P2的源极分别通过输出端Vout1_N和输出端Vout1_P输出至共源共栅放大电路；

所述NMOS管N1和所述NMOS管N2的漏极分别通过输出端Vout1_N和输出端Vout1_P至共源共栅放大电路。

3.根据权利要求1所述的一种高速互补类型双电源运算放大器，其特征在于，所述共源共栅放大电路包括：共模反馈电路、偏置电压输入端Vbias、辅助运放AMP_N、辅助运放AMP_P、PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6；

所述PMOS管P3的栅极与共模反馈电路的输出端连接，所述PMOS管P3的漏极和衬底与所述电源端VDD连接，所述PMOS管P3的源极与所述PMOS管P4、PMOS管P5的漏极连接；

所述PMOS管P4、PMOS管P5的衬底均与所述电源端VDD连接，所述PMOS管P4、PMOS管P5的源极分别与所述辅助运放AMP_P的输入端AMP_P_IN+、输入端AMP_P_IN-连接，所述PMOS管P4、PMOS管P5的源极还分别与所述PMOS管P6、PMOS管P7的漏极连接，所述PMOS管P4、PMOS管P5的栅极与所述偏置电压输入端Vbias连接；

所述PMOS管P6、PMOS管P7的栅极分别与辅助运放AMP_P的输出端AMP_P_OUT+、输出端AMP_P_OUT-连接，所述PMOS管P6、PMOS管P7的源极分别通过输出端Vout_N、输出端Vout_P输出，所述PMOS管P6、PMOS管P7的衬底与所述电源端VDD，所述PMOS管P6、PMOS管P7的源极分别与所述NMOS管N5、NMOS管N6的漏极连接；

所述NMOS管N3、NMOS管N4的栅极分别与所述推挽反向电路的输出端Vout1_N、输出端Vout1_P连接，所述NMOS管N3、NMOS管N4的源极接地GND，所述NMOS管N3、NMOS管N4的衬底均接地GND，所述NMOS管N3、NMOS管N4的漏极分别与所述辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接，所述NMOS管N3、NMOS管N4的漏极还分别与所述NMOS管N5、NMOS管N6的源极连接；

所述NMOS管N5、NMOS管N6的源极分别与所述辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接，所述NMOS管N5、NMOS管N6的衬底均接地GND，所述NMOS管N5、NMOS管N6的栅极分别与所述辅助运放AMP_N的输出端AMP_N_OUT+、输出AMP_N_OUT-连接；

所述共模反馈电路的差分输入端分别与输出端Vout_N、输出端Vout_P连接。

4.根据权利要求3所述的一种高速互补类型双电源运算放大器，其特征在于，所述辅助运放AMP_N包括：偏置电压输入端Vbias、PMOS管P8、PMOS管P9、PMOS管P10、PMOS管P11、NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10；

所述PMOS管P8、PMOS管P9的漏极与所述电源端VDD连接，所述PMOS管P8、PMOS管P9的源极分别与所述PMOS管P10、PMOS管P11的漏极连接，所述PMOS管P8、PMOS管P9的衬底与所述电源端VDD连接，所述PMOS管P8、PMOS管P9的栅极与所述电压输入端Vbias连接；

所述PMOS管P10、PMOS管P11的源极分别通过辅助运放AMP_N的输出端AMP_N_OUT+、输出端AMP_N_OUT-输出，所述PMOS管P10、PMOS管P11的衬底与所述电源端VDD连接，所述PMOS管P10、PMOS管P11的栅极与所述偏置电压输入端Vbias连接，所述PMOS管P10、PMOS管P11的源极还分别与NMOS管N9、NMOS管N10的漏极连接；

所述NMOS管N7、NMOS管N8的源极与衬底均接地GND，所述NMOS管N7、NMOS管N8的漏极分别与所述NMOS管N9、NMOS管N10的源极连接，所述NMOS管N7、NMOS管N8的栅极与所述辅助运放AMP_N的输入端AMP_N_IN+、输入端AMP_N_IN-连接；

所述NMOS管N9、NMOS管N10的漏极分别通过所述辅助运放AMP_N的输出端AMP_N_OUT+、输出端AMP_N_OUT-输出，所述NMOS管N9、NMOS管N10的衬底接地GND，所述NMOS管N9、NMOS管N10的栅极与所述偏置电压输入端Vbias连接。

5.根据权利要求3所述的一种高速互补类型双电源运算放大器，其特征在于，所述辅助运放AMP_P为共源共栅结构，包括：偏置电压输入端Vbias、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N11、NMOS管N12、NMOS管N13、NMOS管N14；

所述PMOS管P12、PMOS管P13的漏极与所述电源端VDD连接，所述PMOS管P12、PMOS管P13的源极分别与所述PMOS管P14、PMOS管P15的漏极连接，所述PMOS管P12、PMOS管P13的衬底与所述电源端VDD连接，所述PMOS管P12、PMOS管P13的栅极分别与所述辅助运放AMP_P的输入端AMP_P_IN+、输入端AMP_P_IN-连接；

所述PMOS管P14、PMOS管P15的源极通过辅助运放AMP_P的输出端AMP_P_OUT+、输出端AMP_P_OUT-输出，所述PMOS管P14、PMOS管P15的源极还分别与NMOS管N13、NMOS管N14的漏极连接，所述PMOS管P14、PMOS管P15的衬底与所述电源端VDD连接，所述PMOS管P14、PMOS管P15的栅极与所述偏置电压输入端Vbias连接；

所述NMOS管N11、NMOS管N12的源极与衬底均接地GND，所述NMOS管N11、NMOS管N12的漏极与所述NMOS管N13、NMOS管N14的源极连接，所述NMOS管N11、NMOS管N12的栅极与所述偏置电压输入端Vbias连接；

所述NMOS管N13、NMOS管N14的漏极通过辅助运放AMP_P的输出端AMP_P_OUT+、输出端AMP_P_OUT+输出，所述NMOS管N13、NMOS管N14的衬底接地GND，所述NMOS管N13、NMOS管N14的栅极与所述偏置电压输入端Vbias连接。

6.根据权利要求5所述的一种高速互补类型双电源运算放大器，其特征在于，所述增益提高型套筒式共源共栅放大电路还包括电容C1、电容C2、电阻R1、电阻R2；

所述电容C1串连在NMOS管N3的栅极与所述PMOS管P4栅极之间；

所述电容C2串联在NMOS管N4的栅极与所述PMOS管P5栅极之间；

所述电阻R1串联在PMOS管P4栅极与所述偏置电压输入端Vbias之间；

所述电阻R2串联在PMOS管P5栅极与所述偏置电压输入端Vbias之间。

7.根据权利要求5所述的一种高速互补类型双电源运算放大器，其特征在于，所述增益提高型套筒式共源共栅放大电路还包括电容C3、电容C4、电阻R3、电阻R4、PMOS管P41、PMOS管P51；

所述电容C3串连在NMOS管N3的栅极与所述PMOS管P4栅极之间；

所述电容C4串联在NMOS管N4的栅极与所述PMOS管P5栅极之间；

所述电阻R3串联在PMOS管P4栅极与所述偏置电压输入端Vbias之间；

所述电阻R4串联在PMOS管P4栅极与所述偏置电压输入端Vbias之间；

所述PMOS管P41、PMOS管P51的栅极与所述偏置电压输入端Vbias连接，所述PMOS管P41、PMOS管P51的源极分别与所述辅助运放AMP_P的输入端AMP_P_IN+、输入端AMP_P_IN-连接，所述PMOS管P41、PMOS管P51的漏极与所述PMOS管P3的源极连接，所述PMOS管P41的衬底与PMOS管P51的衬底连接。