CN114915165B - 一种应用于全摆幅仪表放大器的电荷泵 - Google Patents

一种应用于全摆幅仪表放大器的电荷泵 Download PDF

Info

Publication number
CN114915165B
CN114915165B CN202210535761.1A CN202210535761A CN114915165B CN 114915165 B CN114915165 B CN 114915165B CN 202210535761 A CN202210535761 A CN 202210535761A CN 114915165 B CN114915165 B CN 114915165B
Authority
CN
China
Prior art keywords
tube
electrode
nmos tube
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210535761.1A
Other languages
English (en)
Other versions
CN114915165A (zh
Inventor
王玉伟
孙权
张龙
袁婷
陈阳
李志铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Original Assignee
XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD filed Critical XI'AN AEROSPACE MINXIN TECHNOLOGY CO LTD
Priority to CN202210535761.1A priority Critical patent/CN114915165B/zh
Publication of CN114915165A publication Critical patent/CN114915165A/zh
Application granted granted Critical
Publication of CN114915165B publication Critical patent/CN114915165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种应用于全摆幅仪表放大器的电荷泵，涉及运算放大器领域，该电路包含14个NMOS管，10个PMOS管，4个电阻，3个电容，1个NPN三极管。通过第一运放通路和第二运放通路以及NMOS管N9、NMOS管N10组成的反馈环路来决定VOUT的电压。能够输出低于供电电源的电压，从而实现仪表放大器在输入接近低电源电压时正常工作，实现仪表放大器轨到轨的输入能力。通过第一运放通路的高速运放通路和第二运放通路的高精度运放通路两路共同反馈调节输出，既减小了建立时间，又提高了精度。

Description

一种应用于全摆幅仪表放大器的电荷泵
技术领域
本发明属于运算放大器领域，具体属于一种应用于全摆幅仪表放大器的电荷泵。
背景技术
集成电路产业是信息技术产业的核心，是支撑经济社会发展和保障国家安全的战略性、基础性和先导性产业。
随着电子技术的飞速发展，仪表放大器也得到广泛的应用，其中轨到轨全输入摆幅的仪表放大器应用十分广泛。然而，传统轨到轨仪表放大器的输入电压只能做到接近电源，因此使用电荷泵提高输入电压范围至超过电源电压十分有必要。
发明内容
为了解决现有技术中存在的问题，本发明提供一种应用于全摆幅仪表放大器的电荷泵，能够输出低于供电电源的电压，从而实现仪表放大器在输入接近低电源电压时正常工作，实现仪表放大器轨到轨的输入能力。
为实现上述目的，本发明提供如下技术方案：
一种应用于全摆幅仪表放大器的电荷泵，包括NMOS管N1、NMOS管N2、 NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS 管N8、NMOS管N9、NMOS管N10、电阻R1、电阻R2、电阻R3、电阻R4、电容C1、电容C2、电容C3和三极管Q1；
所述NMOS管N1的栅极与时钟信号CLK2相连；NMOS管N1的漏极与电阻R1的另一端相连；NMOS管N1的源极与GND相连；
所述NMOS管N2的栅极与时钟信号CLK2N相连；NMOS管N2的漏极与电阻R2的另一端相连；NMOS管N2的源极与GND相连；
所述NMOS管N3的栅极与时钟信号CLK3N相连；NMOS管N3的漏极与NMOS管N4的漏极、电容C3的一端相连；所述NMOS管N3的源极与电容C1的另一端、电阻R1的一端相连；
所述NMOS管N4的栅极与时钟信号CLK3相连；NMOS管N4的漏极与 NMOS管N3的漏极相连；NMOS管N4的源极与电容C2的另一端、电阻R2 的一端相连；
所述NMOS管N5的栅极与VB3相连；NMOS管N5的漏极与PMOS管 P2的漏极、电容C2的一端相连；NMOS管N5的源极与NMOS管N7的漏极相连；
所述NMOS管N6的栅极与VB4相连；NMOS管N6的漏极与PMOS管 P1的漏极、电容C1的一端相连；NMOS管N6的源极与NMOS管N8的漏极相连；
所述NMOS管N7的栅极与时钟信号CLK3相连；NMOS管N7的漏极与 NMOS管N5的源极相连；NMOS管N7的源极与NMOS管N8的源极、NMOS 管N9的漏极、NMOS管N10的漏极相连；
所述NMOS管N8的栅极与时钟信号CLK3N相连；NMOS管N8的漏极与NMOS管N6的源极相连；NMOS管N8的源极与NMOS管N7的源极、NMOS 管N9的漏极、NMOS管N10的漏极相连；
所述NMOS管N9的栅极与第一运放通路相连；NMOS管N9的漏极与 NMOS管N7的源极、NMOS管N8的源极、NMOS管N10的漏极相连；NMOS 管N9的源极与GND相连；
所述NMOS管N10的栅极与第二运放通路相连；NMOS管N10的漏极与 NMOS管N7的源极、NMOS管N8的源极、NMOS管N9的漏极相连；NMOS 管N10的源极与GND相连；
所述PMOS管P1的栅极与时钟信号CLK1相连；PMOS管P1的源极与 VDD相连；PMOS管P1的漏极与NMOS管N6的漏极、电容C1的一端相连；
所述PMOS管P2的栅极与时钟信号CLK1N相连；PMOS管P2的源极与 VDD相连；PMOS管P2的漏极与NMOS管N5的漏极、电容C2的一端相连；
所述电阻R3的另一端与电阻R4的一端以及第一运放通路和第二运放通路相连，连接点为参考电压VREF；所述电阻R4的一端与GND相连；所述电容 C3的另一端与GND相连；
所述NPN三极管Q1的基极与NMOS管N3的漏极、NKOS4的漏极、电容C3的一端相连；NPN三极管Q1的集电极与第一运放通路和第二运放通路相连；NPN三极管Q1的发射极与GND相连。
优选的，所述第一运放通路包括PMOS管P3、PMOS管P4、PMOS管P9、 NMOS管N11和NMOS管N12；
所述PMOS管P3的栅极与NPN三极管Q1的集电极、PMOS管P5的栅极、 PMOS管P6的栅极相连；PMOS管P3的源极与PMOS管P9的漏极相连；PMOS 管P3的漏极与NMOS管N11的漏极、NMOS管N11的栅极、NMOS管N12 的栅极相连；
所述PMOS管P4的栅极与电阻R3的另一端、电阻R4的一端、PMOS管 P7的栅极、PMOS管P8的栅极相连；PMOS管P4的源极与PMOS管P9的漏极相连；PMOS管P4的漏极与NMOS管N9的栅极、NMOS管N12的漏极相连；
所述PMOS管P9的栅极与VB1相连；PMOS管P9的源极与VDD相连； PMOS管P9的漏极与PMOS管P3的源极、PMOS管P4的源极相连；PMOS 管P10的栅极与VB2相连；
所述NMOS管N11的栅极与PMOS管P3的漏极、NMOS管N11的漏极、 NMOS管N12的栅极相连；NMOS管N11的漏极与PMOS管P3的漏极、NMOS 管N11的栅极、NMOS管N12的栅极相连；NMOS管N11的源极与GND相连；
所述NMOS管N12的栅极与PMOS管P3的漏极、NMOS管N11的漏极、 NMOS管N11的栅极相连；NMOS管N12的漏极与PMOS管P4的漏极、NMOS 管N9的栅极相连；NMOS管N12的源极与GND相连；NMOS管N13的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS管N14的栅极相连。
优选的，所述第二运放通路包括PMOS管P5、PMOS管P6、PMOS管P7、 PMOS管P8、PMOS管P10、NMOS管N13和NMOS管N14；
所述PMOS管P5的栅极与NPN三极管Q1的集电极、PMOS管P3的栅极、PMOS管P6的栅极相连；PMOS管P5的源极与PMOS管P10的漏极相连；PMOS 管P5的漏极与PMOS管P6的源极相连；
所述PMOS管P6的栅极与NPN三极管Q1的集电极、PMOS管P3的栅极、 PMOS管P5的栅极相连；PMOS管P6的源极与PMOS管P5的漏极相连；PMOS 管P6的漏极与NMOS管N13的漏极、NMOS管N13的栅极、NMOS管N14 的栅极相连；
所述PMOS管P7的栅极与电阻R3的另一端、电阻R4的一端、PMOS管 P4的栅极、PMOS管P8的栅极相连；PMOS管P7的源极与PMOS管P10的漏极相连；PMOS管P7的漏极与NMOS管N8的源极相连；
所述PMOS管P8的栅极与电阻R3的另一端、电阻R4的一端、PMOS管 P4的栅极、PMOS管P7的栅极相连；PMOS管P8的源极与PMOS管P7的漏极相连；PMOS管P8的漏极与NMOS管N10的栅极、NMOS管N14的漏极相连；
所述PMOS管P10的源极与VDD相连；PMOS管P10的漏极与PMOS管 P5的源极、PMOS管P7的源极相连；
所述NMOS管N13的漏极与PMOS管P6的漏极、NMOS管N13的栅极、 NMOS管N14的栅极相连；NMOS管N13的源极与GND相连；
所述NMOS管N14的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS管N13的栅极相连；NMOS管N14的漏极与PMOS管P8的漏极、NMOS 管N10的栅极相连；NMOS管N14的源极与GND相连。
优选的，所述时钟信号CLK1与时钟信号CLK1N、时钟信号CLK2与时钟信号CLK2N、时钟信号CLK3与时钟信号CLK3N均为反相的时钟信号。
优选的，所述时钟信号CLK1和时钟信号CLK2为占空比低于50％的方波信号。
优选的，所述时钟信号CLK3为占空比为50％的方波信号。
优选的，所述参考电压VREF＝VDD*R4/(R3+R4)。
优选的，当时钟信号CLK1为低电平、时钟信号CLK2为高电平、时钟信号CLK3为高电平，时钟信号CLK1N为高电平、时钟信号CLK2N为低电平、时钟信号CLK3N为低电平时，PMOS管P1、NMOS管N1导通，NMOS管N8 截止，电容C1进行充电；
当时钟信号CLK1为高电平、时钟信号CLK2为低电平、时钟信号CLK3 为低电平、时钟信号CLK1N为低电平、时钟信号CLK2N为高电平、时钟信号 CLK3N为高电平时，NMOS管N8导通，PMOS管P1、NMOS管N1截止，电容C1上端电荷通过NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10 泄放，电容C1两端电压均降低，从而输出低于GND的电压；电容C2与电容 C1交替完成充电、放电过程。
与现有技术相比，本发明具有以下有益的技术效果：
本发明提供一种应用于全摆幅仪表放大器的电荷泵，通过第一运放通路和第二运放通路以及NMOS管N9、NMOS管N10组成的反馈环路来决定VOUT 的电压。能够输出低于供电电源的电压，从而实现仪表放大器在输入接近低电源电压时正常工作，实现仪表放大器轨到轨的输入能力。通过第一运放通路的高速运放通路和第二运放通路的高精度运放通路两路共同反馈调节输出，既减小了建立时间，又提高了精度。
附图说明
图1为本发明一种应用于全摆幅仪表放大器的电荷泵电路示意图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
实施例
本发明的一种应用于全摆幅仪表放大器的电荷泵，包括14个NMOS管N 管，10个PMOS管P管，4个电阻，3个电容，1个NPN三极管。该电路能够输出低于供电电源的电压，从而实现仪表放大器在输入接近低电源电压时正常工作，实现仪表放大器轨到轨的输入能力。
如图1所示，NMOS管N1的栅极与时钟信号CLK2相连；NMOS管N1 的漏极与电阻R1的另一端相连；NMOS管N1的源极与GND相连；NMOS管 N2的栅极与时钟信号CLK2N相连；NMOS管N2的漏极与电阻R2的另一端相连；NMOS管N2的源极与GND相连；NMOS管N3的栅极与时钟信号CLK3N 相连；NMOS管N3的漏极与NMOS管N4的漏极、电容C3的一端、NPN三极管Q1的基极相连(该连线图中命名为VOUT)。
NMOS管N3的源极与电容C1的另一端、电阻R1的一端相连；NMOS管 N4的栅极与时钟信号CLK3相连；NMOS管N4的漏极与NMOS管N3的漏极、电容C3的一端、NPN三极管Q1的基极相连(该连线图中命名为VOUT)；NMOS 管N4的源极与电容C2的另一端、电阻R2的一端相连；NMOS管N5的栅极与VB3相连；NMOS管N5的漏极与PMOS管P2的漏极、电容C2的一端相连；NMOS管N5的源极与NMOS管N7的漏极相连；
NMOS管N6的栅极与VB4相连；NMOS管N6的漏极与PMOS管P1的漏极、电容C1的一端相连；NMOS管N6的源极与NMOS管N8的漏极相连； NMOS管N7的栅极与时钟信号CLK3相连；NMOS管N7的漏极与NMOS管 N5的源极相连；NMOS管N7的源极与NMOS管N8的源极、NMOS管N9的漏极、NMOS管N10的漏极相连。
NMOS管N8的栅极与时钟信号CLK3N相连；NMOS管N8的漏极与NMOS 管N6的源极相连；NMOS管N8的源极与NMOS管N7的源极、NMOS管N9 的漏极、NMOS管N10的漏极相连；NMOS管N9的栅极与PMOS管P4的漏极、NMOS管N12的漏极相连；NMOS管N9的漏极与NMOS管N7的源极、NMOS管N8的源极、NMOS管N10的漏极相连；NMOS管N9的源极与GND 相连；NMOS管N10的栅极与PMOS管P8的漏极、NMOS管N14的漏极相连； NMOS管N10的漏极与NMOS管N7的源极、NMOS管N8的源极、NMOS管 N9的漏极相连；NMOS管N10的源极与GND相连。
NMOS管N11的栅极与PMOS管P3的漏极、NMOS管N11的漏极、NMOS 管N12的栅极相连；NMOS管N11的漏极与PMOS管P3的漏极、NMOS管 N11的栅极、NMOS管N12的栅极相连；NMOS管N11的源极与GND相连； NMOS管N12的栅极与PMOS管P3的漏极、NMOS管N11的漏极、NMOS 管N11的栅极相连；NMOS管N12的漏极与PMOS管P4的漏极、NMOS管 N9的栅极相连；NMOS管N12的源极与GND相连。
NMOS管N13的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS 管N14的栅极相连；NMOS管N13的漏极与PMOS管P6的漏极、NMOS管 N13的栅极、NMOS管N14的栅极相连；NMOS管N13的源极与GND相连； NMOS管N14的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS 管N13的栅极相连；NMOS管N14的漏极与PMOS管P8的漏极、NMOS管 N10的栅极相连；NMOS管N14的源极与GND相连。
PMOS管P1的栅极与时钟信号CLK1相连；PMOS管P1的源极与VDD 相连；PMOS管P1的漏极与NMOS管N6的漏极、电容C1的一端相连；PMOS 管P2的栅极与时钟信号CLK1N相连；PMOS管P2的源极与VDD相连；PMOS 管P2的漏极与NMOS管N5的漏极、电容C2的一端相连；PMOS管P3的栅极与NPN三极管Q1的集电极、PMOS管P5的栅极、PMOS管P6的栅极相连； PMOS管P3的源极与PMOS管P9的漏极相连；PMOS管P3的漏极与NMOS 管N11的漏极、NMOS管N11的栅极、NMOS管N12的栅极相连；PMOS管 P4的栅极与电阻R3的另一端、电阻R4的一端、PMOS管P7的栅极、PMOS 管P8的栅极相连(该连线图中命名为VREF)。
PMOS管P4的源极与PMOS管P9的漏极相连；PMOS管P4的漏极与 NMOS管N9的栅极、NMOS管N12的漏极相连；PMOS管P5的栅极与NPN 三极管Q1的集电极、PMOS管P3的栅极、PMOS管P6的栅极相连；PMOS 管P5的源极与PMOS管P10的漏极相连；PMOS管P5的漏极与PMOS管P6的源极相连；PMOS管P6的栅极与NPN三极管Q1的集电极、PMOS管P3的栅极、PMOS管P5的栅极相连；PMOS管P6的源极与PMOS管P5的漏极相连；PMOS管P6的漏极与NMOS管N13的漏极、NMOS管N13的栅极、NMOS 管N14的栅极相连；PMOS管P7的栅极与电阻R3的另一端、电阻R4的端；子1、PMOS管P4的栅极、PMOS管P8的栅极相连(该连线图中命名为VREF)。
PMOS管P7的源极与PMOS管P10的漏极相连；PMOS管P7的漏极与 NMOS管N8的源极相连；PMOS管P8的栅极与电阻R3的另一端、电阻R4 的一端、PMOS管P4的栅极、PMOS管P7的栅极相连(该连线图中命名为VREF)； PMOS管P8的源极与PMOS管P7的漏极相连；PMOS管P8的漏极与NMOS 管N10的栅极、NMOS管N14的漏极相连；PMOS管P9的栅极与VB1相连； PMOS管P9的源极与VDD相连；PMOS管P9的漏极与PMOS管P3的源极、 PMOS管P4的源极相连；PMOS管P10的栅极与VB2相连；PMOS管P10的源极与VDD相连；PMOS管P10的漏极与PMOS管P5的源极、PMOS管P7的源极相连。
电阻R1的一端与NMOS管N3的源极、电容C1的另一端相连；电阻R1 的另一端与NMOS管N1的漏极相连；电阻R2的一端与NMOS管N4的源极、电容C2的另一端相连；电阻R2的另一端与NMOS管N2的漏极相连；电阻R3的一端与VDD相连；电阻R3的另一端与PMOS管P4的栅极、PMOS管 P7的栅极、PMOS管P8的栅极、电阻R4的一端相连(该连线图中命名为VREF)。
电阻R4的一端与PMOS管P4的栅极、PMOS管P7的栅极、PMOS管P8 的栅极、电阻R3的另一端相连(该连线图中命名为VREF)；电阻R4的一端与GND相连；电容C1的一端与PMOS管P1的漏极、NMOS管N6的漏极相连；电容C1的另一端与NMOS管N3的源极、电阻R1的一端相连；电容C2 的一端与PMOS管P2的漏极、NMOS管N5的漏极相连；电容C2的另一端与 NMOS管N4的源极、电阻R2的一端相连；电容C3的一端与NMOS管N3的漏极、NMOS管N4的漏极、NPN三极管Q1的基极相连(该连线图中命名为 VOUT)。
电容C3的另一端与GND相连；NPN三极管Q1的基极与NMOS管N3的漏极、NKOS4的漏极、电容C3的一端相连(该连线图中命名为VOUT)；NPN 三极管Q1的集电极与PMOS管P3的栅极、PMOS管P5的栅极、PMOS管P6 的栅极相连；NPN三极管Q1的发射极与GND相连。
图1中时钟信号CLK1与时钟信号CLK1N，时钟信号CLK2与时钟信号 CLK2N，时钟信号CLK3与时钟信号CLK3N为反相的时钟信号，时钟信号CLK1 和时钟信号CLK2为占空比低于50％的方波信号，时钟信号CLK3为占空比为 50％的方波信号。
电容C1和C2交替完成充电和放电过程，具体原理如下：当时钟信号CLK1 为低电平、时钟信号CLK2为高电平、时钟信号CLK3为高电平(时钟信号 CLK1N为高电平、时钟信号CLK2N为低电平、时钟信号CLK3N为低电平) 时，PMOS管P1、NMOS管N1导通，NMOS管N8截止，电容C1进行充电；当时钟信号CLK1为高电平、时钟信号CLK2为低电平、时钟信号CLK3为低电平(时钟信号CLK1N为低电平、时钟信号CLK2N为高电平、时钟信号CLK3N 为高电平)时，NMOS管N8导通，PMOS管P1、NMOS管N1截止，电容C1 上端电荷通过NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10泄放，电容C1两端电压均降低，从而输出低于GND的电压；电容C2与C1交替完成充电、放电过程。
电荷泵输出的低电平由VREF决定，VOUT＝VREF-Vbe，VREF由电阻R3、 R4分压决定，VREF＝VDD*R4/(R3+R4)。
VOUT由VREF决定的原理为：该电路使用由PMOS管P3、PMOS管P4、 PMOS管P9、NMOS管N11、NMOS管N12组成的高速运放通路和由PMOS 管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P10、NMOS管N13、 NMOS管N14组成的高精度运放通路及NMOS管N9、NMOS管N10组成的反馈环路来决定VOUT的电压。当VOUT＞VREF-Vbe时，NMOS管N9、NMOS 管N10的栅极电压升高，流经NMOS管N9、NMOS管N10的电流增大，电容 C1、C2放电时电压降低，输出电压VOUT降低，从而实现VOUT＝VREF-Vbe；当VOUT＜VREF-Vbe时，NMOS管N9、NMOS管N10的栅极电压降低，流经NMOS管N9、NMOS管N10的电流减小，电容C1、C2放电时电压升高，输出电压VOUT升高，从而实现VOUT＝VREF-Vbe。
本发明的电路中通过VREF和Vbe来决定电荷泵输出电压，可以自行设计分压电阻R3和R4的阻值，确定参考电压VREF，从而确定输出电压VOUT。
本发明通过高速运放通路和高精度运放通路两路共同反馈调节输出，既减小了建立时间，又提高了精度。

Claims (8)

1.一种应用于全摆幅仪表放大器的电荷泵，其特征在于，包括NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10、电阻R1、电阻R2、电阻R3、电阻R4、电容C1、电容C2、电容C3和NPN三极管Q1；
所述NMOS管N1的栅极与时钟信号CLK2相连；NMOS管N1的漏极与电阻R1的另一端相连；NMOS管N1的源极与GND相连；
所述NMOS管N2的栅极与时钟信号CLK2N相连；NMOS管N2的漏极与电阻R2的另一端相连；NMOS管N2的源极与GND相连；
所述NMOS管N3的栅极与时钟信号CLK3N相连；NMOS管N3的漏极与NMOS管N4的漏极、电容C3的一端相连；所述NMOS管N3的源极与电容C1的另一端、电阻R1的一端相连；
所述NMOS管N4的栅极与时钟信号CLK3相连；NMOS管N4的漏极与NMOS管N3的漏极相连；NMOS管N4的源极与电容C2的另一端、电阻R2的一端相连；
所述NMOS管N5的栅极与VB3相连；NMOS管N5的漏极与PMOS管P2的漏极、电容C2的一端相连；NMOS管N5的源极与NMOS管N7的漏极相连；
所述NMOS管N6的栅极与VB4相连；NMOS管N6的漏极与PMOS管P1的漏极、电容C1的一端相连；NMOS管N6的源极与NMOS管N8的漏极相连；
所述NMOS管N7的栅极与时钟信号CLK3相连；NMOS管N7的漏极与NMOS管N5的源极相连；NMOS管N7的源极与NMOS管N8的源极、NMOS管N9的漏极、NMOS管N10的漏极相连；
所述NMOS管N8的栅极与时钟信号CLK3N相连；NMOS管N8的漏极与NMOS管N6的源极相连；NMOS管N8的源极与NMOS管N7的源极、NMOS管N9的漏极、NMOS管N10的漏极相连；
所述NMOS管N9的栅极与第一运放通路相连；NMOS管N9的漏极与NMOS管N7的源极、NMOS管N8的源极、NMOS管N10的漏极相连；NMOS管N9的源极与GND相连；
所述NMOS管N10的栅极与第二运放通路相连；NMOS管N10的漏极与NMOS管N7的源极、NMOS管N8的源极、NMOS管N9的漏极相连；NMOS管N10的源极与GND相连；
所述PMOS管P1的栅极与时钟信号CLK1相连；PMOS管P1的源极与VDD相连；PMOS管P1的漏极与NMOS管N6的漏极、电容C1的一端相连；
所述PMOS管P2的栅极与时钟信号CLK1N相连；PMOS管P2的源极与VDD相连；PMOS管P2的漏极与NMOS管N5的漏极、电容C2的一端相连；
所述电阻R3的另一端与电阻R4的一端以及第一运放通路和第二运放通路相连，连接点为参考电压VREF；所述电阻R4的一端与GND相连；所述电容C3的另一端与GND相连；
所述NPN三极管Q1的基极与NMOS管N3的漏极、NKOS4的漏极、电容C3的一端相连；NPN三极管Q1的集电极与第一运放通路和第二运放通路相连；NPN三极管Q1的发射极与GND相连。
2.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述第一运放通路包括PMOS管P3、PMOS管P4、PMOS管P9、NMOS管N11和NMOS管N12；
所述PMOS管P3的栅极与NPN三极管Q1的集电极、PMOS管P5的栅极、PMOS管P6的栅极相连；PMOS管P3的源极与PMOS管P9的漏极相连；PMOS管P3的漏极与NMOS管N11的漏极、NMOS管N11的栅极、NMOS管N12的栅极相连；
所述PMOS管P4的栅极与电阻R3的另一端、电阻R4的一端、PMOS管P7的栅极、PMOS管P8的栅极相连；PMOS管P4的源极与PMOS管P9的漏极相连；PMOS管P4的漏极与NMOS管N9的栅极、NMOS管N12的漏极相连；
所述PMOS管P9的栅极与VB1相连；PMOS管P9的源极与VDD相连；PMOS管P9的漏极与PMOS管P3的源极、PMOS管P4的源极相连；PMOS管P10的栅极与VB2相连；
所述NMOS管N11的栅极与PMOS管P3的漏极、NMOS管N11的漏极、NMOS管N12的栅极相连；NMOS管N11的漏极与PMOS管P3的漏极、NMOS管N11的栅极、NMOS管N12的栅极相连；NMOS管N11的源极与GND相连；
所述NMOS管N12的栅极与PMOS管P3的漏极、NMOS管N11的漏极、NMOS管N11的栅极相连；NMOS管N12的漏极与PMOS管P4的漏极、NMOS管N9的栅极相连；NMOS管N12的源极与GND相连；NMOS管N13的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS管N14的栅极相连。
3.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述第二运放通路包括PMOS管P5、PMOS管P6、PMOS管P7、PMOS管P8、PMOS管P10、NMOS管N13和NMOS管N14；
所述PMOS管P5的栅极与NPN三极管Q1的集电极、PMOS管P3的栅极、PMOS管P6的栅极相连；PMOS管P5的源极与PMOS管P10的漏极相连；PMOS管P5的漏极与PMOS管P6的源极相连；
所述PMOS管P6的栅极与NPN三极管Q1的集电极、PMOS管P3的栅极、PMOS管P5的栅极相连；PMOS管P6的源极与PMOS管P5的漏极相连；PMOS管P6的漏极与NMOS管N13的漏极、NMOS管N13的栅极、NMOS管N14的栅极相连；
所述PMOS管P7的栅极与电阻R3的另一端、电阻R4的一端、PMOS管P4的栅极、PMOS管P8的栅极相连；PMOS管P7的源极与PMOS管P10的漏极相连；PMOS管P7的漏极与NMOS管N8的源极相连；
所述PMOS管P8的栅极与电阻R3的另一端、电阻R4的一端、PMOS管P4的栅极、PMOS管P7的栅极相连；PMOS管P8的源极与PMOS管P7的漏极相连；PMOS管P8的漏极与NMOS管N10的栅极、NMOS管N14的漏极相连；
所述PMOS管P10的源极与VDD相连；PMOS管P10的漏极与PMOS管P5的源极、PMOS管P7的源极相连；
所述NMOS管N13的漏极与PMOS管P6的漏极、NMOS管N13的栅极、NMOS管N14的栅极相连；NMOS管N13的源极与GND相连；
所述NMOS管N14的栅极与PMOS管P6的漏极、NMOS管N13的漏极、NMOS管N13的栅极相连；NMOS管N14的漏极与PMOS管P8的漏极、NMOS管N10的栅极相连；NMOS管N14的源极与GND相连。
4.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述时钟信号CLK1与时钟信号CLK1N、时钟信号CLK2与时钟信号CLK2N、时钟信号CLK3与时钟信号CLK3N均为反相的时钟信号。
5.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述时钟信号CLK1和时钟信号CLK2为占空比低于50%的方波信号。
6.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述时钟信号CLK3为占空比为50%的方波信号。
7.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，所述参考电压VREF=VDD*R4/(R3+R4)。
8.根据权利要求1所述的一种应用于全摆幅仪表放大器的电荷泵，其特征在于，当时钟信号CLK1为低电平、时钟信号CLK2为高电平、时钟信号CLK3为高电平，时钟信号CLK1N为高电平、时钟信号CLK2N为低电平、时钟信号CLK3N为低电平时，PMOS管P1、NMOS管N1导通，NMOS管N8截止，电容C1进行充电；
当时钟信号CLK1为高电平、时钟信号CLK2为低电平、时钟信号CLK3为低电平、时钟信号CLK1N为低电平、时钟信号CLK2N为高电平、时钟信号CLK3N为高电平时，NMOS管N8导通，PMOS管P1、NMOS管N1截止，电容C1上端电荷通过NMOS管N7、NMOS管N8、NMOS管N9、NMOS管N10泄放，电容C1两端电压均降低，从而输出低于GND的电压；电容C2与电容C1交替完成充电、放电过程。
CN202210535761.1A 2022-05-17 2022-05-17 一种应用于全摆幅仪表放大器的电荷泵 Active CN114915165B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210535761.1A CN114915165B (zh) 2022-05-17 2022-05-17 一种应用于全摆幅仪表放大器的电荷泵

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210535761.1A CN114915165B (zh) 2022-05-17 2022-05-17 一种应用于全摆幅仪表放大器的电荷泵

Publications (2)

Publication Number Publication Date
CN114915165A CN114915165A (zh) 2022-08-16
CN114915165B true CN114915165B (zh) 2023-06-09

Family

ID=82768096

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210535761.1A Active CN114915165B (zh) 2022-05-17 2022-05-17 一种应用于全摆幅仪表放大器的电荷泵

Country Status (1)

Country Link
CN (1) CN114915165B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015201705A (ja) * 2014-04-07 2015-11-12 新日本無線株式会社 計装増幅器
CN206461518U (zh) * 2016-12-29 2017-09-01 北京兆易创新科技股份有限公司 一种电荷泵电路
JP2018107458A (ja) * 2013-07-10 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
CN108923643A (zh) * 2018-07-18 2018-11-30 合肥工业大学 一种无阈值电压损失的可重构型升压电荷泵
CN110224700A (zh) * 2019-05-05 2019-09-10 西安电子科技大学 一种高速互补类型双电源运算放大器
WO2022078059A1 (zh) * 2020-10-12 2022-04-21 唯捷创芯(天津)电子技术股份有限公司 一种电荷泵电路、芯片及通信终端

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538503B2 (en) * 2001-02-22 2003-03-25 Texas Instruments Incorporated Instrumentation amplifier and method for obtaining high common mode rejection

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107458A (ja) * 2013-07-10 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2015201705A (ja) * 2014-04-07 2015-11-12 新日本無線株式会社 計装増幅器
CN206461518U (zh) * 2016-12-29 2017-09-01 北京兆易创新科技股份有限公司 一种电荷泵电路
CN108923643A (zh) * 2018-07-18 2018-11-30 合肥工业大学 一种无阈值电压损失的可重构型升压电荷泵
CN110224700A (zh) * 2019-05-05 2019-09-10 西安电子科技大学 一种高速互补类型双电源运算放大器
WO2022078059A1 (zh) * 2020-10-12 2022-04-21 唯捷创芯(天津)电子技术股份有限公司 一种电荷泵电路、芯片及通信终端

Also Published As

Publication number Publication date
CN114915165A (zh) 2022-08-16

Similar Documents

Publication Publication Date Title
CN109379064B (zh) 一种电流比较器
CN201191822Y (zh) 适用于模数转换器的差分参考电压源电路
US8786324B1 (en) Mixed voltage driving circuit
CN114185386B (zh) 快速瞬态响应的低压差线性稳压器、芯片及电子设备
CN111200402B (zh) 一种能够提升增益的高线性度动态残差放大器电路
CN108958345A (zh) 差分参考电压缓冲器
CN113760029A (zh) 一种基于全mos基准源的新型低压差线性稳压器
JP3003625B2 (ja) Ｃｍｌｃｍｏｓ変換回路
US5140190A (en) Output circuit for a bipolar complementary metal oxide semiconductor
CN114915165B (zh) 一种应用于全摆幅仪表放大器的电荷泵
JP2011223130A (ja) 比較回路
CN112816767A (zh) 一种电感电流过零检测电路和方法
CN114640244B (zh) 一种应用于全摆幅仪表放大器的高压电荷泵
US6559786B2 (en) Circuit arrangement for conversion of an input current signal to a corresponding digital output signal
CN112003594A (zh) 一种低功耗的动态比较器电路
CN113014259A (zh) 一种采样开关电路及模数转换器
CN111813172A (zh) 一种应用于数模转换器的线性稳压器
CN105356883A (zh) 电流导向数字转模拟转换器和输出摆幅控制电路
CN106292817B (zh) 快速提升输出电流的电压缓冲电路及系统
CN112928998B (zh) 一种双极型晶体管放大器
CN213715795U (zh) 瞬态响应增强的双环路ldo电路
CN219875700U (zh) 一种电压比较器
CN210405229U (zh) 前置放大器、前置差分放大器以及集成电路
CN115955221B (zh) 高侧电压比较电路及其控制方法
CN112947660B (zh) 一种电源电压的预处理电路及预处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant