CN105356883A - 电流导向数字转模拟转换器和输出摆幅控制电路 - Google Patents

Abstract

一种电流导向数字转模拟转换器，至少包括多个晶体管、一运算放大器，以及一电阻器。第一晶体管和第二晶体管串联耦接于供应电位和内部节点之间。第三晶体管和第四晶体管并联耦接于内部节点和接地电位之间。第三晶体管和第四晶体管的控制端用于接收反相控制信号和控制信号。第四晶体管的一端为输出节点。电阻器耦接于输出节点和接地电位之间。运算放大器形成单一增益缓冲器。单一增益缓冲器的输出端耦接至第二晶体管的控制端。此设计可减少信号耦合并降低电流导向数字转模拟转换器的输出二次谐波分量。

Description

电流导向数字转模拟转换器和输出摆幅控制电路

技术领域

本发明关于一种电流导向数字转模拟转换器(CurrentSteeringDigital-to-AnalogConverter)，特别关于一种电流导向数字转模拟转换器及其输出摆幅控制电路(OutputSwingControlCircuit)。

背景技术

在传统电流导向数字转模拟转换器(CurrentSteeringDigital-to-AnalogConverter)中，若输入信号或输出信号的摆幅过大，其可能会经由晶体管的寄生电容(ParasiticCapacitance)而干扰电流源的偏压(BiasVoltage)，从而影响电流源的输出电流。传统电流导向数字转模拟转换器的主要缺点在于，其输出信号中二次谐波分量(SecondHarmonicComponent)很大，此降低了电流导向数字转模拟转换器的输出稳定度。因此，有必要设计出一种全新的电路，以克服传统技术所面临的问题。

发明内容

在较佳实施例中，本发明提供一种电流导向数字转模拟转换器，包括：输出摆幅控制电路，根据第一控制信号和反相第一控制信号来产生第二控制信号和反相第二控制信号；第一晶体管，具有控制端、第一端，以及第二端，其中该第一晶体管的该控制端耦接至第一节点，该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至第二节点；第二晶体管，具有控制端、第一端，以及第二端，其中该第二晶体管的该控制端耦接至第三节点，该第二晶体管的该第一端耦接至该第二节点，而该第二晶体管的该第二端耦接至第四节点；第三晶体管，具有控制端、第一端，以及第二端，其中该第三晶体管的该控制端用于接收该反相第二控制信号，该第三晶体管的该第一端耦接至该第四节点，而该第三晶体管的该第二端耦接至接地电位；第四晶体管，具有控制端、第一端，以及第二端，其中该第四晶体管的该控制端用于接收该第二控制信号，该第四晶体管的该第一端耦接至该第四节点，而该第四晶体管的该第二端耦接至输出节点；第一电阻器，耦接于该输出节点和该接地电位之间；第一运算放大器，具有正输入端、负输入端，以及输出端，其中该第一运算放大器的该正输入端耦接至第五节点，该第一运算放大器的该负输入端耦接至该第三节点，而该第一运算放大器的该输出端回授至该第一运算放大器的该负输入端；第五晶体管，具有控制端、第一端，以及第二端，其中该第五晶体管的该控制端耦接至该第五节点，该第五晶体管的该第一端耦接至该供应电位，而该第五晶体管的该第二端耦接至该第五节点；以及电流吸收器，从该第五节点抽取电流。

在一些实施例中，该第二控制信号的摆幅小于该第一控制信号的摆幅，且其中该第二控制信号和该第一控制信号皆具有相同的中心位准。

在一些实施例中，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管，以及该第五晶体管皆为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)。

在一些实施例中，该输出摆幅控制电路包括：第六晶体管，具有控制端、第一端，以及第二端，其中该第六晶体管的该控制端用于接收该第一控制信号，该第六晶体管的该第一端耦接至该供应电位，而该第六晶体管的该第二端耦接至第六节点；第七晶体管，具有控制端、第一端，以及第二端，其中该第七晶体管的该控制端耦接至第七节点，该第七晶体管的该第一端耦接至该第六节点，而该第七晶体管的该第二端耦接至该第七节点；第八晶体管，具有控制端、第一端，以及第二端，其中该第八晶体管的该控制端耦接至该第七节点，该第八晶体管的该第一端耦接至第八节点，而该第八晶体管的该第二端耦接至该第七节点；以及第九晶体管，具有控制端、第一端，以及第二端，其中该第九晶体管的该控制端用于接收该第一控制信号，该第九晶体管的该第一端耦接至该接地电位，而该第九晶体管的该第二端耦接至该第八节点；其中该第七节点用于输出该反相第二控制信号。

在一些实施例中，该第六晶体管和该第七晶体管皆为P型金氧半场效晶体管，而该第八晶体管和该第九晶体管皆为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)。

在一些实施例中，该输出摆幅控制电路还包括：第十晶体管，具有控制端、第一端，以及第二端，其中该第十晶体管的该控制端用于接收该反相第一控制信号，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至第九节点；第十一晶体管，具有控制端、第一端，以及第二端，其中该第十一晶体管的该控制端耦接至第十节点，该第十一晶体管的该第一端耦接至该第九节点，而该第十一晶体管的该第二端耦接至该第十节点；第十二晶体管，具有控制端、第一端，以及第二端，其中该第十二晶体管的该控制端耦接至该第十节点，该第十二晶体管的该第一端耦接至第十一节点，而该第十二晶体管的该第二端耦接至该第十节点；以及第十三晶体管，具有控制端、第一端，以及第二端，其中该第十三晶体管的该控制端用于接收该反相第一控制信号，该第十三晶体管的该第一端耦接至该接地电位，而该第十三晶体管的该第二端耦接至该第十一节点；其中该第十节点用于输出该第二控制信号。

在一些实施例中，该第十晶体管和该第十一晶体管皆为P型金氧半场效晶体管，而该第十二晶体管和该第十三晶体管皆为N型金氧半场效晶体管。

在一些实施例中，该电流导向数字转模拟转换器还包括：稳压器，耦接至该第一节点。

在一些实施例中，该稳压器包括：第十四晶体管，具有控制端、第一端，以及第二端，其中该第十四晶体管的该控制端耦接至该第一节点，该第十四晶体管的该第一端耦接至该供应电位，而该第十四晶体管的该第二端耦接至第十二节点；第二电阻器，耦接于该第十二节点和该接地电位之间；以及第二运算放大器，具有正输入端、负输入端，以及输出端，其中该第二运算放大器的该正输入端耦接至该第十二节点，该第二运算放大器的该负输入端用于接收参考电位，而该第二运算放大器的该输出端耦接至该第一节点。

在一些实施例中，该第十四晶体管为P型金氧半场效晶体管。

在另一较佳实施例中，本发明提供一种电流导向数字转模拟转换器，包括：第一晶体管，具有控制端、第一端，以及第二端，其中该第一晶体管的该控制端耦接至第一节点，该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至第二节点；第二晶体管，具有控制端、第一端，以及第二端，其中该第二晶体管的该控制端耦接至第三节点，该第二晶体管的该第一端耦接至该第二节点，而该第二晶体管的该第二端耦接至第四节点；第三晶体管，具有控制端、第一端，以及第二端，其中该第三晶体管的该控制端用于接收反相第二控制信号，该第三晶体管的该第一端耦接至该第四节点，而该第三晶体管的该第二端耦接至接地电位；第四晶体管，具有控制端、第一端，以及第二端，其中该第四晶体管的该控制端用于接收第二控制信号，该第四晶体管的该第一端耦接至该第四节点，而该第四晶体管的该第二端耦接至输出节点；第一电阻器，耦接于该输出节点和该接地电位之间；第一运算放大器，具有正输入端、负输入端，以及输出端，其中该第一运算放大器的该正输入端耦接至第五节点，该第一运算放大器的该负输入端耦接至该第三节点，而该第一运算放大器的该输出端回授至该第一运算放大器的该负输入端；第五晶体管，具有控制端、第一端，以及第二端，其中该第五晶体管的该控制端耦接至该第五节点，该第五晶体管的该第一端耦接至该供应电位，而该第五晶体管的该第二端耦接至该第五节点；以及电流吸收器，由该第五节点处抽取电流。

在另一较佳实施例中，本发明提供一种输出摆幅控制电路，包括：第六晶体管，具有控制端、第一端，以及第二端，其中该第六晶体管的该控制端用于接收第一控制信号，该第六晶体管的该第一端耦接至供应电位，而该第六晶体管的该第二端耦接至第六节点；第七晶体管，具有控制端、第一端，以及第二端，其中该第七晶体管的该控制端耦接至第七节点，该第七晶体管的该第一端耦接至该第六节点，而该第七晶体管的该第二端耦接至该第七节点；第八晶体管，具有控制端、第一端，以及第二端，其中该第八晶体管的该控制端耦接至该第七节点，该第八晶体管的该第一端耦接至第八节点，而该第八晶体管的该第二端耦接至该第七节点；第九晶体管，具有控制端、第一端，以及第二端，其中该第九晶体管的该控制端用于接收该第一控制信号，该第九晶体管的该第一端耦接至接地电位，而该第九晶体管的该第二端耦接至该第八节点；第十晶体管，具有控制端、第一端，以及第二端，其中该第十晶体管的该控制端用于接收反相第一控制信号，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至第九节点；第十一晶体管，具有控制端、第一端，以及第二端，其中该第十一晶体管的该控制端耦接至第十节点，该第十一晶体管的该第一端耦接至该第九节点，而该第十一晶体管的该第二端耦接至该第十节点；第十二晶体管，具有控制端、第一端，以及第二端，其中该第十二晶体管的该控制端耦接至该第十节点，该第十二晶体管的该第一端耦接至第十一节点，而该第十二晶体管的该第二端耦接至该第十节点；以及第十三晶体管，具有控制端、第一端，以及第二端，其中该第十三晶体管的该控制端用于接收该反相第一控制信号，该第十三晶体管的该第一端耦接至该接地电位，而该第十三晶体管的该第二端耦接至该第十一节点；其中该第七节点用于输出反相第二控制信号，而该第十节点用于输出第二控制信号。

附图说明

图1为显示根据本发明一实施例所述的电流导向数字转模拟转换器的示意图；

图2为显示根据本发明一实施例所述的输出摆幅控制电路的示意图；以及

图3为显示根据本发明一实施例所述的稳压器的示意图。

具体实施方式

为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。

图1为显示根据本发明一实施例所述的电流导向数字转模拟转换器(CurrentSteeringDigital-to-AnalogConverter(DAC))100的示意图。如图1所示，电流导向数字转模拟转换器100包括：输出摆幅控制电路(OutputSwingControlCircuit)110、第一晶体管(Transistor)M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第一电阻器R1、第一运算放大器(OperationalAmplifier，OP)120、第五晶体管M5，以及电流吸收器(CurrentSink)130。举例而言，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4，以及第五晶体管M5可以皆为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)，但不仅限于此。

输出摆幅控制电路110根据第一控制信号S1和反相第一控制信号S1B来产生第二控制信号S2和反相第二控制信号S2B，其中第一控制信号S1和反相第一控制信号S1B具有互补(Complementary)的逻辑位准，而第二控制信号S2和反相第二控制信号S2B具有互补的逻辑位准。第二控制信号S2的摆幅小于第一控制信号S1的摆幅，且第二控制信号S2和第一控制信号S1皆具有相同的中心位准。相似地，反相第二控制信号S2B的摆幅也小于反相第一控制信号S1B的摆幅，且反相第二控制信号S2B和反相第一控制信号S1B也具有相同的中心位准。举例而言，假设将第一控制信号S1和反相第一控制信号S1B的高逻辑位准设为2V，低逻辑位准设为0V，则第二控制信号S2和反相第二控制信号S2B的高逻辑位准可为1.5V，低逻辑位准可为0.5V。在此情况下，第一控制信号S1和反相第一控制信号S1B的摆幅可为2V(也即，2V-0V＝2V)，中心位准可为1V(也即，(2V+0V)/2＝1V)；而第二控制信号S2和反相第二控制信号S2B的摆幅可为1V(也即，1.5V-0.5V＝1V)，中心位准可为1V(也即，(1.5V+0.5V)/2＝1V)。换言之，输出摆幅控制电路110可具有缩小输出摆幅以及维持输出中心位准的功能。输出摆幅控制电路110的结构将于图2的实施例中作详细介绍。

第一晶体管M1具有控制端、第一端，以及第二端，其中第一晶体管M1的控制端耦接至第一节点N1，第一晶体管M1的第一端耦接至供应电位VDD，而第一晶体管M1的第二端耦接至第二节点N2。第一节点N1可为直流偏压节点(DirectCurrentBiasNode)。第二晶体管M2具有控制端、第一端，以及第二端，其中第二晶体管M2的控制端耦接至第三节点N3，第二晶体管M2的第一端耦接至第二节点N2，而第二晶体管M2的第二端耦接至第四节点N4。第三晶体管M3具有控制端、第一端，以及第二端，其中第三晶体管M3的控制端用于接收反相第二控制信号S2B，第三晶体管M3的第一端耦接至第四节点N4，而第三晶体管M3的第二端耦接至接地电位VSS。第四晶体管M4具有控制端、第一端，以及第二端，其中第四晶体管M4的控制端用于接收第二控制信号S2，第四晶体管M4的第一端耦接至第四节点N4，而第四晶体管M4的第二端耦接至输出节点NOUT。第一电阻器R1耦接于输出节点NOUT和接地电位VSS之间。第一运算放大器120具有正输入端、负输入端，以及输出端，其中第一运算放大器120的正输入端耦接至第五节点N5，第一运算放大器120的负输入端耦接至第三节点N3，而第一运算放大器120的输出端回授至第一运算放大器120的负输入端，以形成单一增益缓冲器(UnitGainBuffer)。第五晶体管M5具有控制端、第一端，以及第二端，其中第五晶体管M5的控制端耦接至第五节点N5，第五晶体管M5的第一端耦接至供应电位VDD，而第五晶体管M5的第二端耦接至第五节点N5。电流吸收器130从第五节点N5抽取电流。

在传统电流导向数字转模拟转换器的设计中，在传统电流导向数字转模拟转换器的设计中，并无设计图1的第一运算放大器120于第三节点N3以及第五节点N5之间。也就是说，若输出节点NOUT的输出电位发生变化会引起N4的电位发生变化，则此电位变化所造成的扰动将经由第二晶体管M2的寄生电容，以及第一晶体管M1的寄生电容(例如：每一寄生电容可包括栅极和漏极之间的寄生电容Cgd，或(且)栅极和源极之间的寄生电容Cgs)传递至第一节点N1，使得第一节点N1的电位也发生波动。由于第一节点N1是作为电流源的第一晶体管M1的直流偏压节点，其电位波动将会影响输出电流和输出阻抗，从而增加输出节点NOUT的输出电位中的二次谐波分量(SecondHarmonicComponent)。为克服这一问题，传统设计通常会将较大的一外部电容器耦接至第一节点N1，惟此法会大幅增加电流导向数字转模拟转换器的总成本。

本发明舍弃传统外部电容器的方式，改将第一运算放大器120所形成的单一增益缓冲器的输出端耦接至第二晶体管M2的控制端。由于单一增益缓冲器具有极低的输出阻抗，其可用于切断第二晶体管M2的电容耦合路径，使得输入电位和输出电位的位准切换所造成的扰动无法再经由第二晶体管M2的寄生电容传递至第一节点N1，从而稳定第一节点N1的电位。必须注意的是，单一增益缓冲器的布局面积很小，因此本发明的设计可兼得降低输出二次谐波分量和减小系统成本的双重优势。根据实际量测结果，本发明的电流导向数字转模拟转换器100的无杂散动态范围(SpuriousFreeDynamicRange，SFDR)和有效位数(EffectiveNumberofBits，ENOB)的值皆可有效提升，故其很适合应用于各种电路设计当中。

图2为显示根据本发明一实施例所述的输出摆幅控制电路110的示意图。输出摆幅控制电路110用于缩小第二控制信号S2和反相第二控制信号S2B的摆幅，从而降低输入电位的位准切换所造成的扰动。输出摆幅控制电路110的加入可进一步降低电流导向数字转模拟转换器100的输出高频噪声分量(摆幅控制电路用于减小时钟馈通以及码元切换造成的glitch)。如图2所示，输出摆幅控制电路110包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12，以及第十三晶体管M13。第六晶体管M6、第七晶体管M7、第十晶体管M10，以及第十一晶体管M11可以皆为P型金氧半场效晶体管。第八晶体管M8、第九晶体管M9、第十二晶体管M12，以及第十三晶体管M13可以皆为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)。

第六晶体管M6、第七晶体管M7、第八晶体管M8，以及第九晶体管M9的组合用于将第一控制信号S1转换为反相第二控制信号S2B，其结构如下列所述。第六晶体管M6具有控制端、第一端，以及第二端，其中第六晶体管M6的控制端用于接收第一控制信号S1，第六晶体管M6的第一端耦接至供应电位VDD，而第六晶体管M6的第二端耦接至第六节点N6。第七晶体管M7具有控制端、第一端，以及第二端，其中第七晶体管M7的控制端耦接至第七节点N7，第七晶体管M7的第一端耦接至第六节点N6，而第七晶体管M7的第二端耦接至第七节点N7。第八晶体管M8具有控制端、第一端，以及第二端，其中第八晶体管M8的控制端耦接至第七节点N7，第八晶体管M8的第一端耦接至第八节点N8，而第八晶体管M8的第二端耦接至第七节点N7。第九晶体管M9具有控制端、第一端，以及第二端，其中第九晶体管M9的控制端用于接收第一控制信号S1，第九晶体管M9的第一端耦接至接地电位VSS，而第九晶体管M9的第二端耦接至第八节点N8。第七节点N7用于输出反相第二控制信号S2B。

第十晶体管M10、第十一晶体管M11、第十二晶体管M12，以及第十三晶体管M13的组合用于将反相第一控制信号S1B转换为第二控制信号S2，其结构如下列所述。第十晶体管M10具有控制端、第一端，以及第二端，其中第十晶体管M10的控制端用于接收反相第一控制信号S1B，第十晶体管M10的第一端耦接至供应电位VDD，而第十晶体管M10的第二端耦接至第九节点N9。第十一晶体管M11具有控制端、第一端，以及第二端，其中第十一晶体管M11的控制端耦接至第十节点N10，第十一晶体管M11的第一端耦接至第九节点N9，而第十一晶体管M11的第二端耦接至第十节点N10。第十二晶体管M12具有控制端、第一端，以及第二端，其中第十二晶体管M12的控制端耦接至第十节点N10，第十二晶体管M12的第一端耦接至第十一节点N11，而第十二晶体管M12的第二端耦接至第十节点N10。第十三晶体管M13具有控制端、第一端，以及第二端，其中第十三晶体管M13的控制端用于接收反相第一控制信号S1B，第十三晶体管M13的第一端耦接至接地电位VSS，而第十三晶体管M13的第二端耦接至第十一节点N11。第十节点N10用于输出第二控制信号S2。

如图2所示，输出摆幅控制电路110为使用二极管连接式(Diode-connected)的P型和N型晶体管(第七晶体管M7、第八晶体管M8、第十一晶体管M11、第十二晶体管M12)，其具有对称结构，此设计使得输出的第二控制信号S2和反相第二控制信号S2B相较于输入的第一控制信号S1和反相第一控制信号S1B具有相同的中心位准及更小的摆幅。根据实际量测结果，输出摆幅控制电路110的加入有助于抑制输出毛刺(OutputGlitch)和提升输出信噪比(Signal-to-NoiseRatio，SNR)。

必须注意的是，输出摆幅控制电路110为用于改良输出质量的选用组件。在一些实施例中，图1的电流导向数字转模拟转换器100可以不包括输出摆幅控制电路110。在另一些实施例中，图2的输出摆幅控制电路110也可自己独立运作。

图3为显示根据本发明一实施例所述的稳压器(VoltageRegulator)300的示意图。在一些实施例中，前述的电流导向数字转模拟转换器100还包括稳压器300，其耦接至第一节点N1并用于稳定第一节点N1的电位。必须理解的是，图3所示的稳压器300的结构仅用于举例，而非用于限制本发明。稳压器300可包括第十四晶体管M14、第二电阻器R2，以及第二运算放大器140。第十四晶体管M14可以为P型金氧半场效晶体管。第十四晶体管M14具有控制端、第一端，以及第二端，其中第十四晶体管M14的控制端耦接至第一节点N1，第十四晶体管M14的第一端耦接至供应电位VDD，而第十四晶体管M14的第二端耦接至第十二节点N12。第二电阻器R2耦接于第十二节点N12和接地电位VSS之间。第二运算放大器140具有正输入端、负输入端，以及输出端，其中第二运算放大器140的正输入端耦接至第十二节点N12，第二运算放大器140的负输入端用于接收参考电位VREF，而第二运算放大器140的输出端耦接至第一节点N1。

本发明提出一种新颖的电流导向数字转模拟转换器及其输出摆幅控制电路，简言之，其相较于传统设计至少有下列优点：(1)减少晶体管之间因寄生电容而产生的信号耦合；(2)抑制输出二次谐波分量；(3)去除输出毛刺；(4)提升输出信噪比；以及(5)降低制造成本。

值得注意的是，以上所述的组件参数皆非为本发明的限制条件。设计者可以根据不同需要调整这些设定值。本发明的电流导向数字转模拟转换器及输出摆幅控制电路并不仅限于图1-3所示的状态。本发明可以仅包括图1-3的任何一或多个实施例的任何一或多项特征。换言之，并非所有图标的特征均须同时实施于本发明的电流导向数字转模拟转换器及输出摆幅控制电路当中。

在本说明书以及申请专利范围中的序数，例如“第一”、“第二”、“第三”等等，彼此之间并没有顺序上的先后关系，其仅用于标示区分两个具有相同名字的不同组件。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定的为准。

Claims (12)

1.一种电流导向数字转模拟转换器，其特征在于，包括：

输出摆幅控制电路，根据第一控制信号和反相第一控制信号来产生第二控制信号和反相第二控制信号；

第一晶体管，具有控制端、第一端，以及第二端，其中该第一晶体管的该控制端耦接至第一节点，该第一晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至第二节点；

第二晶体管，具有控制端、第一端，以及第二端，其中该第二晶体管的该控制端耦接至第三节点，该第二晶体管的该第一端耦接至该第二节点，而该第二晶体管的该第二端耦接至第四节点；

第三晶体管，具有控制端、第一端，以及第二端，其中该第三晶体管的该控制端用于接收该反相第二控制信号，该第三晶体管的该第一端耦接至该第四节点，而该第三晶体管的该第二端耦接至接地电位；

第四晶体管，具有控制端、第一端，以及第二端，其中该第四晶体管的该控制端用于接收该第二控制信号，该第四晶体管的该第一端耦接至该第四节点，而该第四晶体管的该第二端耦接至输出节点；

第一电阻器，耦接于该输出节点和该接地电位之间；

第一运算放大器，具有正输入端、负输入端，以及输出端，其中该第一运算放大器的该正输入端耦接至第五节点，该第一运算放大器的该负输入端耦接至该第三节点，而该第一运算放大器的该输出端回授至该第一运算放大器的该负输入端；

第五晶体管，具有控制端、第一端，以及第二端，其中该第五晶体管的该控制端耦接至该第五节点，该第五晶体管的该第一端耦接至该供应电位，而该第五晶体管的该第二端耦接至该第五节点；以及

电流吸收器，从该第五节点抽取电流。

2.根据权利要求1所述的电流导向数字转模拟转换器，其特征在于，该第二控制信号的摆幅小于该第一控制信号的摆幅，且其中该第二控制信号和该第一控制信号皆具有相同的中心位准。

3.根据权利要求1所述的电流导向数字转模拟转换器，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管，以及该第五晶体管皆为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)。

4.根据权利要求1所述的电流导向数字转模拟转换器，其特征在于，该输出摆幅控制电路包括：

第六晶体管，具有控制端、第一端，以及第二端，其中该第六晶体管的该控制端用于接收该第一控制信号，该第六晶体管的该第一端耦接至该供应电位，而该第六晶体管的该第二端耦接至第六节点；

第七晶体管，具有控制端、第一端，以及第二端，其中该第七晶体管的该控制端耦接至第七节点，该第七晶体管的该第一端耦接至该第六节点，而该第七晶体管的该第二端耦接至该第七节点；

第八晶体管，具有控制端、第一端，以及第二端，其中该第八晶体管的该控制端耦接至该第七节点，该第八晶体管的该第一端耦接至第八节点，而该第八晶体管的该第二端耦接至该第七节点；以及

第九晶体管，具有控制端、第一端，以及第二端，其中该第九晶体管的该控制端用于接收该第一控制信号，该第九晶体管的该第一端耦接至该接地电位而该第九晶体管的该第二端耦接至该第八节点；

其中该第七节点用于输出该反相第二控制信号。

5.根据权利要求4所述的电流导向数字转模拟转换器，其特征在于，该第六晶体管和该第七晶体管皆为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)，而该第八晶体管和该第九晶体管皆为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)。

6.根据权利要求4所述的电流导向数字转模拟转换器，其特征在于，该输出摆幅控制电路还包括：

第十晶体管，具有控制端、第一端，以及第二端，其中该第十晶体管的该控制端用于接收该反相第一控制信号，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至第九节点；

第十一晶体管，具有控制端、第一端，以及第二端，其中该第十一晶体管的该控制端耦接至第十节点，该第十一晶体管的该第一端耦接至该第九节点，而该第十一晶体管的该第二端耦接至该第十节点；

第十二晶体管，具有控制端、第一端，以及第二端，其中该第十二晶体管的该控制端耦接至该第十节点，该第十二晶体管的该第一端耦接至第十一节点，而该第十二晶体管的该第二端耦接至该第十节点；以及

第十三晶体管，具有控制端、第一端，以及第二端，其中该第十三晶体管的该控制端用于接收该反相第一控制信号，该第十三晶体管的该第一端耦接至该接地电位，而该第十三晶体管的该第二端耦接至该第十一节点；

其中该第十节点用于输出该第二控制信号。

7.根据权利要求6所述的电流导向数字转模拟转换器，其特征在于，该第十晶体管和该第十一晶体管皆为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)，而该第十二晶体管和该第十三晶体管皆为N型金氧半场效晶体管(N-channelMetal-Oxide-SemiconductorField-EffectTransistor，NMOSFET)。

8.根据权利要求1所述的电流导向数字转模拟转换器，其特征在于，还包括：

稳压器，耦接至该第一节点。

9.根据权利要求8所述的电流导向数字转模拟转换器，其特征在于，该稳压器包括：

第十四晶体管，具有控制端、第一端，以及第二端，其中该第十四晶体管的该控制端耦接至该第一节点，该第十四晶体管的该第一端耦接至该供应电位，而该第十四晶体管的该第二端耦接至第十二节点；

第二电阻器，耦接于该第十二节点和该接地电位之间；以及

第二运算放大器，具有正输入端、负输入端，以及输出端，其中该第二运算放大器的该正输入端耦接至该第十二节点，该第二运算放大器的该负输入端用于接收参考电位，而该第二运算放大器的该输出端耦接至该第一节点。

10.根据权利要求9所述的电流导向数字转模拟转换器，其特征在于，该第十四晶体管为P型金氧半场效晶体管(P-channelMetal-Oxide-SemiconductorField-EffectTransistor，PMOSFET)。

11.一种电流导向数字转模拟转换器，其特征在于，包括：

第一晶体管，具有控制端、第一端，以及第二端，其中该第一晶体管的该控制端耦接至第一节点，该第晶体管的该第一端耦接至供应电位，而该第一晶体管的该第二端耦接至第二节点；

第二晶体管，具有控制端、第一端，以及第二端，其中该第二晶体管的该控制端耦接至第三节点，该第二晶体管的该第一端耦接至该第二节点，而该第二晶体管的该第二端耦接至第四节点；

第三晶体管，具有控制端、第一端，以及第二端，其中该第三晶体管的该控制端用于接收反相第二控制信号，该第三晶体管的该第一端耦接至该第四节点，而该第三晶体管的该第二端耦接至接地电位；

第四晶体管，具有控制端、第一端，以及第二端，其中该第四晶体管的该控制端用于接收第二控制信号，该第四晶体管的该第一端耦接至该第四节点，而该第四晶体管的该第二端耦接至输出节点；

第一电阻器，耦接于该输出节点和该接地电位之间；

第一运算放大器，具有正输入端、负输入端，以及输出端，其中该第一运算放大器的该正输入端耦接至第五节点，该第一运算放大器的该负输入端耦接至该第三节点，而该第一运算放大器的该输出端回授至该第一运算放大器的该负输入端；

第五晶体管，具有控制端、第一端，以及第二端，其中该第五晶体管的该控制端耦接至该第五节点，该第五晶体管的该第一端耦接至该供应电位，而该第五晶体管的该第二端耦接至该第五节点；以及

电流吸收器，由该第五节点处抽取电流。

12.一种输出摆幅控制电路，其特征在于，包括：

第六晶体管，具有控制端、第一端，以及第二端，其中该第六晶体管的该控制端用于接收第一控制信号，该第六晶体管的该第一端耦接至供应电位，而该第六晶体管的该第二端耦接至第六节点；

第七晶体管，具有控制端、第一端，以及第二端，其中该第七晶体管的该控制端耦接至第七节点，该第七晶体管的该第一端耦接至该第六节点，而该第七晶体管的该第二端耦接至该第七节点；

第八晶体管，具有控制端、第一端，以及第二端，其中该第八晶体管的该控制端耦接至该第七节点，该第八晶体管的该第一端耦接至第八节点，而该第八晶体管的该第二端耦接至该第七节点；

第九晶体管，具有控制端、第一端，以及第二端，其中该第九晶体管的该控制端用于接收该第一控制信号，该第九晶体管的该第一端耦接至接地电位，而该第九晶体管的该第二端耦接至该第八节点；

第十晶体管，具有控制端、第一端，以及第二端，其中该第十晶体管的该控制端用于接收反相第一控制信号，该第十晶体管的该第一端耦接至该供应电位，而该第十晶体管的该第二端耦接至第九节点；

第十一晶体管，具有控制端、第一端，以及第二端，其中该第十一晶体管的该控制端耦接至第十节点，该第十一晶体管的该第一端耦接至该第九节点，而该第十一晶体管的该第二端耦接至该第十节点；

第十二晶体管，具有控制端、第一端，以及第二端，其中该第十二晶体管的该控制端耦接至该第十节点，该第十二晶体管的该第一端耦接至第十一节点，而该第十二晶体管的该第二端耦接至该第十节点；以及

第十三晶体管，具有控制端、第一端，以及第二端，其中该第十三晶体管的该控制端用于接收该反相第一控制信号，该第十三晶体管的该第一端耦接至该接地电位，而该第十三晶体管的该第二端耦接至该第十一节点；

其中该第七节点用于输出反相第二控制信号，而该第十节点用于输出第二控制信号。