CN108874007B - 射频电压-电流转换电路及将电压转换成电流的方法 - Google Patents
射频电压-电流转换电路及将电压转换成电流的方法 Download PDFInfo
- Publication number
- CN108874007B CN108874007B CN201710344725.6A CN201710344725A CN108874007B CN 108874007 B CN108874007 B CN 108874007B CN 201710344725 A CN201710344725 A CN 201710344725A CN 108874007 B CN108874007 B CN 108874007B
- Authority
- CN
- China
- Prior art keywords
- node
- resistor
- mos transistor
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种电压‑电流转换电路,能够在较小面积和较低功耗的情况下提供较大的输入线形范围。该电路包括:直流直流偏置电路,第一直流阻断电路,第二直流阻断电路,第一差分输入对和第二差分输入对;其中直流偏置电路被连接到第一和第二直流阻断电路,并且被配置成将偏置电压提供至第一和第二差分输入对;其中,第一直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间,第二直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间;以及,第一差分输入电路通过两个电阻被连接到第二差分电路。
Description
技术领域
本申请涉及一种电路,更具体地涉及一种射频(RF)电压-电流转换电路以及射频接收电路中用于将电压转换成电流的方法。
背景技术
在传统的RF接收前端电路中,电压-电流转换电路被连接在低噪放大器(LNA)和混频器之间,并且被布置成为驱动混频器提供电流。为了驱动混频器,电压-电流转换电路应具有较高线性度。在现有技术中,具有高线性度的电压-电流转换电路总是使用较大的电感器作为源极端处的源极衰减器、或者使用更多的电流源来增加额外的电流。然而,包括较大电感器或电流源的电路提高了产品成本或导致直流(DC)功率消耗的增加。
为了解决上述问题,可能有必要提供一种具有高线性度和低功耗的射频电压-电流转换电路及其转换方法。
发明内容
在一个实施例中,电压-电流转换电路包括:直流(DC)偏置电路,第一直流阻断电路,第二直流阻断电路,第一差分输入对和第二差分输入对;其中直流偏置电路被连接到第一和第二直流阻断电路,并且被配置成向第一和第二差分输入对提供偏置电压;其中,第一直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间,而且第二直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间;以及,其中,第一差分电路经由两个电阻被连接到第二差分电路。
优选地,该电路中,直流偏置电路包括第一电阻,第二电阻,第一MOS晶体管和第二MOS晶体管,
第一电阻的第一节点被连接到第一MOS晶体管的第一节点,第二电阻的第一节点被连接到第二MOS晶体管的第一节点,其中,第一电阻的电阻值等于第二电阻的电阻值,和
第一MOS晶体管的第二节点,第二MOS晶体管的第二节点,第一电阻的第二节点和第二电阻的第二节点中的任意两个相连;和
其中,直流偏置电路还包括第一电流源和第二电流源;
第一电流源被连接在第一电阻的第一节点和第一MOS晶体管的第一节点之间,和
第二电流源被连接在第二电阻的第一节点和第二MOS晶体管的第一节点之间;
其中,第一电流源的第一节点被连接到第一电阻的第一节点和电源,第一电流源的第二节点被连接到第一MOS晶体管的第一节点和第一MOS晶体管的第三节点,和
其中,第二电流源的第一节点被连接到第二电阻的第一节点和地,第二电流源的第二节点被连接到第二MOS晶体管的第一节点和第二MOS晶体管的第三节点。
优选地,该电路中,第一直流阻断电路包括第一电容器、第二电容器、第三电阻和第四电阻,第二直流阻断电路包括第三电容器、第四电容器、第五电阻和第六电阻;
其中,第一电容器的第一节点和第二电容器的第一节点相连,并且还被配置成接收正输入;第一电容器的第二节点被连接到第三电阻的第二节点;第二电容器的第二节点被连接到第四电阻的第二节点;
其中,第三电阻的第一节点、第一MOS晶体管的第一节点、第一MOS晶体管的第三节点和第一电流源的第二节点中的任意两个相连,第四电阻的第一节点、第二MOS晶体管的第一节点、第二MOS晶体管的第三节点和第二电流源的第二节点相连;
其中,第三电容器的第一节点和第四电容器的第一节点相连,并且还被配置成接收负输入;第三电容器的第二节点被连接到第五电阻的第二节点;第四电容器的第二节点被连接到第六电阻的第二节点;和
其中,第五电阻的第一节点、第三电阻的第一节点、第一MOS晶体管的第一节点、第一MOS晶体管的第三节点和第一电流源的第二节点中的任意两个相连,第六电阻的第一节点、第四电阻的第一节点、第二MOS晶体管的第一节点、第二MOS晶体管的第三节点和第二电流源的第二节点中的任意两个相连。
优选地,该电路中,第一差分输入对包括第三MOS晶体管和第四MOS晶体管,第二差分输入对包括第五MOS晶体管和第六MOS晶体管;
其中,第三MOS晶体管的第一节点、第一电流源的第一节点、第一电阻的第一节点和电压中的任意两个相连,第三MOS晶体管的第三节点被连接到第三电阻和第一电容器的第二节点;和
其中,第四MOS晶体管的第一节点、第三MOS晶体管的第一节点、第一电阻的第一节点和电源中的任意两个相连,第四MOS晶体管的第三节点被连接到第五电阻和第三电容器的第二节点;
其中,第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点的任意两个相连并且接地,第五MOS晶体管的第三节点被连接到第四电阻和第二电容器的第二节点;和
其中,第六MOS晶体管的第一节点、第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点的任意两个相连并且接地,第六MOS晶体管的第三节点被连接到第六电阻和第四电容器的第二节点。
优选地,该电路中,第一差分输入对通过第七电阻和第八电阻被连接到第二差分输入对;
其中,第七电阻的第一节点被连接到第八电阻的第一节点,第七电阻的第二节点被连接到第三MOS晶体管和第五MOS晶体管的第二节点;
其中,第八电阻的第二节点被连接到第四MOS晶体管和第六MOS晶体管的第二节点;
其中,第七电阻和第八电阻的第一节点均被连接到电压源的第一节点,并且电压源的第二节点、第六MOS晶体管的第一节点、第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点的任意两个相连并且接地;和
其中,第一、第三和第四MOS晶体管是NMOS晶体管,第二、第五和第六MOS晶体管是PMOS晶体管,并且每一个晶体管的第一节点是漏极,每一个晶体管的第二节点是源极,每一个晶体管的第三节点是栅极。
另一个实施例公开了一种用于通过电压-电流转换电路将电压转换为电流的方法,其中,该电路包括:直流(DC)偏置电路,第一直流阻断电路,第二直流阻断电路,第一差分输入对和第二差分输入对;其中,直流偏置电路被连接到第一和第二直流阻断电路;其中,第一直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间,而且第二直流阻断电路被连接在直流偏置电路和第一和第二差分输入对之间;以及,其中第一差分电路通过两个电阻被连接到第二差分电路;该方法包括:通过直流偏置电路产生偏置电压;通过第一和第二直流阻断电路阻断来自直流偏置电路的直流;通过第一和第二差分输入对输出差分输出电压;以及,通过两个电阻输出电路。
优选地,在该方法中,直流偏置电路包括第一电阻,第二电阻,第一MOS晶体管和第二MOS晶体管,
第一电阻的第一节点被连接到第一MOS晶体管的第一节点,第二电阻的第一节点被连接到第二MOS晶体管的第一节点,其中,第一电阻的电阻值等于第二电阻的电阻值;和
第一MOS晶体管的第二节点、第二MOS晶体管的第二节点、第一电阻的第二节点和第二电阻的第二节点中的任意两个相连;和
其中,直流偏置电路还包括第一电流源和第二电流源,
第一电流源被连接在第一电阻的第一节点和第一MOS晶体管的第一节点之间,和
第二电流源被连接在第二电阻的第一节点和第二MOS晶体管的第一节点之间;
其中,第一电流源的第一节点被连接到第一电阻的第一节点和电源,第一电流源的第二节点被连接到第一MOS晶体管的第一节点和第一MOS晶体管的第三节点之间;和
其中,第二电流源的第一节点被连接到第二电阻的第一节点和地,第二电流源的第二节点被连接到第二MOS晶体管的第一节点和第二MOS晶体管的第三节点。
优选地,在该方法中,第一直流阻断电路包括第一电容器、第二电容器、第三电阻和第四电阻,第二直流阻断电路包括第三电容器、第四电容器、第五电阻和第六电阻;
其中,第一电容器的第一节点和第二电容器的第一节点相连,并且被配置成接收正输入;第一电容器的第二节点被连接到第三电阻的第二节点;第二电容器的第二节点被连接到第四电阻的第二节点;
其中,第三电阻的第一节点、第一MOS晶体管的第一节点,第一MOS晶体管的第三节点和第一电流源的第二节点中的任意两个相连,第四电阻的第一节点、第二MOS晶体管的第一节点、第二MOS晶体管的第三节点和第二电流源的第二节点中的任意两个相连;
其中,第三电容器的第一节点和第四电容器的第一节点相连,并且被配置成将接收负输入;第三电容器的第二节点被连接到第五电阻的第二节点;第四电容器的第二节点被连接到第六电阻的第二节点;和
其中,第五电阻的第一节点、第三电阻的第一节点、第一MOS晶体管的第一节点、第一MOS晶体管的第三节点和第一电流源的第二节点中的任意两个相连,并且第六电阻的第一节点、第四电阻的第一节点、第二MOS晶体管的第一节点、第二MOS晶体管的第三节点和第二电流源的第二节点中的任意两个相连。
优选地,在该方法中,第一差分输入对包括第三MOS晶体管和第四MOS晶体管,第二差分输入对包括第五MOS晶体管和第六MOS晶体管;
第三MOS晶体管的第一节点、第一电流源的第一节点、第一电阻的第一节点和电源中的任意两个相连,第三MOS晶体管的第三节点被连接到电阻和第一电容器的第二节点;
其中,第四MOS晶体管的第一节点、第三MOS晶体管的第一节点、第一电流源的第一节点、第一电阻的第一节点和电源中的任意两个相连,第四MOS晶体管的第三节点被连接到第五电阻和第三电容器的第二节点。
其中,第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点中的任意两个相连并且接地,第五MOS晶体管的第三节点被连接到第四电阻和第二电容器的第二节点;和
其中,第六MOS晶体管的第一节点、第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点中的任意两个相连并且接地,第六MOS晶体管的第三节点被连接到第六电阻和第四电容器的第二节点。
优选地,在该方法中,第一差分输入对通过第七电阻和第八电阻被连接到第二差分输入对;
其中,第七电阻的第一节点被连接到第八电阻的第一节点,第七电阻的第二节点被连接第三MOS晶体管和第五MOS晶体管的第二节点;
其中,第八电阻的第二节点被连接到第四MOS晶体管和第六MOS晶体管的第二节点;
其中,第七电阻和第八电阻的第一节点均被连接到电压源的第一节点,并且电压源的第二节点、第六MOS晶体管的第一节点、第五MOS晶体管的第一节点、第二电流源的第一节点、第二电阻的第一节点中的任意两个相连并且接地;和
其中,第一、第三和第四MOS晶体管是NMOS晶体管,第二、第五和第六MOS晶体管是PMOS晶体管,并且每一个晶体管的第一节点是漏极,每一个晶体管的第二节点是源极,每一个晶体管的第三节点是栅极。
本发明相对于现有技术而言,主要的优点在于能够较小面积和较低功耗下提供较大的输入线形范围。
附图说明
下面参照附图对本发明的非限制性的、非穷尽的实施例进行描述,其中,除非另有说明,在各个附图中,相同的附图标记表示相同的部件。
图1是电压-电流转换电路的一个实施例的示意图。
图2是电压-电流转换电路的另一个实施例的示意图。
图3是图2所示的电压-电流转换电路的一个具体实施方式的示意图。
图4是图2所示的电压-电流转换电路的进一步的具体实施方式的示意图。
图5是用于通过电压-电流转换电路将电压转换成电流的方法的流程图。
具体实施方式
术语
如本文所用,术语“比率”指的是个数之比,假如第一差分输入对140的NMOS管的个数为10个,直流偏置电路110的NMOS管的个数为1个,则比率为10:1,此外这里指NMOS管的个数比与PMOS管的个数比相等,均为10:1。
如本文所用,术语“输入对”指的是一对差分信号的正负输入端。
现在将描述本发明的各方面和实施例。以下描述提供了用于彻底理解和实现这些示例描述的具体细节。然而,本领域技术人员将理解,本发明可以在没有这些细节的情况下实施。另外,一些公知的结构或功能可能没有进行详细的揭示或描述,以避免不必要地模糊相关描述。
图1是电压-电流转换电路100的一个实施例的示意图。该电压-电流转换电路100包括直流(DC)偏置电路110,第一直流阻断电路120,第二直流阻断电路130,第一差分输入对140和第二差分输入对150。在本实施例中,直流偏置电路110被连接到第一和第二直流阻断电路120、130,并且被配置成将偏置电压提供至第一和第二差分输入对140、150。在本实施例中,直流偏置电路110包括NMOS晶体管和PMOS晶体管。NMOS晶体管的第一节点被连接到电源(如图1所示的Vdd),NMOS晶体管的第二节点被连接到第一和第二直流阻断电路120,130,而且NMOS晶体管的第二节点被连接到PMOS晶体管的第二节点。PMOS晶体管的第三节点还被连接到第一和第二直流阻断电路120、130,而且PMOS晶体管的第一节点被接地。其中,每一个晶体管的第一节点是漏极,每一个晶体管的第二节点是源极,而且每一个晶体管的第三节点是栅极。第一直流阻断电路120被连接在直流偏置电路110和第一和第二差分输入对140、150之间,并且被配置成阻断来自直流偏置电路的直流,而且,第二直流阻断电路被连接在直流偏置电路110和第一和第二差分输入对140、150之间,并且被配置成阻断来自直流偏置电路110的直流。在本实施例中,第一和第二差分输入对140、150均包括NMOS晶体管和PMOS晶体管。NMOS晶体管和PMOS晶体管相互连接,并且第一差分电路140中的PMOS晶体管和NMOS晶体管通过两个电阻R1、R2被连接到第二差分电路150中的PMOS晶体管和NMOS晶体管。
在本实施例中,在工作期间,由于第一差分输入对140和直流偏置电路110中的NMOS晶体管之间的比率等于第二差分输入对150和直流偏置电路110中的PMOS晶体管之间的比率,第一和第二直流阻断电路120、130的DC电压分别等于来自直流偏置电路110的DC电压,即Vdd/2。第一直流阻断电路120的AC电压约等于第一差分输入对140中的一个NMOS晶体管的栅极上的AV电压和第二差分输入对150中的一个PMOS晶体管的栅极上的AV电压,而且该AC电压是正输入Vinp。以及,第二直流阻断电路130的AC电压约等于第一差分输入对140中的另一个NMOS晶体管的栅极上的AV电压和第二差分输入对150中的另一个PMOS晶体管的栅极上的AV电压,并且该AC(AV)电压是负输入Vinn。因此,流经两个电阻的一个的AC电流是Vinp/R1,并且流经两个电阻的另一个的AC电流是Vinn/R2,其中,R1的电阻值等于R2的电阻值,而且Vinn等于Vinp。电压-电流转换电路100的输入动态范围可以近似为gnd-Vthp~Vdd+Vthn,其中Vthp是PMOS晶体管的阈值电压,Vthn相当于NMOS晶体管的临界电压,而且DC电压Vdd的最小取值为Vdd>Vthp+Vthn。并且电压-电流转换电路100不会使用较大部件,比如电感器,从而可以降低产品成本。
图2是电压-电流转换电路的另一个实施例的示意图。该电压-电流转换电路200也包括直流(DC)偏置电流210,第一直流阻断电路220,第二直流阻断电路250,第一差分输入对240和第二差分输入对230。在本实施例中,第一和第二差分输入对240、230包括NMOS晶体管和PMOS晶体管。NMOS晶体管和PMOS晶体管相互连接,并且第一差分电路240中的NMOS晶体管和PMOS晶体管通过两个电阻R7、R8被连接到第二差分电路230中的NMOS晶体管和PMOS晶体管。更具体地,直流偏置电路210包括第一电阻R1,第二电阻R2,第一MOS晶体管M1,第二MOS晶体管M2,第一电流源I1和第二电流源I2。
在本实施例中,第一电阻R1的第一节点被连接到第一MOS晶体管M1的第一节点,第二电阻R2的第一节点被连接到第二MOS晶体管M2的第一节点,以及,第一MOS晶体管M1的第二节点、第二MOS晶体管M2的第二节点、第一电阻R1的第二节点和第二电阻R2的第二节点中的任意两个节点相连接。第一电流源I1被连接在第一电阻R1的第一节点和第一MOS晶体管M1的第一节点之间;以及,第二电流源I2被连接在第二电阻R2的第一节点和第二MOS晶体管M2的第一节点之间。
仍在本实施例中,第一电流源I1的第二节点,和第一MOS晶体管M1的第一和第三节点被连接到第一和第二直流阻断电路220、250,并且,第二电流源I2的第二节点和第二MOS晶体管M2的第一和第三节点也被连接到第一和第二直流阻断电路220、250。随后,第一和第二直流阻断电路220、250分别被连接到第一和第二差分输入对240、230。第一差分输入对240经由第七电阻R7和第八电阻R8被连接到第二差分输入对230,其中,第一和第二差分输入对240、230的第一节点均通过电压源接地。其中,第一电流源I1的第一节点被连接到第一电阻R1的第一节点和电源,第一电流源I1的第二节点被连接到第一MOS晶体管M1的第一节点和第一MOS晶体管M1的第三节点,和第二电流源I2的第一节点被连接到第二电阻R2的第一节点和地面,并且,第二电流源I2的第二节点被连接到第二MOS晶体管M2的第一节点和第二MOS晶体管M2的第三节点。
其中,第一MOS晶体管M1是NMOS晶体管,第二MOS晶体管M2是PMOS晶体管,而且,M1和M2均采用二极管连接,也就是M1和M2的漏极和栅极短路。每一个晶体管的第一节点是漏极,每一个晶体管的第二节点是源极,每一个晶体管的第三节点是栅极。电源包括正电源Vdd,并且,R1的电阻值等于R2的电阻值。因此,点N1上的电压值是Vdd/2。
在本实施例中,在工作期间,由于第一差分输入对240中的NMOS晶体管和直流偏置电路210中的NMOS晶体管M1之间的比率等于第二差分输入对230中的PMOS晶体管和直流偏置电路210中的PMOS晶体管M2之间的比率,第一和第二直流阻断电路220、250的DC电压分别等于N1点上的DC电压,即Vdd/2。第一直流阻断电路220的AC电压约等于第一差分输入对240中的一个NMOS晶体管的栅极上的AV电压和第二差分输入对230中的一个PMOS晶体管的栅极上的AV电压,并且该AC?电压是正输入Vinp。而且,第二直流阻断电路250的AC电压约等于第一差分输入对240中的另一个NMOS晶体管的栅极上的AV电压和第二差分输入对230中的另一个PMOS晶体管的栅极上的AV电压,并且该AC电压是负输入Vinn。因此,流经两个电阻中的一个的AC电流是Vinp/R7,以及流经另一个的AC电流是Vinn/R8,其中,R7的电阻值等于R8的电阻值,并且Vinn等于Vinp。电压-电流转换电路200的输入动态范围可以近似为gnd-Vthp~Vdd+Vthn,其中,Vthp是PMOS晶体管的临界电压,Vthn是NMOS晶体管的临界电压,以及DC电压Vdd可以取小值,其中Vdd>Vthp+Vthn。输入动态范围很大,因此DC电压可以很小,这可以降低DC功率消耗并且电压-电流转换电路200不会使用较大部件,例如电感器,从而可以降低产品成本。
图3是图2所示的电压-电流转换电路300的具体实施方式的示意图。电压-电流转换电路300还包括直流(DC)偏置电路310,第一直流阻断电路320,第二直流阻断电路350,第一差分输入对340和第二差分输入对330。在本实施例中,第一和第二差分输入对340、330均包括NMOS晶体管和PMOS晶体管。NMOS晶体管和PMOS晶体管相互连接,并且第一差分电路340中的PMOS晶体管和NMOS晶体管通过两个电阻R7、R8被连接到第二差分电路330中的PMOS晶体管和NMOS晶体管。在本实施例中,直流偏置电路310包括第一电阻R1,第二电阻R2,第一MOS晶体管M1,第二MOS晶体管M2,第一电流源I1和第二电流源I2。上述元件之间的连接关系与图2相似,对于图2已经描述的元件省略细节。
如图3所示,第一直流阻断电路320包括第一电容器C1,第二电容器C2,第三电阻R3和第四电阻R4,以及第二直流阻断电路350包括第三电容C3,第四电容C4,第五电阻R5和第六电阻R6。在本实施例中,第一电容器C1的第一节点与第二电容器C2的第一节点相连接,并且还被配置成接收正输入Vinp;第一电容器C1的第二节点被连接到第三电阻R3的第二节点;第二电容器C2的第二节点被连接到第四电阻R4的第二节点;第三电阻R3的第一节点,第一MOS晶体管M1的第一节点,第一MOS晶体管M1的第三节点和第一电流源I1的第二节点中的任意两个节点相连,并且,第四电阻R4的第一节点,第二MOS晶体管M2的第一节点,第二MOS晶体管M2的第三节点和第二电流源I2的第二节点中的任意两个相连。
仍在本实施例中,第三电容器C3的第一节点和第四电容器C4的第一节点相连,并且还被配置成接收负输入Vinn;第三电容器C3的第二节点被连接到第五电阻R5的第二节点;第四电阻C4的第二节点被连接到第六电阻R6的第二节点;并且,第五电阻R5的第一节点,第三电阻R3的第一节点,第一MOS晶体管M1的第一节点,第一MOS晶体管M1的第三节点和第一电流源I1的第二节点中的任意两个相连,并且,第六电阻R6的第一节点,第四电阻R4的第一节点,第二MOS晶体管M2的第一节点,第二MOS晶体管M2的第三节点和第二电流源I2的第二节点中的任意两个相连。其中,第一电容器C1和第三电阻R3的第二节点均被连接到第一差分电路340,并且,第二电容器C2和第四电阻R4的第二节点均被连接到第二差分电路330;以及,其中第二电容器C3和第五电阻R5的第二节点均被连接到第一差分电路340,和第四电容器C4和第六电阻R6的第二节点均被连接到第二差分电路330。第一差分输入对340和第二差分输入对330通过第七电阻R7和第八电阻R8相连,其中第一和第二差分输入对340、330的第一节点均通过电压源被接地。
在本实施例中,在工作期间,由于第一差分输入对340中的NMOS晶体管和直流偏置电路310中的NMOS晶体管M1之间的比率等于第二差分输入对330中的PMOS晶体管和直流偏置电路310中的PMOS晶体管M2之间的比率,第一和第二直流阻断电路320、350的DC电压分别等于点N1上的DC电压,即Vdd/2。点N2上的AC电压约等于第一差分输入对340中的一个NMOS晶体管的栅极上的AV电压和第二差分输入对330中的一个PMOS晶体管上的栅极的AV电压。N3上的AC电压约等于第一差分输入对340中的另一个NMOS晶体管的栅极上的AV电压和第二差分输入对330中的另一个PMOS晶体管的栅极上的AV电压,并且该AC电压是负输入Vinn。因此,流经第七电阻R7的AC电流是Vinp/R7,流经第八电阻的AC电流是Vinn/R8,其中R1的电阻值等于R2的电阻值,并且Vinn等于Vinp。电压-电流转换电路400的输入动态范围可以近似为gnd-Vthp~Vdd+Vthn,其中Vthp是PMOS晶体管的临界电压,Vthn是NMOS晶体管的临界电压,DC电压Vdd可以取小值,其中Vdd>Vthp+Vthn。输入动态范围很大,因此DC电压可以很小,这能够降低DC功率消耗,并且电压-电流转换电路100不会使用较大部件,例如电感器,从而能够降低产品成本。
图4是图2所示的电压-电流转换电路400的进一步的具体实施方式的示意图。在本实施例中,直流偏置电路410和第一和第二DC中的电路420、450包括如直流偏置电路310和第一和第二直流阻断电路320、350中描述的同样的元件,并且这些元件之间的连接关系与图3的相似,因此对于图3已经描述的元件将省略细节。
如图4所示,第一差分输入对440包括第三MOS晶体管M3和第四MOS晶体管M4,第二差分输入对430包括第五MOS晶体管M5和第六MOS晶体管M6。在本实施例中,第五MOS晶体管M5的第一节点、第二电流源I2的第一节点、第二电阻R2的第一节点中的任意两个相连并且被接地,第五MOS晶体管M5的第三节点被连接到第四电阻和第二电容器C2的第二节点,并且,第六MOS晶体管M6的第一节点、第五MOS晶体管M5的第一节点、第二电流源I2的第一节点、第二电阻R2的第一节点中的任意两个相连并且被接地,第六MOS晶体管M6的第三节点被连接到第六电阻R6和第四电容器C4的第二节点。
仍在本实施例中,第七电阻R7的第一节点被连接到第八电阻R8的第一节点,第六电阻R7的第二节点被连接到第三MOS晶体管M3和第五MOS晶体管M5的第二节点,第八电阻R8的第二节点被连接到第四MOS晶体管M4和第六MOS晶体管M6的第二节点。其中,第七电阻R7和第八电阻R8的第一节点均被连接到电压源的第一节点,并且,电压源的第二节点、第六MOS晶体管M6的第一节点、第五MOS晶体管M5的第一节点、第二电流源I2的第一节点、第二电阻R2的第一节点中的任意两个相连并且被接地。
其中,第三和第四MOS晶体管M3、M4是NMOS晶体管,第五和第六MOS晶体管M5、M6是PMOS晶体管。每一个晶体管的第一节点是漏极,每一个晶体管的第二节点是源极,每一个晶体管的第三节点是栅极。电源包括地(gnd)。
参见图4,在工作期间,由于第三MOS晶体管M3、第四MOS晶体管M4、第一MOS晶体管M1之间的比率等于第五MOS晶体管M5、第六MOS晶体管M6和第二MOS晶体管M2之间的比率,点N2和N3上的DC电压分别等于点N1上的DC电压,即Vdd/2。点N2上的AC电压约等于第三MOS晶体管M3的栅极上的AV电压和第五MOS晶体管M5的栅极上的AV电压,并且该AC电压等于正输入Vinp。点N3上的AC电压约等于第四MOS晶体管M4的栅极上的AV电压和第六MOS晶体管M6的栅极上的AV电压,该AC电压是负输入Vinn。因此,流经第七电阻R7的AC电流是Vinp/R7,流经第八电阻的AC电流是Vinn/R8,其中,R7的电阻值等于R8的电阻值,并且Vinn等于Vinp。电压-电流转换电路400输入动态范围可以近似为gnd-Vthp~Vdd+Vthn,其中,Vthp是PMOS晶体管的临界电压,Vthn是NMOS晶体管的临界电压,该DC电压Vdd可以取小值,其中Vdd>Vthp+Vthn。动态输入范围很大,因此DC电压可以很小,这能够降低DC功率消耗并且电压-电流转换电路100不会使用较大部件,例如电感器,从而可以降低产品成本。
图5是用于将电压转换成电流的方法500的流程图。该方法500被电压-电流转换电路,例如如图4所示的电压-电流转换电路400执行,包括:步骤510,通过直流偏置电路产生偏置电压;步骤520,通过第一和第二直流阻断电路阻断来自直流偏置电路的直流;步骤530,通过第一和第二差分输入对输出差分输出电压;和,步骤540,输出流经两个电阻的电流。
在本实施例中,在执行方法500期间,由于第三MOS晶体管M3、第四MOS晶体管M4和第一MOS晶体管M1之间的比率等于第五MOS晶体管M5、第六MOS晶体管M6和第二MOS晶体管M2之间的比率,点N2和N3上的DC电压分别等于点N1上的DC电压,即Vdd/2。点N2上的AC电压约等于第三MOS晶体管M3的栅极上的AV电压和第二MOS晶体管M5的栅极上的AV电压,并且该AC电压是正输入Vinp。点N3上的AC电压约等于第四MOS晶体管M4的栅极上的AV电压和第六MOS晶体管M6,并且该AC电压是负输入Vinn。因此,流经第七电阻R7的AC电流是Vinp/R7,流经第八电阻R8的AC电流是Vinn/R8,其中R7的电阻值等于R8的电阻值,并且Vinn等于Vinp。电压-电流转换电路400输入动态范围可以近似为gnd-Vthp~Vdd+Vthp,其中,Vthp是PMOS晶体管的临界电压,Vthn是NMOS晶体管的临界电压,DC电压可以取小值,其中Vdd>Vthp+Vthn。输入动态范围很大,因此DC电压可以很小,这能够降低DC功率消耗并且电压-电流转换电路100不会使用较大部件,例如电感器,从而可以降低产品成本。
本领域普通技术人员应当理解,来自不同实施例的组件可以组合产生另一种技术方案。该书面描述使用了示例来公开本发明,包括最佳模式,并且还是得本领域的任何普通技术人员能够实践本发明,包括制造和使用任何装置或系统以及执行任何结合的方法。本发明的专利保护范围由权利要求书限定,并且可以包括本领域普通技术人员想到的其他实施例。如果其他实施例具有与本权利要求的文字语言并无不同的结果元件,或者它们包括与本权利要求的文字语言并无实质差异的等同结构元件,则这些实施例均落在本权利要求的保护范围内。
Claims (8)
1.一种电压-电流转换电路,其特征在于,包括:
直流偏置电路,第一直流阻断电路,第二直流阻断电路,第一差分输入对和第二差分输入对;
其中,所述直流偏置电路被连接到所述第一和第二直流阻断电路,并且被配置成将偏置电压提供至所述第一和第二差分输入对;
其中,所述第一直流阻断电路被连接在所述直流偏置电路和所述第一和第二差分输入对之间,所述第二直流阻断电路被连接在所述直流偏置电路和所述第一和第二差分输入对之间;和
其中,第一差分电路通过两个电阻被连接到第二差分电路;
所述第一差分输入对包括第三MOS晶体管和第四MOS晶体管,所述第二差分输入对包括第五MOS晶体管和第六MOS晶体管,所述第一差分输入对通过第七电阻和第八电阻被连接到所述第二差分输入对,所述第七电阻的第一节点被连接到所述第八电阻的第一节点,所述第七电阻的第二节点被连接到所述第三MOS晶体管和所述第五MOS晶体管的第二节点,所述第八电阻的第二节点被连接到所述第四MOS晶体管和所述第六MOS晶体管的第二节点,其中,所述第三和第四MOS晶体管是NMOS晶体管,所述第五和第六MOS晶体管是PMOS晶体管,所述晶体管的第一节点是漏极,所述晶体管的第二节点是源极;
其中,所述直流偏置电路包括第一电阻,第二电阻,第一MOS晶体管和第二MOS晶体管,
所述第一电阻的第一节点被连接到所述第一MOS晶体管的第一节点,所述第二电阻的第一节点被连接到所述第二MOS晶体管的第一节点,其中,所述第一电阻的电阻值等于所述第二电阻的电阻值,和
所述第一MOS晶体管的第二节点,所述第二MOS晶体管的第二节点,所述第一电阻的第二节点和所述第二电阻的第二节点中的任意两个都相连;和
其中,所述直流偏置电路还包括第一电流源和第二电流源;
所述第一电流源被连接在所述第一电阻的所述第一节点和所述第一MOS晶体管的所述第一节点之间,和
所述第二电流源被连接在所述第二电阻的所述第一节点和所述第二MOS晶体管的所述第一节点之间;
其中,所述第一电流源的第一节点被连接到所述第一电阻的第一节点和电源,所述第一电流源的第二节点被连接到所述第一MOS晶体管的所述第一节点和所述第一MOS晶体管的第三节点,和
其中,所述第二电流源的第一节点被连接到所述第二电阻的所述第一节点和地,所述第二电流源的第二节点被连接到所述第二MOS晶体管的所述第一节点和所述第二MOS晶体管的第三节点。
2.如权利要求1所述的电压-电流转换电路,其特征在于,所述第一直流阻断电路包括第一电容器、第二电容器、第三电阻和第四电阻,所述第二直流阻断电路包括第三电容器、第四电容器、第五电阻和第六电阻;
其中,所述第一电容器的第一节点和所述第二电容器的第一节点相连,并且还被配置成接收正输入;所述第一电容器的第二节点被连接到所述第三电阻的第二节点;所述第二电容器的第二节点被连接到所述第四电阻的第二节点;
其中,所述第三电阻的第一节点、所述第一MOS晶体管的所述第一节点、所述第一MOS晶体管的所述第三节点和所述第一电流源的所述第二节点中的任意两个都相连,所述第四电阻的第一节点、所述第二MOS晶体管的所述第一节点、所述第二MOS晶体管的所述第三节点和所述第二电流源的所述第二节点相连;
其中,所述第三电容器的第一节点和所述第四电容器的第一节点相连,并且还被配置成接收负输入;所述第三电容器的第二节点被连接到所述第五电阻的第二节点;所述第四电容器的第二节点被连接到所述第六电阻的第二节点;和
其中,所述第五电阻的第一节点、所述第三电阻的所述第一节点、所述第一MOS晶体管的所述第一节点、所述第一MOS晶体管的所述第三节点和所述第一电流源的所述第二节点中的任意两个都相连,所述第六电阻的第一节点、所述第四电阻的所述第一节点、所述第二MOS晶体管的所述第一节点、所述第二MOS晶体管的所述第三节点和所述第二电流源的所述第二节点中的任意两个都相连。
3.如权利要求2所述的电压-电流转换电路,其特征在于,所述第一差分输入对包括第三MOS晶体管和第四MOS晶体管,所述第二差分输入对包括第五MOS晶体管和第六MOS晶体管;
其中,所述第三MOS晶体管的第一节点、所述第一电流源的所述第一节点、所述第一电阻的所述第一节点和所述电压中的任意两个都相连,所述第三MOS晶体管的第三节点被连接到所述第三电阻和所述第一电容器的第二节点;和
其中,所述第四MOS晶体管的第一节点、所述第三MOS晶体管的所述第一节点、所述第一电阻的所述第一节点和所述电源中的任意两个都相连,所述第四MOS晶体管的第三节点被连接到所述第五电阻和所述第三电容器的第二节点;
其中,所述第五MOS晶体管的第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点的任意两个都相连并且接地,所述第五MOS晶体管的第三节点被连接到所述第四电阻和所述第二电容器的第二节点;和
其中,所述第六MOS晶体管的第一节点、所述第五MOS晶体管的所述第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点的任意两个都相连并且接地,所述第六MOS晶体管的第三节点被连接到所述第六电阻和所述第四电容器的第二节点。
4.如权利要求3所述的电压-电流转换电路,其特征在于,所述第一差分输入对通过第七电阻和第八电阻被连接到所述第二差分输入对;
其中,所述第七电阻的第一节点被连接到所述第八电阻的第一节点,所述第七电阻的第二节点被连接到所述第三MOS晶体管和所述第五MOS晶体管的第二节点;
其中,所述第八电阻的第二节点被连接到所述第四MOS晶体管和所述第六MOS晶体管的第二节点;
其中,所述第七电阻和第八电阻的第一节点均被连接到电压源的第一节点,并且所述电压源的第二节点、所述第六MOS晶体管的所述第一节点、所述第五MOS晶体管的所述第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点的任意两个都相连并且接地;和
其中,所述第一、第三和第四MOS晶体管是NMOS晶体管,所述第二、第五和第六MOS晶体管是PMOS晶体管,并且每一个所述晶体管的第一节点是漏极,每一个所述晶体管的第二节点是源极,每一个所述晶体管的第三节点是栅极。
5.一种通过电压-电流转换电路将电压转换成电流的方法,其特征在于,该电路包括:直流直流偏置电路,第一直流阻断电路,第二直流阻断电路,第一差分输入对和第二差分输入对;
其中,所述直流偏置电路被连接到所述第一和第二直流阻断电路;
其中,所述第一直流阻断电路被连接在所述直流偏置电路和所述第一和第二差分输入对之间,所述第二直流阻断电路被连接在所述直流偏置电路和所述第一和第二差分输入对之间;和
其中,所述第一差分电路通过两个电阻被连接到所述第二差分电路;所述第一差分输入对包括第三MOS晶体管和第四MOS晶体管,所述第二差分输入对包括第五MOS晶体管和第六MOS晶体管,所述第一差分输入对通过第七电阻和第八电阻被连接到所述第二差分输入对,所述第七电阻的第一节点被连接到所述第八电阻的第一节点,所述第七电阻的第二节点被连接到所述第三MOS晶体管和所述第五MOS晶体管的第二节点,所述第八电阻的第二节点被连接到所述第四MOS晶体管和所述第六MOS晶体管的第二节点,其中,所述第三和第四MOS晶体管是NMOS晶体管,所述第五和第六MOS晶体管是PMOS晶体管,所述晶体管的第一节点是漏极,所述晶体管的第二节点是源极;
所述方法包括:
通过直流偏置电路产生偏置电压;
通过所述第一和第二直流阻断电路阻断来自所述直流偏置电路的直流;
通过所述第一和第二差分输入对输出差分输出电压;和
输出流经所述两个电阻的电流;其中,所述直流偏置电路包括第一电阻,第二电阻,第一MOS晶体管和第二MOS晶体管,
所述第一电阻的第一节点被连接到所述第一MOS晶体管的第一节点,所述第二电阻的第一节点被连接到所述第二MOS晶体管的第一节点,其中,所述第一电阻的电阻值等于所述第二电阻的电阻值;和
所述第一MOS晶体管的第二节点、所述第二MOS晶体管的第二节点、所述第一电阻的第二节点和所述第二电阻的第二节点中的任意两个都相连;和
其中,所述直流偏置电路还包括第一电流源和第二电流源,
所述第一电流源被连接在所述第一电阻的所述第一节点和所述第一MOS晶体管的所述第一节点之间,和
所述第二电流源被连接在所述第二电阻的所述第一节点和所述第二MOS晶体管的所述第一节点之间;
其中,所述第一电流源的第一节点被连接到所述第一电阻的所述第一节点和电源,所述第一电流源的第二节点被连接到所述第一MOS晶体管的所述第一节点和所述第一MOS晶体管的第三节点之间;和
其中,所述第二电流源的第一节点被连接到所述第二电阻的所述第一节点和地,所述第二电流源的第二节点被连接到所述第二MOS晶体管的所述第一节点和所述第二MOS晶体管的第三节点。
6.如权利要求5所述的通过电压-电流转换电路将电压转换成电流的方法,其特征在于,其中,所述第一直流阻断电路包括第一电容器、第二电容器、第三电阻和第四电阻,所述第二直流阻断电路包括第三电容器、第四电容器、第五电阻和第六电阻;
其中,所述第一电容器的第一节点和所述第二电容器的第一节点相连,并且被配置成接收正输入;所述第一电容器的第二节点被连接到所述第三电阻的第二节点;所述第二电容器的第二节点被连接到所述第四电阻的第二节点;
其中,所述第三电阻的第一节点、所述第一MOS晶体管的所述第一节点,所述第一MOS晶体管的所述第三节点和所述第一电流源的所述第二节点中的任意两个都相连,所述第四电阻的第一节点、所述第二MOS晶体管的所述第一节点、所述第二MOS晶体管的所述第三节点和所述第二电流源的所述第二节点中的任意两个都相连;
其中,所述第三电容器的第一节点和所述第四电容器的第一节点相连,并且被配置成将接收负输入;所述第三电容器的第二节点被连接到所述第五电阻的第二节点;所述第四电容器的第二节点被连接到所述第六电阻的第二节点;和
其中,所述第五电阻的第一节点、所述第三电阻的所述第一节点、所述第一MOS晶体管的所述第一节点、所述第一MOS晶体管的所述第三节点和所述第一电流源的所述第二节点中的任意两个都相连,并且所述第六电阻的第一节点、所述第四电阻的所述第一节点、所述第二MOS晶体管的所述第一节点、所述第二MOS晶体管的所述第三节点和所述第二电流源的所述第二节点中的任意两个都相连。
7.如权利要求6所述的通过电压-电流转换电路将电压转换成电流的方法,其特征在于,所述第一差分输入对包括第三MOS晶体管和第四MOS晶体管,所述第二差分输入对包括第五MOS晶体管和第六MOS晶体管;
所述第三MOS晶体管的第一节点、所述第一电流源的所述第一节点、所述第一电阻的所述第一节点和所述电源中的任意两个都相连,所述第三MOS晶体管的第三节点被连接到所述电阻和所述第一电容器的第二节点;
其中,所述第四MOS晶体管的第一节点、所述第三MOS晶体管的所述第一节点、所述第一电流源的所述第一节点、所述第一电阻的所述第一节点和所述电源中的任意两个都相连,所述第四MOS晶体管的第三节点被连接到所述第五电阻和所述第三电容器的第二节点;
其中,所述第五MOS晶体管的第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点中的任意两个都相连并且接地,所述第五MOS晶体管的第三节点被连接到所述第四电阻和所述第二电容器的第二节点;和
其中,所述第六MOS晶体管的第一节点、所述第五MOS晶体管的所述第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点中的任意两个都相连并且接地,所述第六MOS晶体管的第三节点被连接到所述第六电阻和所述第四电容器的第二节点。
8.如权利要求7所述的通过电压-电流转换电路将电压转换成电流的方法,其特征在于,其中,所述第一差分输入对通过第七电阻和第八电阻被连接到所述第二差分输入对;
其中,所述第七电阻的第一节点被连接到所述第八电阻的第一节点,所述第七电阻的第二节点被连接所述第三MOS晶体管和所述第五MOS晶体管的第二节点;
其中,所述第八电阻的第二节点被连接到所述第四MOS晶体管和所述第六MOS晶体管的第二节点;
其中,所述第七电阻和第八电阻的第一节点均被连接到所述电压源的第一节点,并且所述电压源的第二节点、所述第六MOS晶体管的所述第一节点、所述第五MOS晶体管的所述第一节点、所述第二电流源的所述第一节点、所述第二电阻的所述第一节点中的任意两个都相连并且接地;和
其中,所述第一、第三和第四MOS晶体管是NMOS晶体管,所述第二、第五和第六MOS晶体管是PMOS晶体管,并且每一个所述晶体管的所述第一节点是漏极,每一个所述晶体管的所述第二节点是源极,每一个所述晶体管的所述第三节点是栅极。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710344725.6A CN108874007B (zh) | 2017-05-16 | 2017-05-16 | 射频电压-电流转换电路及将电压转换成电流的方法 |
US15/619,487 US10061333B1 (en) | 2017-05-16 | 2017-06-11 | Radio frequency voltage-to-current converting circuit and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710344725.6A CN108874007B (zh) | 2017-05-16 | 2017-05-16 | 射频电压-电流转换电路及将电压转换成电流的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108874007A CN108874007A (zh) | 2018-11-23 |
CN108874007B true CN108874007B (zh) | 2020-09-25 |
Family
ID=63208228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710344725.6A Active CN108874007B (zh) | 2017-05-16 | 2017-05-16 | 射频电压-电流转换电路及将电压转换成电流的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10061333B1 (zh) |
CN (1) | CN108874007B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114077272B (zh) * | 2020-08-13 | 2022-12-23 | 博通集成电路(上海)股份有限公司 | 一种射频功率整流器电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642788B1 (en) * | 2001-11-05 | 2003-11-04 | Xilinx, Inc. | Differential cascode amplifier |
CN102783017A (zh) * | 2010-01-07 | 2012-11-14 | 德州仪器公司 | 具有改进的输入电阻和受控共模的放大器 |
CN104333330A (zh) * | 2014-10-10 | 2015-02-04 | 电子科技大学 | 一种带有直流偏置转换结构的cmos上变频电路 |
CN104348430A (zh) * | 2013-07-30 | 2015-02-11 | 上海海尔集成电路有限公司 | 低噪声放大器和芯片 |
CN105024663A (zh) * | 2014-04-18 | 2015-11-04 | 清华大学 | 一种跨导放大器及高鲁棒性混频器电路 |
CN105337579A (zh) * | 2014-08-06 | 2016-02-17 | 南京能瑞自动化设备股份有限公司 | 一种低压低功耗有源混频器 |
CN105393644A (zh) * | 2013-03-28 | 2016-03-09 | 伟创力加拿大国际服务公司 | 用于独立控制串联发光二极管的电路和方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994006206A1 (en) * | 1992-08-27 | 1994-03-17 | Motorola Inc. | Push pull buffer with noise cancelling symmetry |
US7215201B2 (en) * | 2005-06-20 | 2007-05-08 | Texas Instruments Norway As | Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit |
US7764124B2 (en) * | 2006-09-26 | 2010-07-27 | Project Ft, Inc. | Broadband low noise amplifier |
US8841968B2 (en) * | 2012-09-26 | 2014-09-23 | Broadcom Corporation | Class-AB radio frequency amplifier for envelope detector |
US9548731B2 (en) * | 2015-06-16 | 2017-01-17 | Tagore Technology, Inc. | High performance radio frequency switch |
-
2017
- 2017-05-16 CN CN201710344725.6A patent/CN108874007B/zh active Active
- 2017-06-11 US US15/619,487 patent/US10061333B1/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642788B1 (en) * | 2001-11-05 | 2003-11-04 | Xilinx, Inc. | Differential cascode amplifier |
CN102783017A (zh) * | 2010-01-07 | 2012-11-14 | 德州仪器公司 | 具有改进的输入电阻和受控共模的放大器 |
CN105393644A (zh) * | 2013-03-28 | 2016-03-09 | 伟创力加拿大国际服务公司 | 用于独立控制串联发光二极管的电路和方法 |
CN104348430A (zh) * | 2013-07-30 | 2015-02-11 | 上海海尔集成电路有限公司 | 低噪声放大器和芯片 |
CN105024663A (zh) * | 2014-04-18 | 2015-11-04 | 清华大学 | 一种跨导放大器及高鲁棒性混频器电路 |
CN105337579A (zh) * | 2014-08-06 | 2016-02-17 | 南京能瑞自动化设备股份有限公司 | 一种低压低功耗有源混频器 |
CN104333330A (zh) * | 2014-10-10 | 2015-02-04 | 电子科技大学 | 一种带有直流偏置转换结构的cmos上变频电路 |
Also Published As
Publication number | Publication date |
---|---|
US10061333B1 (en) | 2018-08-28 |
CN108874007A (zh) | 2018-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4832965B2 (ja) | スイッチ回路装置、スイッチ回路装置を用いた無線回路装置及びサンプリング回路装置 | |
US7498847B2 (en) | Output driver that operates both in a differential mode and in a single mode | |
US10637418B2 (en) | Stacked power amplifiers using core devices | |
US20060202721A1 (en) | Differential comparator with extended common mode voltage range | |
JP2010239481A (ja) | 半導体集積回路装置 | |
US9214929B2 (en) | Waveform conversion circuit with reduced jitter | |
TWI487262B (zh) | 電壓/電流轉換電路 | |
US8854105B2 (en) | Signal receiver and signal transmission apparatus | |
KR102468736B1 (ko) | 하이브리드 차동 포락선 검출기 및 전파 정류기를 위한 장치 및 방법 | |
CN108874007B (zh) | 射频电压-电流转换电路及将电压转换成电流的方法 | |
US8264276B2 (en) | Low-noise amplifier | |
US7825716B1 (en) | Mixer circuit | |
US20100283535A1 (en) | System and Method for a Reference Generator | |
CN111384940A (zh) | 一种高线性度宽摆幅cmos电压跟随器 | |
Alaybeyoglu et al. | Frequency agile filter structure improved by MOS-only technique | |
KR101661848B1 (ko) | 컴플리먼터리 cmos 패러럴 푸시 풀을 이용한 저전력 쿼드러처 신호 발생 장치 | |
CN105356883A (zh) | 电流导向数字转模拟转换器和输出摆幅控制电路 | |
CN114629456A (zh) | 输出级电路和ab类放大器 | |
US9431964B2 (en) | Operational amplifier and method of operating the operational amplifier | |
CN114077272B (zh) | 一种射频功率整流器电路 | |
CN114039560B (zh) | 一种运算放大器及其输出级电路 | |
CN114362700B (zh) | 差分放大器及其背栅控制方法 | |
US11165365B1 (en) | RF power rectifier circuit | |
US7236030B2 (en) | Method to implement hysteresis in a MOSFET differential pair input stage | |
US20100033249A1 (en) | Differential amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |