CN109643137A - 低压参考电流电路 - Google Patents

Abstract

一种电流参考电路，包括：电流源，第一p沟道金属氧化物半导体(p‑channel metal oxide semiconductor，PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到电流源的漏极，以及n沟道MOS(n‑channel MOS，NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。所述电流参考电路还包括第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子，第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极，以及第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。

Description

低压参考电流电路

技术领域

本发明通常涉及电流参考电路，并且更具体地涉及在低电压下操作的电流参考电路。

背景技术

集成电路部件的尺寸继续缩小，并且电池供电设备的需求持续增加。参考电流电路广泛用于集成电路中以产生偏置电流。然而，随着电源电压的下降，一些常用的参考电流电路在低电压条件下不再能够运行或运行不良。因此，电源电压表现为参考电流电路设计中的挑战之一。大多数模拟系统都配有电池电压。从电池电压产生参考电流通常在泄漏电流和输出电阻方面提供良好的性能，但具有相对高的功耗。从低电源电压产生参考电流可实现小的硅面积和低功耗，但需要使用具有电流泄漏和低输出电阻的缺点的核心器件。此外，随着电源电压降低，传统的参考电流电路可能无法正常工作。另一个挑战是低噪声要求。低噪声参考电流电路需要滤波电容器，然而，流过滤波电容器的栅极泄漏电流导致参考电流电路的电流镜电路中的电压偏移，从而影响电流镜电路的匹配。又一个挑战是参考电流电路所需的精度。因此，低电源电压面临可能显著影响电流镜性能的电流泄漏问题，并且电流镜的低输出电阻可能需要输出缓冲器来驱动输出负载。

因此，需要用于产生具有低电源电压的精确低噪声电流参考的改进电路。

发明内容

本申请的实施例提供了一种在低电压电源下操作的新颖的电流参考电路。在本发明的一个方面，电流参考电路可以包括电流源，第一p沟道金属氧化物半导体(p-channelmetal oxide semiconductor，PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到电流源的漏极，以及n沟道MOS(n-channel MOS，NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。所述电流参考电路还包括第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子，第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极，以及第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。

在本发明的另一方面，电流镜可以包括电流源，第一p沟道金属氧化物半导体(PMOS)晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述第一电流源的漏极，第二PMOS晶体管，其具有耦合到所述第一电源电压的源极、耦合到所述第一PMOS晶体管的所述栅极的栅极，以及配置为提供第二电流源的漏极，以及n沟道MOS(NMOS)晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一电流源的栅极，以及耦合到所述第一PMOS晶体管的所述栅极的源极。

以下详细描述与附图一起将提供对本发明的本质和优点的更好的理解。

附图说明

本文提及并构成其一部分的附图示出了本公开的实施例。附图与说明书一起用于解释本发明的原理。

图1是用于解释本发明的实施例的用作为参考电路的电流镜电路的示意图。

图2是用于解释本发明的实施例的用作为参考电路的另一电流镜电路的示意图。

图3A是示出当晶体管MP1和MP2是核心器件时，图2的低噪声电流镜电路的示例性电压值的电路图。

图3B是示出当晶体管MP1和MP2是IO器件时，图2的电流镜电路的示例性电压值的电路图。

图4是根据本发明的实施例的低噪声电流镜电路40的电路图。

图5是根据本发明的实施例的低噪声和低电压电流镜电路50的示意图。

具体实施方式

从下面给出的详细描述和本发明优选实施例的附图中将更全面地理解本发明，然而，不应将本发明限制于特定实施例，而是仅用于解释和理解。足够详细地描述了实施例，以使本领域技术人员能够实践本发明。可以在不脱离本发明的范围的情况下利用其他实施例并进行结构、逻辑和电气变化。

应当理解，当元件或组件被称为“邻近”、“连接到”或“耦合到”另一元件或组件时，它可以直接邻近、连接或耦合到另一元件或组件，或者也可能存在中间元件或组件。相反，当元件被称为“直接连接到”或“直接耦合到”另一元件或组件时，在它们之间不存在中间元件或组件。应当理解，尽管可以在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。

术语“一”、“一个”和“该”可以包括单数和复数引用。将进一步理解，当在本说明书中使用术语“包含”、“包括”、“具有”及其变体时，指定所述特征、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其他特征、步骤、操作、元件、组件和/或其组合。此外，如本文所使用的，词语“和/或”可以指代并涵盖一个或多个相关所列项目的任何可能的组合。

术语第一，第二等的使用不表示任何顺序，而是术语第一，第二等用于将一个元件与另一个元件区分开。此外，术语一、一个等的使用并不表示数量的限制，而是表示存在至少一个所引用的项目。术语“电流参考电路”、“电流参考装置”、“电流镜”、“电流镜电路”和“电流镜装置”可互换使用。

图1是用于解释本发明的实施例的用作为参考的电流镜电路10的示意图。电流镜电路10包括两个匹配的p沟道金属氧化物半导体(MOS)晶体管MP1和MP2，以及电流参考源Iref。MP1具有耦合到电池电源电压Vbatt的源极S1、耦合在一起形成二极管的栅极G1和漏极D1。MP2具有耦合到电池电源电压Vbatt的源极S2、耦合到MP1的栅极G1的栅极G2，以及向负载提供输出电流Iout的漏极D2。由于MP1和MP2的栅极连接在一起，当MP1和MP2具有相同的尺寸(例如，W/L比)时，输出电流Iout等于电流参考源Iref。

如在背景技术部分中所讨论的，半导体器件的特征尺寸的持续减小在较低功耗和较高切换速度方面改善了器件性能。通过减小栅极介电层的厚度可以改善MOS晶体管的性能。然而，薄栅极介电层可能导致栅极隧穿泄漏电流，尤其是在高电源电压下。因此，半导体器件可以具有具有低压电源的核心区域和具有高压电源的输入/输出(input/output,IO)区域。核心区域包括具有低阈值电压(例如，0.4V-0.5V)的核心器件，并且IO区域包括具有高阈值电压(例如，0.9V-1.0V)的IO器件。MOS晶体管的阈值电压根据晶体管的类型定义为使晶体管导通或截止所需的栅极电压。如这里所使用的，高压电源可以具有等于电池电压的电源电压(例如，1.5V-4.5V)，并且低压电源可以具有低于电池电压的电源电压(例如，1.0V或更低)。

当电源电压Vbatt足够高以为p沟道MOS晶体管和电流参考源提供某些电压余量时，电流镜电路10工作良好。例如，p沟道MOS晶体管设置在集成电路的输入/输出(IO)区域中，p沟道MOS晶体管MP1的漏极和源极之间的电压可以是约1V以处于饱和区域中，电流参考源Iref处的电压可能大于0.5V，以使其正常操作。也就是说，电流镜电路10只能在电源电压大于1.5V的情况下正常工作。

图2是作为图1的电流镜电路10的修改的低噪声电流镜电路20的示意图。参考图2，p沟道晶体管MP1和MP2位于集成电路的核心区域中，使得它们可以在较低的漏源电压下工作，例如约0.5V。在该实施例中，电流参考源Iref处的电压可以是约0.4V，以进行适当的操作。也就是说，电流镜电路20可以在0.9V和1.0V之间的范围内的核心电压供应Vcc下操作。电流镜电路20还包括电阻器R和电容器C，电阻器R具有一电阻值并耦合在p沟道MOS晶体管MP1和MP2的栅极之间，电容器C具有一电容值并耦合在电源电压Vcc和p沟道MOS晶体管MP2的栅极G2之间。电阻器R和电容器C形成低通滤波器，该低通滤波器滤除高于低通滤波器的截止频率的电流参考源Iref的高频内容。截止频率由低通滤波器的时间常数RC定义。

因此，RC低通滤波器可以滤除电流参考源Iref的噪声。然而，低通滤波器可能导致由于薄栅极电介质层引起的栅极隧穿电流泄漏，其在晶体管MP1和MP2均为核心器件时，对电流镜电路20的电流镜像性能产生不利影响。此外，电流参考源Iref随电源电压Vcc上升并因此影响电流镜电路20的性能。因此，期望具有更高阈值电压的晶体管以通过使用用于晶体管MP1和MP2的IO器件来减少电流泄漏和功耗。不幸的是，具有更高阈值电压的IO设备需要更高的电源电压

图3A是示出当晶体管MP1和MP2是核心器件时，图2的低噪声电流镜电路的示例性电压值的电路图。图3B是示出当晶体管MP1和MP2是IO器件时，图2的电流镜电路的示例性电压值的电路图。参考图3A，晶体管MP1和MP2是核心器件，每个具有约0.4V-0.5V的阈值电压，使得存在可用于电流参考Iref的大于0.4V的电压。相反，参考图3B，晶体管MP1和MP2是IO器件，每个具有约0.8V-1V的相对高的阈值电压，使得当在低核心电源电压下使用IO器件时，电流镜电路没有足够的电压余量用于电流参考Iref的操作。

图4是根据本发明的实施例的低噪声电流镜电路40的电路图。电流镜电路40包括p沟道晶体管MP1和MP2、电流参考源Iref、电阻器R、电容器C和具有偏移电压的电压偏移电路Voffset。晶体管MP1和MP2均为IO器件，即晶体管MP1和MP2都具有相对高的电压阈值。参考图4，MP1具有耦合到核心电源电压Vcc(例如0.9V-1V)的源极S1、耦合到电阻器R的一端的栅极G1和耦合到电流参考源Iref的一端和电压偏移电路Voffset一端的漏极D1。MP2具有耦合到核心电源电压Vcc的源极S2、耦合到电阻器R的另一端和电容器C的一端的栅极G2，以及向负载提供输出电流Iout的漏极D2。在该实施例中，偏移电压Voffset被添加在栅极G1和电阻器R的一端之间，以确保漏极D1处的电压足够高以向电流参考源Iref提供至少0.4V。

图5是根据本发明的实施例的低噪声和低电压电流镜电路50的示意图。电流镜电路50提供低电压供给、低噪声参考电流和对电源电压变化不敏感的优点。参考图5，电流镜电路50可包括第一p沟道MOS(PMOS)晶体管MP1、第二p沟道MOS晶体管MP2、电流源Iref、n沟道MOS(NMOS)晶体管MN1和耦合在NMOS晶体管MN1的源极和地电位之间的第一电阻元件R1。第一PMOS晶体管MP1具有连接到电源电压Vcc的源极S1、在节点n1处连接到电流源Iref的漏极D1，以及连接到漏极D1的栅极G1。NMOS晶体管MN1具有在节点n1处连接到电流源Iref的栅极G3，以及连接到第一晶体管MP1的栅极G1和第一电阻元件R1的一端的源极S3。第二PMOS晶体管MP2具有连接到电源电压Vcc的源极S2，以及通过第二电阻元件R2连接到第一晶体管MP1的栅极G1的栅极G2。电流镜电路30还可以包括设置在电源电压Vcc和第二晶体管MP2的栅极G2之间的电容元件C。第二电阻元件的一端在节点n2处连接到NMOS晶体管MN1的源极S3和第一PMOS晶体管MP1的栅极G1。第二电阻元件R2和电容元件C一起形成具有时间常数R2C的低通滤波器，该低通滤波器被配置为滤除电流源Iref的噪声。在一个实施例中，NMOS晶体管MN1是原生器件或核心器件，以使得晶体管MN1具有低阈值电压。

在一个实施例中，n沟道MOS晶体管MN1被配置为补偿电源电压Vcc的变化。当电源电压Vcc上升时，节点n1处的电压趋于上升。由于节点n1处的电压施加到晶体管MN1的栅极，晶体管MN1倾向于传导较小的电流，使得节点n2处的电压下降，导致第一晶体管MP1的漏极电压下降，从而抵消电源电压Vcc上升。NMOS晶体管操作为包括电流镜电路30的第一晶体管MP1和电流源Iref的电流路径的负反馈回路。

在一个实施例中，n沟道晶体管(NMOS)MN1可以是具有约0.4V或更低的低阈值电压的晶体管。在一个实施例中，n沟道晶体管MN1可以是具有约0.1V或0V的阈值电压的原生晶体管(例如，具有未掺杂的沟道)。在一个实施例中，施加到NMOS晶体管MN1的漏极D3的电压Vd可以是Vd≥Vg-Vt，其中Vd是施加到NMOS晶体管MN1的漏极的电压，Vg是施加到NMOS晶体管MN1的栅极的，并且Vt是NMOS晶体管MN1的阈值电压。

在数字示例性实施例中，根据本发明的电流镜电路具有在0.9V和1.0V之间的范围内的电源电压、约10μA的电流源，晶体管MP1的电压源-漏极在0.4V和0.5V之间的范围内，节点n1处的电压约为0.4V，节点n2处的电压约为0.1V，流过电阻器R2的电流约为10nA，并且电阻元件R2的值约为10MΩ。在一个实施例中，由于漏极电压Vd必须大于Vg-Vt，其中Vt是原生NMOS晶体管的阈值电压，所以施加到NMOS晶体管的漏极电压可以选择为0.6V。

可以有利地在各种应用中利用本发明的实施例。例如，图4和5中所示的电流镜或电流参考电路可以与采用电流源阵列的数模转换器结合使用以产生与数字输入成比例的模拟输出。或者，图4或图5中所示的电流镜电路(电流参考电路)由于其高输出电阻，可以用作为放大器级的有源负载。在一个实施例中，输出电流Iout可以提供给外部设备(即，电流镜电路外部)作为用于偏置外部设备的电流源。

尽管本文已说明和描述了特定实施例，但所属领域的技术人员将了解，为实现相同目的而得出的任何布置可替代所示出的特定实施例。对于本领域普通技术人员来说，本发明的许多修改都是显而易见的。因此，本公开旨在涵盖本发明的任何修改或变化。本发明旨在仅由所附权利要求及其等同物限制。

Claims (20)

1.一种电流参考电路，包括：

电流源；

第一p沟道金属氧化物半导体PMOS晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述电流源的漏极；

n沟道MOS NMOS晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一PMOS晶体管的所述漏极的栅极。

2.根据权利要求1所述的电流参考电路，其中，所述第一电源电压是输入/输出IO电源电压，并且所述第二电源电压是核心电压，所述第二电源电压低于所述第一电源电压。

3.根据权利要求1所述的电流参考电路，还包括：

第一电阻元件，其具有耦合到所述NMOS晶体管的源极和所述第一PMOS晶体管的栅极的第一端子以及耦合到地电位的第二端子。

4.根据权利要求3所述的电流参考电路，还包括：

第二PMOS晶体管，其具有耦合到所述第一电源电压的漏极；

第二电阻元件，其具有耦合到所述第一电阻元件的所述第一端子的第一端子和耦合到所述第二PMOS晶体管的所述栅极的第二端子。

5.根据权利要求4所述的电流参考电路，还包括：

电容元件，其具有耦合到所述第一电源电压的第一端子和耦合到所述第二电阻元件的所述第二端子的第二端子。

6.根据权利要求3所述的电流参考电路，其中，所述第一电源电压为约0.9V-1.0V，并且所述第二电源电压为约0.6V。

7.根据权利要求6所述的电流参考电路，其中，所述NMOS晶体管的所述栅极具有约0.4V的电压，并且所述第一PMOS晶体管的所述栅极具有约0.1V的电压。

8.根据权利要求7所述的电流参考电路，其中，所述电流源具有约10μA的电流，并且流过所述第一电阻元件的电流为约10nA。

9.一种电流镜，包括：

电流源；

第一p沟道金属氧化物半导体PMOS晶体管，其具有耦合到第一电源电压的源极、栅极和耦合到所述电流源的漏极；

第二PMOS晶体管，其具有耦合到所述第一电源电压的源极、耦合到所述第一PMOS晶体管的所述栅极的栅极，以及配置为提供第二电流源的漏极；和

n沟道MOS NMOS晶体管，其具有耦合到第二电源电压的漏极、耦合到所述第一电流源的栅极，以及耦合到所述第一PMOS晶体管的所述栅极的源极。

10.根据权利要求9所述的电流镜，还包括：

第一电阻元件，其耦合在所述NMOS晶体管的所述源极和地电位之间；

第二电阻元件，其耦合在所述第一PMOS晶体管的所述栅极和所述第二PMOS晶体管的所述栅极之间；和

电容元件，其耦合在所述第一电源电压和所述第二PMOS晶体管的所述栅极之间。

11.根据权利要求10所述的电流镜，其中，所述第一电源电压为约0.9V-1.0V，并且所述第二电源电压为约0.6V。

12.根据权利要求11所述的电流镜，其中，所述NMOS晶体管的所述栅极具有约0.4V的电压，并且所述第一PMOS晶体管的所述栅极具有约0.1V的电压。

13.根据权利要求12所述的电流镜，其中，所述电流源具有约10μA的电流，并且流过所述第一电阻元件的电流约为10nA。

14.根据权利要求10所述的电流镜，其中，所述第二电阻元件具有约10MΩ的电阻值。

15.根据权利要求9所述的电流镜，其中，所述NMOS晶体管是具有约0.3V的阈值电压的低阈值电压晶体管。

16.根据权利要求9所述的电流镜，其中，所述NMOS晶体管是原生NMOS晶体管。

17.一种集成电流参考电路，包括：

第一电压源；

电压偏移电路，其具有第一端和第二端；

参考电流，其具有耦合到所述电压偏移电路的所述第二端的一端，和耦合到地电位的另一端；

第一p沟道晶体管，其具有耦合到所述第一电压源的源极、耦合到所述电压偏移电路的所述第一端的栅极，以及耦合到所述参考电流的漏极；

第二p沟道晶体管，其具有耦合到所述第一电压源的源极、耦合到所述电压偏移电路的所述第一端的栅极，以及配置为提供输出电流的漏极。

18.根据权利要求17所述的集成电流参考电路，其中，所述电压偏移电路包括：

第二电压源；

n沟道晶体管，其具有耦合到所述第二电压源的漏极、耦合到所述第一p沟道晶体管的所述漏极的栅极，以及耦合到所述第一p沟道晶体管的所述栅极的源极；和

第一电阻器，其耦合在所述n沟道晶体管的所述源极和所述地电位之间。

19.根据权利要求18所述的集成电流参考电路，还包括：

第二电阻器，其耦合在所述第一p沟道晶体管的所述栅极和所述第二p沟道晶体管的所述栅极之间；和

电容器，其耦合在所述第一电压源和所述第二p沟道晶体管的所述栅极之间。

20.根据权利要求18所述的集成电流参考电路，其中，所述第一p沟道晶体管和所述第二p沟道晶体管都具有第一阈值电压，并且所述n沟道晶体管具有低于所述第一阈值电压的第二阈值电压。