TWI657249B - 電流感測電路 - Google Patents

電流感測電路 Download PDF

Info

Publication number
TWI657249B
TWI657249B TW107107093A TW107107093A TWI657249B TW I657249 B TWI657249 B TW I657249B TW 107107093 A TW107107093 A TW 107107093A TW 107107093 A TW107107093 A TW 107107093A TW I657249 B TWI657249 B TW I657249B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
coupled
current
circuit
Prior art date
Application number
TW107107093A
Other languages
English (en)
Other versions
TW201939044A (zh
Inventor
陳志源
蔡秉諭
Original Assignee
茂達電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂達電子股份有限公司 filed Critical 茂達電子股份有限公司
Priority to TW107107093A priority Critical patent/TWI657249B/zh
Priority to US16/003,009 priority patent/US10634712B2/en
Application granted granted Critical
Publication of TWI657249B publication Critical patent/TWI657249B/zh
Publication of TW201939044A publication Critical patent/TW201939044A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本發明揭露一種電流感測電路，用以感測流經一負載開關之電流，其中負載開關耦接於一電源電壓以提供一輸出電壓。電流感測電路包括第一電路與第二電路，第二電路耦接於第一電路與負載開關。第一電路透過第一電阻耦接於負載開關，用以感測流經負載開關之電流。第二電路用以感測輸出電壓，並根據輸出電壓產生一調整電流。當輸出電壓小於一門檻電壓時，第二電路產生調整電流，使得流經負載開關之電流與流經第一電路之電流之間維持一預設比例，而當輸出電壓大於等於該門檻電壓時，第二電路不動作。

Description

電流感測電路
本發明乃是關於一種電流感測電路，特別是指一種用以感測流經負載開關之電流的電流感測電路。
一般來說，電流感測電路在感測流經負載開關之電流時，當負載開關剛被導通時，其輸出端的電壓從零開始爬升，此時電流感測電路將無法準確地感測流經負載開關之電流。或者，電流感測電路在感測流經負載開關之電流時，負載開關之輸出端的電壓可能因抽載而逐漸下降。於此情況下，當電壓低到讓負載開關進入飽和區時，電流感測電路將無法準確地感測流經負載開關之電流。
舉例來說，若負載開關為MOS電晶體，當負載開關之輸出端的電壓不夠大，使負載開關操作於飽和區時，電流感測電路將無法準確地感測流經負載開關之電流。
為改善前述缺點，本發明提供了一種電流感測電路，用以感測流經一負載開關之電流，其中負載開關耦接於一電源電壓以提供一輸出電壓。此種電流感測電路包括第一電路與第二電路，第二電路耦接於第一電路與負載開關。第一電路透過第一電阻耦接於負載開關，用以感測流經負載開關之電流。第二電路用以感測輸出電壓，並根據輸出電壓產生一調整電流。
於本發明所提供之電流感測電路中，當輸出電壓小於一門檻電壓時，第二電路會產生調整電流，使得流經負載開關之電流與流經第一電路之電流之間維持一預設比例，使得流經負載開關之電流能夠根據該預設比例被獲知；而當輸出電壓大於等於該門檻電壓時，第二電路不動作。
如此一來，本發明所提供之電流感測電路在負載開關剛被導通故其輸出端的電壓不夠大時，或者在負載開關之輸出端的電壓因抽載而逐漸下降時，都能夠根據一預設比例準確地感測流經負載開關之電流。舉例來說，若負載開關為MOS電晶體，不論負載開關操作於飽和區或線性區，本發明所提供之電流感測電路都能夠準確地感測流經負載開關之電流。
10‧‧‧第一電路
20‧‧‧第二電路
22‧‧‧運算放大器
24‧‧‧電流產生電路
PQ‧‧‧負載開關
SQ‧‧‧感測電晶體
Q1‧‧‧第一電晶體
Q2‧‧‧第二電晶體
Q3‧‧‧第三電晶體
Q4‧‧‧第四電晶體
Q5‧‧‧第五電晶體
Q6‧‧‧第六電晶體
Q7‧‧‧第七電晶體
I‧‧‧電流源
IS‧‧‧調整電流
R1‧‧‧第一電阻
R2‧‧‧第二電阻
R3‧‧‧第三電阻
R4‧‧‧第四電阻
D‧‧‧二極體
CH‧‧‧電荷幫浦
VIN‧‧‧電源電壓
VOUT‧‧‧輸出電壓
圖1為根據本發明一例示性實施例繪示之電流感測電路的方塊圖；以及圖2為根據本發明一例示性實施例繪示之電流感測電路的電路圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，類似數字始終指示類似元件。
將理解的是，雖然第一、第二、第三等用語可使用於本文中用來描述各種元件或組件，但這些元件或組件不應被這些用語所限制。這些用語僅用以區分一個元件或組件與另一元件或組件。 因此，下述討論之第一元件或組件，在不脫離本發明之教示下，可被稱為第二元件或第二組件。
本實施例所提供之電流感測電路用以感測流經一負載開關之電流。請參照圖1，圖1為根據本發明一例示性實施例繪示之電流感測電路的方塊圖。如圖1所示，待感測之負載開關PQ耦接於一電源電壓VIN以提供一輸出電壓VOUT。本實施例所提供之電流感測電路包括第一電路10與第二電路20。第一電路10透過第一電阻R1耦接於負載開關PQ，而第二電路20耦接於第一電路10與負載開關PQ。第一電路10是用以感測流經負載開關PQ之電流，而第二電路20是用以感測輸出電壓VOUT，並根據輸出電壓VOUT產生一調整電流IS。大體而言，本實施例所提供之電流感測電路的工作原理在於，當輸出電壓VOUT小於一門檻電壓時，表示輸出電壓VOUT可能還沒上升到與電源電壓VIN相同的電壓值，或者表示輸出電壓VOUT因為負載端抽載的關係而大幅下降，於是第二電路20會產生一調整電流IS，使得流經負載開關PQ之電流與流經第一電路10之電流之間維持一預設比例，如此一來，才能根據流經第一電路10之電流以及該預設比例感測出流經負載開關PQ之電流。另一方面，當輸出電壓VOUT大於等於該門檻電壓時，表示輸出電壓VOUT已經上升到與電源電壓VIN相同的電壓值，或者表示輸出電壓VOUT並沒有因為負載端抽載的關係而大幅下降，於是第二電路20不動作。原因在於，於此情況下，不須提供調整電流IS，流經負載開關PQ之電流與流經第一電路10之電流之間也能維持於預設比例。
須說明的是，於本實施例中，前述門檻電壓可由電路設計者進行設計，本發明於此並不限制。
接下來，將進一步說明本實施例所提供之電流感測電路中第一電路10與第二電路20的電路架構，以及第一電路10與第二電路20兩者間的作動。
復如圖1所示，第一電路10包括感測電晶體SQ與第一電晶體Q1。感測電晶體SQ之第一端耦接於電源電壓VIN，感測電晶體SQ之第二端與第三端耦接於第二電路20。第一電晶體Q1之第一端耦接於感測電晶體SQ之第二端，第一電晶體Q1之第二端透過第二電阻R2接地，且第一電晶體Q1之第三端耦接於第二電路20。為便於說明，於圖1中，感測電晶體SQ與第一電晶體Q1之第一端、第二端與第三端係分別以①、②、③標示。
於本實施例中，舉例來說，負載開關PQ為一NMOS電晶體。此NMOS電晶體之汲極耦接於電源電壓VIN，此NMOS電晶體之源極提供輸出電壓VOUT，且此NMOS電晶體之閘極透過第一電阻R1耦接於第一電路10。再者，感測電晶體SQ亦為一NMOS電晶體，感測電晶體SQ之第一端為汲極，感測電晶體SQ之第二端為源極，且感測電晶體SQ之該第三端為閘極。另外，第一電晶體Q1則為一PMOS電晶體，其中第一電晶體Q1之第一端為源極，第一電晶體Q1之第二端為汲極，且第一電晶體Q1之第三端為閘極。須說明的是，於此例中，由於負載開關PQ和感測電晶體SQ都是NMOS電晶體，為了確保有足夠的電壓使得負載開關PQ和感測電晶體SQ導通，如圖1所示，會設置一個電荷幫浦CH，並使其耦接於電源電壓VIN與負載開關PQ之第三端之間。
第二電路20包括運算放大器22與電流產生電路。運算放大器22之非反相輸入端透過一第三電阻R3耦接於輸出電壓VOUT，運算放大器22之反相輸入端耦接於感測電晶體SQ之第二端與第一電晶體Q1之第一端，且運算放大器22之輸出端耦接於第一電晶體Q1之第三端。電流產生電路24耦接於第一電路10與運算放大器22，用以提供調整電流IS。進一步說明，當輸出電壓VOUT小於一門檻電壓時，為了使得流經負載開關PQ之電流與流經第一電路10之電流之間維持一預設比例，電流產生電路24會分別提供調整電流IS至第一電阻R1與第三電阻R3。
接下來，將進一步說明本實施例所提供之電流感測電路中第二電路20中電流產生電路24的電路架構以及其作動，即進一步說明本實施例所提供之電流感測電路如何透過電流產生電路24所產生的調整電流IS來使流經負載開關PQ之電流與流經第一電路10之電流之間維持一預設比例。
請參照圖2，圖2為根據本發明一例示性實施例繪示之電流感測電路的電路圖。
如圖2所示，第二電路20之電流產生電路包括第二電晶體Q2、第三電晶體Q3與電流鏡電路(圖2中未標號)。第二電晶體Q2之第一端耦接於電源電壓VIN，且第二電晶體Q2之第三端耦接於輸出電壓VOUT。第三電晶體Q3之第一端耦接於電源電壓VIN，且第三電晶體Q3之第二端透過第四電阻R4接地。電流鏡電路由第四電晶體Q4、第五電晶體Q5、第六電晶體Q6、第七電晶體Q7與一電流源I所組成。第四電晶體Q4、第五電晶體Q5與第七電晶體Q7之第一端耦接於電源電壓VIN。第三電晶體Q3、第四電晶體Q4、第五電晶體Q5與第七電晶體Q7之第三端相耦接。第五電晶體之第二端耦接於運算放大器22之非反相輸入端。第六電晶體Q6之第一端耦接於第四電晶體Q4之第二端與第三端，且第六電晶體Q6之第三端耦接於第三電晶體Q3之第二端。第七電晶體Q7之第二端耦接於感測電晶體SQ之第三端，且第七電晶體Q3之第三端耦接於第四電晶體Q4之第三端。電流源I之一端耦接於第二電晶體Q2之第二端與第六電晶體Q6之第二端，且電流源I之另一端接地。
須說明的是，為了確保第七電晶體Q7與感測電晶體SQ之間電流的單向流通，於本實施例中，一二極體D耦接於感測電晶體SQ與第七電晶體Q7之間，其中二極體D之陽極耦接於第七電晶體Q7之第二端，且二極體D之陰極耦接於感測電晶體SQ之第三端。
為便於說明，於圖2中，感測電晶體SQ、第一電晶體Q1~第七電晶體Q7之第一端、第二端與第三端係分別以①、②、③標示。
於本實施例中，舉例來說，第二電晶體Q2與第六電晶體Q6為一NMOS電晶體，且第三電晶體Q3、第四電晶體Q4、第五電晶體Q5與第七電晶體Q7為一PMOS電晶體。第二電晶體Q2與第六電晶體Q6之第一端為汲極，第二電晶體Q2與第六電晶體Q6之第二端為源極，且第二電晶體Q2與第六電晶體Q6之第三端為閘極。另外，第三電晶體Q3、第四電晶體Q4、第五電晶體Q5與第七電晶體Q7之第一端為源極，第三電晶體Q3、第四電晶體Q4、第五電晶體Q5與第七電晶體Q7之第二端為汲極，且第三電晶體Q3、第四電晶體Q4、第五電晶體Q5與第七電晶體Q7之第三端為閘極。
由圖2可見，當輸出電壓VOUT小於一門檻電壓時，輸出電壓VOUT將不足以導通第二電晶體Q2，使得第二電晶體Q2關閉。然此時，由於提供有電源電壓VIN，第三電晶體Q3會導通，使得一電流流經第四電阻R4並於第六電晶體Q6之第三端形成一電壓，以導通第六電晶體Q6，使得電流鏡電路產生調整電流IS並將此調整電流IS提供至第一電阻R1與第三電阻R3。
由於第一電阻R1上有調整電流IS流過，第三電阻R3上也有調整電流IS流過，因此感測電晶體SQ之第二端的電壓即為調整電流IS與第三電阻R3之乘積以及輸出電壓VOUT的和，另外，感測電晶體SQ之第三端的電壓即為負載開關PQ之閘極與源極的跨壓、調整電流IS與第三電阻R3之乘積以及輸出電壓VOUT的和。換句話說，於此情況下，感測電晶體SQ之第二端的電壓以及感測電晶體SQ之第三端的電壓可分別用以下式1與式2來表示。
SQsource=VOUT+IS*R3 (式1)
於式1中，「SQsource」為感測電晶體SQ之第二端的電壓，「VOUT」為輸出電壓VOUT，且IS*R3為調整電流IS與該第三電阻R3之乘積。
SQgate=Vgs1+VOUT+IS*R3 (式2)
於式2中，「SQgate」為感測電晶體SQ之第三端的電壓，「Vgs1」為負載開關PQ之閘極與源極的跨壓，「VOUT」為輸出電壓VOUT，且IS*R3為調整電流IS與該第三電阻R3之乘積。
接著，若將式2減去式1，則可得到以下式3。
SQgate-SQsource=Vgs1 (式3)
於式3中，「SQgate-SQsource」為感測電晶體SQ之閘極與源極的跨壓，且「Vgs1」為負載開關PQ之閘極與源極的跨壓。
當負載開關PQ與感測電晶體SQ導通但輸出電壓VOUT小於一門檻電壓時，負載開關PQ與感測電晶體SQ操作於飽和區，故可理解的是，流經負載開關PQ的電流與流經感測電晶體SQ的電流之間的預設比例為1000：1，則流經負載開關PQ的電流與流經感測電晶體SQ的電流可分別用以下式4與式5來表示。
ID1=k(Vgs1-Vth)2 (式4)
ID2=(k/1000)*(Vgs2-Vth)2 (式5)
其中，「ID1」為流經負載開關PQ的電流，「ID2」為流經感測電晶體SQ的電流，「Vgs1」為負載開關PQ之閘極與源極的跨壓，「Vgs2」為感測電晶體SQ之閘極與源極的跨壓，「Vth」為負載開關PQ與感測電晶體SQ的臨界電壓，而「k」決定於負載開關PQ與感測電晶體SQ之載子遷移率、閘極長寬、閘極氧化層的單位電容大小。
由於SQgate-SQsource即為感測電晶體SQ之閘極與源極的跨壓，故由式3可知，此時感測電晶體SQ之閘極與源極的跨壓和負載開關PQ之閘極與源極的跨壓相等(即，式4與式5中的「Vgs1」等於「Vgs2」)，於此情況下，流經負載開關PQ的電流與流經感測電晶體SQ的電流之間的比例便可被控制在預設比例(即，1000：1)。如此一來，便能透過感測流經負載開關PQ的電流來精確地獲知流經負載開關PQ的電流。
換句話說，當輸出電壓VOUT小於一門檻電壓使得負載開關PQ與感測電晶體SQ操作於飽和區時，電流產生電路24產生調整電 流IS並將此調整電流IS提供至第一電阻R1與第三電阻R3的動作，可確保感測電晶體SQ之閘極與源極的跨壓和負載開關PQ之閘極與源極的跨壓相等，使得流經負載開關PQ的電流與流經感測電晶體SQ的電流之間的比例仍可被控制在預設比例。
[實施例的可能功效]
由於本發明所提供之電流感測電路具有如前述之電路結構與作動，因此在負載開關之輸出電壓不夠高的情況下，流經負載開關的電流與流經感測電晶體的電流之間的比例仍可被控制在一預設比例，故此時透過感測流經負載開關PQ的電流還是能精確地獲知流經負載開關的電流。
也就是說，於本發明中，若負載開關與感測電晶體均為NMOS電晶體，不論其操作於飽和區或線性區，流經負載開關的電流與流經感測電晶體的電流之間的比例都可以被控制在一預設比例，使得流經負載開關的電流能被準確地感測。
最後須說明地是，於前述說明中，儘管已將本發明技術的概念以多個示例性實施例具體地示出與闡述，然而在此項技術之領域中具有通常知識者將理解，在不背離由以下申請專利範圍所界定的本發明技術的概念之範圍的條件下，可對其作出形式及細節上的各種變化。

Claims (9)

  1. 一種電流感測電路，用以感測流經一負載開關之電流，其中該負載開關耦接於一電源電壓以提供一輸出電壓，該電流感測電路包括：一第一電路，透過一第一電阻耦接於該負載開關，用以感測流經該負載開關之電流；以及一第二電路，耦接於該第一電路與該負載開關，用以感測該輸出電壓，並根據該輸出電壓產生一調整電流；其中，當該輸出電壓小於一門檻電壓時，該第二電路產生該調整電流，使得流經該負載開關之電流與流經該第一電路之電流之間維持一預設比例，而當輸出電壓大於等於該門檻電壓時，該第二電路不動作；其中該第一電路包括：一感測電晶體，該感測電晶體之第一端耦接於該電源電壓，該感測電晶體之第二端與第三端耦接於該第二電路；以及一第一電晶體，該第一電晶體之第一端耦接於該感測電晶體之第二端，該第一電晶體之第二端透過一第二電阻接地，且該第一電晶體之第三端耦接於該第二電路。
  2. 如請求項1所述之電流感測電路，更包括：一電荷幫浦，耦接於該電源電壓與該負載開關之間；其中該負載開關為一NMOS電晶體，該NMOS電晶體之汲極耦接於該電源電壓，該NMOS電晶體之源極提供該輸出電壓，且該NMOS電晶體之閘極耦接於該電荷幫浦且透過該第一電阻耦接於該第一電路。
  3. 如請求項1所述之電流感測電路，其中該感測電晶體為一NMOS電晶體，該感測電晶體之該第一端為汲極，該感測電晶體之該第二端為源極，該感測電晶體之該第三端為閘極，且該第一電晶體為一PMOS電晶體，該第一電晶體之第一端為源極，該第一電晶體之第二端為汲極，該第一電晶體之第三端為閘極。
  4. 如請求項3所述之電流感測電路，其中該第二電路包括：一運算放大器，該運算放大器之非反相輸入端透過一第三電阻耦接於該輸出電壓，該運算放大器之反相輸入端耦接於該感測電晶體之第二端與該第一電晶體之第一端，且該運算放大器之輸出端耦接於該第一電晶體之第三端；以及一電流產生電路，耦接於該第一電路與該運算放大器，用以提供該調整電流。
  5. 如請求項4所述之電流感測電路，其中該電流產生電路分別提供該調整電流至該第一電阻與該第三電阻，使得該感測電晶體之第二端的電壓為該調整電流與該第三電阻之乘積以及該輸出電壓的和，並使得該感測電晶體之第三端的電壓為該負載開關之閘極與源極的跨壓、該調整電流與該第三電阻之乘積以及該輸出電壓的和。
  6. 如請求項5所述之電流感測電路，其中該電流產生電路包括：一第二電晶體，該第二電晶體之第一端耦接於該電源電壓，且該第二電晶體之第三端耦接於該輸出電壓；一第三電晶體，該第三電晶體之第一端耦接於該電源電壓，且該第三電晶體之第二端透過一第四電阻接地；一電流鏡電路，該電流鏡電路包括：一第四電晶體與一第五電晶體，該第四電晶體與該第五電晶體之第一端耦接於該電源電壓，該第三電晶體、該第四電晶體與該第五電晶體之第三端相耦接，該第五電晶體之第二端耦接於該運算放大器之非反相輸入端；以及一第六電晶體，該第六電晶體之第一端耦接於該第四電晶體之第二端與第三端，且該第六電晶體之第三端耦接於該第三電晶體之第二端；一第七電晶體，該第七電晶體之第一端耦接於該電源電壓，該第七電晶體之第二端耦接於該感測電晶體之第三端，且該第七電晶體之第三端耦接於該第四電晶體之第三端；以及一電流源，該電流源之一端耦接於該第二電晶體之第二端與該第六電晶體之第二端，且該電流源之另一端接地。
  7. 如請求項6所述之電流感測電路，其中當該輸出電壓小於該門檻電壓時，該第二電晶體關閉且該第三電晶體導通，一電流流經該第四電阻並於該第六電晶體之第三端形成一電壓以導通該第六電晶體，使得該電流鏡電路產生該調整電流。
  8. 如請求項7所述之電流感測電路，其中一二極體耦接於該感測電晶體與該第七電晶體之間，該二極體之陽極耦接於該第七電晶體之第二端，且該二極體之陰極耦接於該感測電晶體之第三端。
  9. 如請求項7所述之電流感測電路，其中，該第二電晶體與該第六電晶體為一NMOS電晶體，該第二電晶體與該第六電晶體之第一端為汲極，該第二電晶體與該第六電晶體之第二端為源極，且該第二電晶體與該第六電晶體之第三端為閘極；其中，該第三電晶體、該第四電晶體、該第五電晶體與該第七電晶體為一PMOS電晶體，該第三電晶體、該第四電晶體、該第五電晶體與該第七電晶體之第一端為源極，該第三電晶體、該第四電晶體、該第五電晶體與該第七電晶體之第二端為汲極，且該第三電晶體、該第四電晶體、該第五電晶體與該第七電晶體之第三端為閘極。
TW107107093A 2018-03-02 2018-03-02 電流感測電路 TWI657249B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107107093A TWI657249B (zh) 2018-03-02 2018-03-02 電流感測電路
US16/003,009 US10634712B2 (en) 2018-03-02 2018-06-07 Current sensing circuit for sensing current flowing through load switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107107093A TWI657249B (zh) 2018-03-02 2018-03-02 電流感測電路

Publications (2)

Publication Number Publication Date
TWI657249B true TWI657249B (zh) 2019-04-21
TW201939044A TW201939044A (zh) 2019-10-01

Family

ID=66996117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107107093A TWI657249B (zh) 2018-03-02 2018-03-02 電流感測電路

Country Status (2)

Country Link
US (1) US10634712B2 (zh)
TW (1) TWI657249B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130257517A1 (en) * 2011-07-06 2013-10-03 Fuji Electric Co., Ltd. Current correction circuit for power semiconductor device and current correction method
CN104052259A (zh) * 2013-03-12 2014-09-17 万国半导体股份有限公司 提供不间断电源的引入智能栅极-驱动开关电路的容错电源
JP2015096014A (ja) * 2013-11-14 2015-05-18 富士通株式会社 直流レギュレータ、ｄｃ−ｄｃコンバータおよび直流レギュレータの異常監視方法
TW201608248A (zh) * 2014-08-27 2016-03-01 英特希爾美國公司 具有導通狀態電阻（ＲＤＳｏｎ）修正的電流感測
CN205280913U (zh) * 2015-12-29 2016-06-01 万高(杭州)科技有限公司 一种测量仪

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8582266B2 (en) * 2006-02-17 2013-11-12 Broadcom Corporation Current-monitoring apparatus
DE102008032556B3 (de) * 2008-07-10 2009-09-10 Infineon Technologies Austria Ag Leistungsschalter mit einer Überstromschutzvorrichtung
US9871514B1 (en) * 2016-06-29 2018-01-16 Texas Instruments Incorporated Methods and apparatus for continuous current limiting for FETS in high inductive load systems
US10014851B2 (en) * 2016-11-02 2018-07-03 Texas Instruments Incorporated Current sensing and control for a transistor power switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130257517A1 (en) * 2011-07-06 2013-10-03 Fuji Electric Co., Ltd. Current correction circuit for power semiconductor device and current correction method
CN104052259A (zh) * 2013-03-12 2014-09-17 万国半导体股份有限公司 提供不间断电源的引入智能栅极-驱动开关电路的容错电源
JP2015096014A (ja) * 2013-11-14 2015-05-18 富士通株式会社 直流レギュレータ、ｄｃ−ｄｃコンバータおよび直流レギュレータの異常監視方法
TW201608248A (zh) * 2014-08-27 2016-03-01 英特希爾美國公司 具有導通狀態電阻（ＲＤＳｏｎ）修正的電流感測
CN205280913U (zh) * 2015-12-29 2016-06-01 万高(杭州)科技有限公司 一种测量仪

Also Published As

Publication number Publication date
US20190271735A1 (en) 2019-09-05
US10634712B2 (en) 2020-04-28
TW201939044A (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP4713280B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
TWI390829B (zh) 疊接（Ｃａｓｃｏｄｅ）電路及半導體裝置
JP4859754B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
US8476967B2 (en) Constant current circuit and reference voltage circuit
CN106200732A (zh) 生成输出电压的电路及低压降稳压器的输出电压的设置方法
WO2019104467A1 (zh) 稳压器以及电源
JP4704860B2 (ja) 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP2009098802A (ja) 基準電圧発生回路
CN111506146B (zh) 一种恒流源电路和电源
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
CN102809982A (zh) 低压电流镜
JP2011048601A (ja) 基準電流電圧発生回路
JP5544105B2 (ja) レギュレータ回路
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
JPH039411A (ja) 半導体装置のための電圧発生回路
JP2008152632A (ja) 基準電圧発生回路
CN111897391B (zh) 电流镜电路、偏置电路结构、集成电路、电子设备
CN107272811B (zh) 一种低温度系数基准电压源电路
JP2013054535A (ja) 定電圧発生回路
TWI657249B (zh) 電流感測電路
CN114356017B (zh) Ldo模块及其电压产生电路
CN210534616U (zh) 一种基准电路和集成电路
TW201823907A (zh) 緩衝級和控制電路
JP3227711B2 (ja) 基準電圧発生回路
KR100863529B1 (ko) 연산 증폭기 회로