CN110888483A - 基于动态零点补偿电路的电子器件 - Google Patents
基于动态零点补偿电路的电子器件 Download PDFInfo
- Publication number
- CN110888483A CN110888483A CN201911266276.3A CN201911266276A CN110888483A CN 110888483 A CN110888483 A CN 110888483A CN 201911266276 A CN201911266276 A CN 201911266276A CN 110888483 A CN110888483 A CN 110888483A
- Authority
- CN
- China
- Prior art keywords
- tube
- capacitor
- electronic device
- dynamic zero
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Abstract
本发明揭示了一种基于动态零点补偿电路的电子器件,所述电子器件包括运放第一级单元、动态零点补偿单元、运放Class AB输出级单元、及负载单元,所述运放Class AB输出级单元包括位于N通道中的NMOS管和位于P通道中的PMOS管,所述动态零点补偿单元包括位于N通道中且串联设置的MOS管Ma及第一电容C1、及位于P通道中且串联设置的MOS管Mb及第二电容C2,其中,MOS管Ma为PMOS管,MOS管Mb为NMOS管,所述NMOS管的源极与第一电容C1分别与基准电位相连。本发明通过优化动态零点补偿电路,对MOS管和电容进行优化,可有效避免寄生电容产生的极点问题,同时可增强原有的零点,且输出大电流时不会产生额外的功耗;电路结构简单,降低了整体电路的复杂度,减小了电路成本。
Description
技术领域
本发明属于电路技术领域,具体涉及一种基于动态零点补偿电路的电子器件。
背景技术
参图1所示为现有技术中电子器件的电路图,该电子器件为class AB输出,其包括运放第一级单元10’、动态零点补偿单元20’、运放Class AB输出级单元30’、负载单元40’,其中,运放Class AB输出级单元30’包括位于N通道中的MOS管M13和位于P通道中的MOS管M14,M13为NMOS管,M14为PMOS管。动态零点补偿单元20’与MOS管M13和MOS管M14相连,MOS管Ma为NMOS管,R1为Ma导通时的电阻,电容C1与MOS管M13的栅极相连,MOS管Ma的源极与MOS管M13的源极相连,且MOS管M13的源极接地,MOS管Mb为PMOS管,R2为Mb导通时的电阻,电容C2与MOS管M14的栅极相连,MOS管Mb的源极与MOS管M14的源极相连。
现有技术中动态零点补偿单元通过检测N通道和P通道的电流,使Ma导通电阻产生对应R1,产生一个1/(2π*R1*C1)动态零点对LDO进行补偿。然而,该补偿具有下述缺点:
(1)一般情况下各种类型的电容到地都会寄生电容,甚至有的寄生电容可以达到自身容值的1/3,由于电容C1和C2没有直接连接到地,C1的上下级板到地的寄生电容和R1会产生一个极点,那么该极点会影响动态零点的补偿效果;
(2)由于通过镜像的方式产生动态零点,当输出有大电流时,自身的功耗将会增加。
因此,针对上述技术问题,有必要提供一种基于动态零点补偿电路的电子器件。
发明内容
本发明的目的在于提供一种基于动态零点补偿电路的电子器件,以解决补偿电容中产生的寄生电容产生极点的问题。
为了实现上述目的,本发明一实施例提供的技术方案如下:
一种基于动态零点补偿电路的电子器件,所述电子器件包括运放第一级单元、动态零点补偿单元、运放Class AB输出级单元、及负载单元,所述运放Class AB输出级单元包括位于N通道中的NMOS管和位于P通道中的PMOS管,所述动态零点补偿单元包括位于N通道中且串联设置的MOS管Ma及第一电容C1、及位于P通道中且串联设置的MOS管Mb及第二电容C2,其中,MOS管Ma为PMOS管,MOS管Mb为NMOS管,所述NMOS管的源极与第一电容C1分别与基准电位相连,NMOS管的栅极与MOS管Ma的源极相连,MOS管Ma的漏极与第一电容C1相连,所述PMOS管的源极与第二电容C2相连,PMOS管的栅极与MOS管Mb的源极相连,MOS管Mb的漏极与第二电容C2相连。
一实施例中,所述MOS管Ma的栅极施加有栅极电压Va,MOS管Mb的栅极施加有栅极电压Vb,栅极电压Va和Vb分别用于驱动MOS管Ma和MOS管Mb。
一实施例中,所述动态零点补偿单元用于产生一个1/(2π*R1*C1)的动态零点进行补偿。
一实施例中,所述基准电位为GND电位。
一实施例中,所述第一电容C1和第二电容C2还用于增强原有的零点。
一实施例中,所述负载单元中的负载电流为IL,负载还包括负载电容CL。
一实施例中,所述运放第一级单元用于对信号进行放大,其包括若干BJT晶体管、PMOS管及NMOS管。
一实施例中,所述运放第一级单元包括若干与MOS管Ma及第一电容C1相连的NMOS管、及若干与MOS管Mb及第二电容C2相连的PMOS管。
一实施例中,所述电子器件为低压差线性稳压器。
与现有技术相比,本发明具有以下优点:
本发明通过优化动态零点补偿电路,对MOS管和电容进行优化,可有效避免寄生电容产生的极点问题,同时可增强原有的零点,且输出大电流时不会产生额外的功耗;
电路结构简单,降低了整体电路的复杂度,减小了电路成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中基于动态零点补偿电路的电子器件电路图;
图2为本发明一具体实施例中基于动态零点补偿电路的电子器件电路图。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明,本领域的普通技术人员根据该等实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
并且,应当理解的是尽管术语第一、第二等在本文中可以被用于描述各种元件或结构,但是这些被描述对象不应受到这些术语的限制。这些术语仅用于将这些描述对象彼此区分开。例如,第一电容可以被称为第二电容,并且类似地第二电容也可以被称为第一电容,这并不背离本申请的保护范围。
本发明公开了一种基于动态零点补偿电路的电子器件,包括运放第一级单元、动态零点补偿单元、运放Class AB输出级单元、及负载单元,运放Class AB输出级单元包括位于N通道中的NMOS管和位于P通道中的PMOS管,动态零点补偿单元包括位于N通道中且串联设置的MOS管Ma及第一电容C1、及位于P通道中且串联设置的MOS管Mb及第二电容C2。
以下结合具体实施例对本发明作进一步说明。
参图2所示为本发明一具体实施例中基于动态零点补偿电路的电子器件的电路图,本实施例中的电子器件包括运放第一级单元10、动态零点补偿单元20、运放Class AB输出级单元30、及负载单元40。
具体地,运放Class AB输出级单元包括位于N通道(Npass)中的NMOS管M13和位于P通道(Ppass)中的PMOS管M14,NMOS管M13的漏极与PMOS管M14的漏极相连,NMOS管M13的源极接基准电位,NMOS管M13的栅极和PMOS管M14的栅极与动态零点补偿单元20相连。
负载单元40中的负载电流为IL,负载还包括负载电容CL,负载电流IL和负载电容CL分别与MOS管13的源极和漏极相连。
本实施例中的动态零点补偿单元20包括位于N通道中且串联设置的MOS管Ma及第一电容C1、及位于P通道中且串联设置的MOS管Mb及第二电容C2。
具体地,MOS管Ma为PMOS管,MOS管Mb为NMOS管,NMOS管M13的源极与第一电容C1分别与基准电位相连,NMOS管M13的栅极与MOS管Ma的源极相连,MOS管Ma的漏极与第一电容C1相连,PMOS管M14的源极与第二电容C2相连,PMOS管M14的栅极与MOS管Mb的源极相连,MOS管Mb的漏极与第二电容C2相连。
MOS管Ma的栅极施加有栅极电压Va,MOS管Mb的栅极施加有栅极电压Vb,通过设置栅极电压Va和Vb,可以分别驱动MOS管Ma和MOS管Mb工作,MOS管Ma导通时的电阻为R1,MOS管Mb导通时的电阻为R2。
优选地,本实施例中的基准电位为GND电位,动态零点补偿单元用于产生一个1/(2π*R1*C1)的动态零点进行补偿。
本实施例中的运放第一级单元用于对信号进行放大,其包括:
BJT晶体管B1、B2,B1、B2的基极分别用于接收使能信号VP和VN;
NMOS管,包括M1~M5、M10及M11;
PMOS管,包括M6~M9、M12。
具体地,M1、M2、M3的栅极相连,M1、M2、M3的源极分别接GND,M的漏极与BJT晶体管B1、B2的发射极相连,M2、M3的漏极分别与M4、M5的源极相连,M4、M5的栅极相连;
M6、M7的栅极相连,M6、M7的漏极分别与M8、M9的源极相连,M8、M9的栅极相连,且M8的漏极与M6和M7栅极相连,BJT晶体管B1、B2的集电极分别与M7的漏极、M6的漏极相连;
M14的源极与M6、M7的源极相连,M14的栅极与M9的漏极相连,M13的栅极与M5的漏极相连,M13的源极与M1、M2、M3的源极接地;
M10、M11的栅极相连,M10的源极与M4的漏极相连,M10的漏极与M8的漏极相连,M11的源极及M12的漏极与M5的漏极相连,M11的漏极及M12的源极与M9的漏极相连。
本实施例中的运放第一级单元仅为低压差线性稳压器的一具体示例,在其他实施例中该运放第一级单元可以采用其他的运放电路,此处不再进行赘述。
对比图1和图2可以发现,本发明将现有技术中的Ma由NMOS管改为PMOS管,Mb由PMOS管改为NMOS管,同时,改变了Ma和电容C1、Mb和电容C2之间的位置关系,可以有效避免寄生电容产生极点的问题。
电容C1的一端直接接GND,电容C1的另一端通过PMOS管Ma,通过栅极电压Va驱动Ma导通,当NMOS管M13中电流增大时,NMOS管M13的栅源电压Vgs增大,Ma的栅源电压Vgs增大,则导通电阻R1减小,可实现动态零点补偿,电容C1到GND的寄生电容则不会产生额外的极点。
同样地,电容C2的一端直接接电源,电容C2的另一端接NMOS管Mb,当PMOS管M14电流增大时,则运放的带宽增大,M14的Vgs增大,那么Ma的Vgs也增大,则导通电阻R2减小,零点增大,实现动态零点补偿,电容C2到GND的寄生电容不会产生额外的极点。
另外,电容C1的电容和电容C2到GND的寄生电容还可以增强原有的零点,且在输出大电流时不会产生额外的功耗。
由上技术方案可以看出,本发明具有以下有益效果:
本发明通过优化动态零点补偿电路,对MOS管和电容进行优化,可有效避免寄生电容产生的极点问题,同时可增强原有的零点,且输出大电流时不会产生额外的功耗;
电路结构简单,降低了整体电路的复杂度,减小了电路成本。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施例加以描述,但并非每个实施例仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
Claims (9)
1.一种基于动态零点补偿电路的电子器件,其特征在于,所述电子器件包括运放第一级单元、动态零点补偿单元、运放Class AB输出级单元、及负载单元,所述运放Class AB输出级单元包括位于N通道中的NMOS管和位于P通道中的PMOS管,所述动态零点补偿单元包括位于N通道中且串联设置的MOS管Ma及第一电容C1、及位于P通道中且串联设置的MOS管Mb及第二电容C2,其中,MOS管Ma为PMOS管,MOS管Mb为NMOS管,所述NMOS管的源极与第一电容C1分别与基准电位相连,NMOS管的栅极与MOS管Ma的源极相连,MOS管Ma的漏极与第一电容C1相连,所述PMOS管的源极与第二电容C2相连,PMOS管的栅极与MOS管Mb的源极相连,MOS管Mb的漏极与第二电容C2相连。
2.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述MOS管Ma的栅极施加有栅极电压Va,MOS管Mb的栅极施加有栅极电压Vb,栅极电压Va和Vb分别用于驱动MOS管Ma和MOS管Mb。
3.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述动态零点补偿单元用于产生一个1/(2π*R1*C1)的动态零点进行补偿。
4.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述基准电位为GND电位。
5.根据权利要求4所述的动态零点补偿电路的电子器件,其特征在于,所述第一电容C1和第二电容C2还用于增强原有的零点。
6.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述负载单元中的负载电流为IL,负载还包括负载电容CL。
7.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述运放第一级单元用于对信号进行放大,其包括若干BJT晶体管、PMOS管及NMOS管。
8.根据权利要求7所述的动态零点补偿电路的电子器件,其特征在于,所述运放第一级单元包括若干与MOS管Ma及第一电容C1相连的NMOS管、及若干与MOS管Mb及第二电容C2相连的PMOS管。
9.根据权利要求1所述的动态零点补偿电路的电子器件,其特征在于,所述电子器件为低压差线性稳压器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911266276.3A CN110888483A (zh) | 2019-12-11 | 2019-12-11 | 基于动态零点补偿电路的电子器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911266276.3A CN110888483A (zh) | 2019-12-11 | 2019-12-11 | 基于动态零点补偿电路的电子器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110888483A true CN110888483A (zh) | 2020-03-17 |
Family
ID=69751438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911266276.3A Pending CN110888483A (zh) | 2019-12-11 | 2019-12-11 | 基于动态零点补偿电路的电子器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110888483A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112234973A (zh) * | 2020-09-24 | 2021-01-15 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100253431A1 (en) * | 2009-04-03 | 2010-10-07 | Elpida Memory, Inc. | Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit |
CN101957628A (zh) * | 2009-07-17 | 2011-01-26 | 上海沙丘微电子有限公司 | 低压差线性稳压器中的自适应零点频率补偿电路 |
CN102545877A (zh) * | 2010-12-23 | 2012-07-04 | 上海贝岭股份有限公司 | 一种输出缓冲电路 |
CN102681581A (zh) * | 2012-05-24 | 2012-09-19 | 苏州脉科库博环保科技有限公司 | 一种基于大摆率误差放大器的高精度高速ldo电路 |
US20130076320A1 (en) * | 2011-09-23 | 2013-03-28 | Broadcom Corporation | Internal capacitor linear regulator with transient dip compensator for internal-switch switching regulator |
CN105955390A (zh) * | 2016-07-01 | 2016-09-21 | 唯捷创芯(天津)电子技术股份有限公司 | 低压差线性稳压器模块、芯片及通信终端 |
CN106647912A (zh) * | 2017-01-22 | 2017-05-10 | 格科微电子(上海)有限公司 | 基于负载的动态频率补偿方法及装置 |
CN108233878A (zh) * | 2017-12-27 | 2018-06-29 | 上海艾为电子技术股份有限公司 | 一种ab类音频功率放大器 |
CN109116906A (zh) * | 2018-10-31 | 2019-01-01 | 上海海栎创微电子有限公司 | 一种基于自适应零点补偿的低压差线性稳压器 |
-
2019
- 2019-12-11 CN CN201911266276.3A patent/CN110888483A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100253431A1 (en) * | 2009-04-03 | 2010-10-07 | Elpida Memory, Inc. | Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit |
CN101957628A (zh) * | 2009-07-17 | 2011-01-26 | 上海沙丘微电子有限公司 | 低压差线性稳压器中的自适应零点频率补偿电路 |
CN102545877A (zh) * | 2010-12-23 | 2012-07-04 | 上海贝岭股份有限公司 | 一种输出缓冲电路 |
US20130076320A1 (en) * | 2011-09-23 | 2013-03-28 | Broadcom Corporation | Internal capacitor linear regulator with transient dip compensator for internal-switch switching regulator |
CN102681581A (zh) * | 2012-05-24 | 2012-09-19 | 苏州脉科库博环保科技有限公司 | 一种基于大摆率误差放大器的高精度高速ldo电路 |
CN105955390A (zh) * | 2016-07-01 | 2016-09-21 | 唯捷创芯(天津)电子技术股份有限公司 | 低压差线性稳压器模块、芯片及通信终端 |
CN106647912A (zh) * | 2017-01-22 | 2017-05-10 | 格科微电子(上海)有限公司 | 基于负载的动态频率补偿方法及装置 |
CN108233878A (zh) * | 2017-12-27 | 2018-06-29 | 上海艾为电子技术股份有限公司 | 一种ab类音频功率放大器 |
CN109116906A (zh) * | 2018-10-31 | 2019-01-01 | 上海海栎创微电子有限公司 | 一种基于自适应零点补偿的低压差线性稳压器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112234973A (zh) * | 2020-09-24 | 2021-01-15 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
CN112234973B (zh) * | 2020-09-24 | 2023-01-24 | 西安电子科技大学 | 一种适用于驱动宽范围电容负载的多级运放 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7764123B2 (en) | Rail to rail buffer amplifier | |
US7453318B2 (en) | Operational amplifier for outputting high voltage output signal | |
CN109450415B (zh) | 一种延迟电路 | |
US20080007242A1 (en) | Power supply circuit | |
CN103095226B (zh) | 集成电路 | |
WO2019104467A1 (zh) | 稳压器以及电源 | |
US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
US6879212B2 (en) | Operational amplifier having large output current with low supply voltage | |
US20050219102A1 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
CN212586761U (zh) | 一种基于低压放大器的易集成稳压电路 | |
CN110888483A (zh) | 基于动态零点补偿电路的电子器件 | |
KR20050080585A (ko) | 옵셋 보상회로를 갖는 연산증폭기 | |
JP2006515732A (ja) | 差動回路 | |
JP2019185786A (ja) | 高駆動能力を有する低電力ハーフvdd生成回路 | |
JP2007257104A (ja) | シリーズレギュレータ | |
US20030169224A1 (en) | Amplitude conversion circuit for converting signal amplitude and semiconductor device using the amplitude conversion circuit | |
CN109787613B (zh) | 一种输出级的驱动电路和电子设备 | |
CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN110545096A (zh) | 一种快速启动电路 | |
CN105356883A (zh) | 电流导向数字转模拟转换器和输出摆幅控制电路 | |
US11476812B2 (en) | Amplifying apparatus | |
CN100429865C (zh) | 恒定电流产生电路 | |
US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
CN215117306U (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
CN110320959B (zh) | 一种用于产生cmos阈值电压vth的电路与方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |