CN103095226B - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN103095226B
CN103095226B CN201210243483.9A CN201210243483A CN103095226B CN 103095226 B CN103095226 B CN 103095226B CN 201210243483 A CN201210243483 A CN 201210243483A CN 103095226 B CN103095226 B CN 103095226B
Authority
CN
China
Prior art keywords
transistor
amplifier transistor
grid
converter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210243483.9A
Other languages
English (en)
Other versions
CN103095226A (zh
Inventor
小笠原阳介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103095226A publication Critical patent/CN103095226A/zh
Application granted granted Critical
Publication of CN103095226B publication Critical patent/CN103095226B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/522—Indexing scheme relating to amplifiers the bias or supply voltage or current of the gate side of a FET amplifier being controlled to be on or off by a switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一种集成电路，具备：放大晶体管，对输入信号进行放大；偏置电路，设定偏置电压以使所述放大晶体管可进行放大；静电保护电路，根据在所述放大晶体管施加的电压来设定所述放大晶体管的偏置电压以使所述放大晶体管截止；以及切换电路，根据电源的供给状态来切换所述放大晶体管的偏置电压。

Description

集成电路
本申请要求2011年10月28日提出的日本专利申请2011-237888号的优先权权益，并将该日本专利申请的全部内容引入本申请中。
技术领域
本发明一般涉及集成电路。
背景技术
作为防止由静电导致的集成电路的静电破坏的方法，有时设置用于使浪涌电流迂回的保护元件。此时，即使使浪涌电流迂回到保护元件，若在集成电路中存在浪涌电流流动的路径，则集成电路有时也会被静电破坏。
发明内容
本发明要解决的问题是：提供一种可提高对于静电破坏的耐性的集成电路。
实施方式的集成电路，其特征在于，具备：放大晶体管，其使输入信号放大；偏置电路，其设定偏置电压以使所述放大晶体管可进行放大；静电保护电路，其根据在所述放大晶体管施加的电压来设定所述放大晶体管的偏置电压以使所述放大晶体管截止；和切换电路，其根据电源的供给状态来切换所述放大晶体管的偏置电压。
另一实施方式的集成电路，其特征在于，具备：第一放大晶体管，其使所述输入信号放大；第二放大晶体管，其与所述第一放大晶体管串联连接；偏置电路，其根据偏置晶体管（biastransistor）的电流镜动作来设定偏置电压以使所述第一及第二放大晶体管可进行放大；第一开关晶体管，其使所述第一放大晶体管的栅极和源极之间导通/截止；第二开关晶体管，其使所述第二放大晶体管的栅极和源极之间导通/截止；第三开关晶体管，其使所述偏置晶体管的栅极和源极之间导通/截止；第一电阻，其检测在所述偏置电路的电源施加的电压；第一变换器（inverter），其根据经所述第一电阻而被检测出的电压来驱动所述第一、第二及第三开关晶体管的栅极以使所述第一、第二及第三开关晶体管导通；和切换电路，其根据电源的供给状态来经所述第一变换器驱动所述第一、第二及第三开关晶体管的栅极以使所述第一、第二及第三开关晶体管截止。
根据上述构成的集成电路，可提高对静电破坏的耐性。
附图说明
图1是表示第一实施方式涉及的集成电路的概要构成的电路图。
图2是表示图1的放大电路1和外设部件12、13的连接方法的电路图。
图3是表示第二实施方式涉及的集成电路的概要构成的电路图。
图4是表示第三实施方式涉及的集成电路的概要构成的电路图。
具体实施方式
根据实施方式的集成电路，设有放大晶体管、偏置电路、静电保护电路和切换电路。放大晶体管使输入信号放大。偏置电路设定偏置电压以使上述放大晶体管可进行放大。静电保护电路根据在上述放大晶体管施加的电压来设定上述放大晶体管的偏置电压以使上述放大晶体管截止。切换电路根据电源的供给状态来切换上述放大晶体管的偏置电压。
下面参照附图来说明实施方式涉及的集成电路。再有，本发明不限于这些实施方式。
（第一实施方式）
图1是表示第一实施方式涉及的集成电路的概要构成的电路图。
在图1中，在该集成电路中，设有放大电路1、静电保护电路2、切换电路3及偏置电路4。此外，在该集成电路中，设有二极管D1~D8来作为静电保护元件。
放大电路1可将输入信号放大。这里，在放大电路1中，设有放大晶体管M1、M2、电阻R1、R2、电感器L1及电容器C1、C2。再有，放大晶体管M1、M2可使用例如N沟道场效应晶体管。
而且，放大晶体管M1、M2互相串联连接。再有，放大晶体管M1的源极经电感器L1与接地端子GND_LNA连接。在放大晶体管M1的栅极和源极之间连接有电容器C1。放大晶体管M1的栅极连接电阻R1，经电阻R1被施加偏置电压BA1。此外，放大晶体管M1的栅极连接输入端子LNA_IN，经输入端子LNA_IN被输入输入信号。
放大晶体管M2的漏极与输出端子LNA_OUT连接。在放大晶体管M2的栅极和接地端子GND_LAN之间连接有电容器C2。放大晶体管M2的栅极连接电阻R2，经电阻R2被施加偏置电压BA2。
偏置电路4可设定偏置电压BA1、BA2以使放大晶体管M1、M2可进行放大。这里，经电源端子VDD_LNA向偏置电路4供给电源电压。而且，用偏置电路4生成偏置电压BA1、BA2。再有，经电阻R1向放大晶体管M1的栅极施加偏置电压BA1，且经电阻R2向放大晶体管M2的栅极施加偏置电压BA2。
静电保护电路2可根据在放大晶体管M1、M2施加的电压来设定放大晶体管M1的偏置电压BA1以使放大晶体管M1截止。这里，在静电保护电路2，设有开关晶体管M3、变换器N2、N3及电阻R3。再有，开关晶体管M3可使用例如N沟道场效应晶体管。而且，开关晶体管M3的漏极经电阻R1与放大晶体管M1的栅极连接。开关晶体管M3的源极与接地端子GND_LNA连接。变换器N2、N3互相串联连接，变换器N2的输入经电阻R3与电源端子VDD_LNA连接。变换器N3的输出与开关晶体管M3的栅极连接。此外，经电源端子VDD_LNA向变换器N2、N3供给电源电压。
切换电路3可根据电源VDDC的供给状态来切换放大晶体管M1的偏置电压BA1。这里，切换电路3中设有变换器N1。变换器N1被供给电源电压VDDC。此外，变换器N1被输入通电（poweron）信号PS。变换器N1的输出与变换器N2的输入连接。
在输出端子LNA_OUT和电源端子VDD_LNA之间连接有二极管D5。二极管D6~D8互相串联连接。而且，在电源端子VDD_LNA和接地端子GND_LNA之间连接有二极管D6~D8的串联电路。二极管D1、D2互相反向并联连接，二极管D3、D4互相反向并联连接。二极管D1、D2的反向并联电路和二极管D3、D4的反向并联电路互相串联连接。另外，该串联电路连接在变换器N1的接地电位GNDC和接地端子GND_LNA之间。
图2是表示图1的放大电路1和外设部件12、13的连接方法的电路图。
在图2中，放大电路1及调节器（regulator）7搭载于半导体芯片11。调节器7可将电源电压VDD1转换为电源电压VDD2。这里，在调节器7设有比较器PA。向比较器PA供给电源电压VDD1，并可将电源电压VDD2与基准电压ref比较。
而且，放大晶体管M1的栅极与输入端子TI连接，放大晶体管M2的漏极与输出端子TO连接，放大晶体管M1的源极经电感器L1与接地端子TG连接，调节器7的输出端子与电源端子TD连接。
在输入端子TI连接有进行与输入信号In的匹配的外设部件12。在输出端子TO和电源端子TD之间，连接有进行与输出信号Out的匹配的外设部件13。这里，在外设部件12设有电感器L11、L12及电容器C11。而且，输入信号In依次经电感器L11及电容器C11向放大晶体管M1的栅极输入。此外，电感器L11和电容器C11的连接点经电感器L12接地。
在外设部件13设有电感器L13、电容器C12及电阻R11。而且，电感器L13和电阻R11互相连接，从比较器PA输出的电源电压VDD2经电感器L13和电阻R11的并联电路向放大晶体管M2的漏极供给。此外，输出信号Out从放大晶体管M2的漏极经电容器C12输出。
这里，放大电路1的输入端子TI、输出端子TO、电源端子TD及接地端子TG从半导体芯片11露出到外部。而且，输入端子TI不经过电阻地与放大晶体管M1的栅极连接，输出端子TO不经过电阻地与放大晶体管M2的漏极连接，接地端子TG不经过电阻地与放大晶体管M1的源极连接。因此，浪涌电流直接输入放大晶体管M1、M2。
再有，对于图1的静电保护电路2、切换电路3及偏置电路4，也可搭载于半导体芯片11。
而且，在图1及图2中，在将半导体芯片11安装于电路基板前，不向半导体芯片11供给电源。因此，不向偏置电路4及变换器N1供给电源电压，放大晶体管M1、M2的栅极电压及开关晶体管M3的栅极电压为不定。
此时，在输出端子LNA_OUT和接地端子GND_LNA之间施加浪涌电压。这里，如果放大晶体管M1、M2截止，则浪涌电流经二极管D5~D8从输出端子LNA_OUT流向接地端子GND_LNA。因此，浪涌电流不会流到放大晶体管M1、M2，放大晶体管M1、M2不会被破坏。
这里，若向输出端子LNA_OUT施加浪涌电压，则经二极管D5使电源端子VDD_LNA的电位上升。然后，若为了偏置电路4工作而使电源端子VDD_LNA的电位充分地上升，则在偏置电路4中设定偏置电压BA1、BA2以使放大晶体管M1、M2可导通。而且，在向输出端子LNA_OUT施加浪涌电压时，如果放大晶体管M1、M2导通，则浪涌电流流到放大晶体管M1、M2，放大晶体管M1、M2将被破坏。
另一方面，电源端子VDD_LNA的电位经电阻R3而被检测，经该电阻R3而被检测的电压向变换器N2输入。这里，如果不向半导体芯片11供给电源，则不会形成从电源端子VDD_LNA流到电阻R3的电流路径。因此，可不伴随由电阻R3导致的电压下降地，将电源端子VDD_LNA的电位向变换器N2输入。而且，根据经电阻R3检测出的电压来驱动变换器N2、N3，从而电源端子VDD_LNA的电位被施加到开关晶体管M3的栅极。这里，在向输出端子LNA_OUT施加浪涌电压时，如果电源端子VDD_LNA的电位上升，则开关晶体管M3导通。因此，放大晶体管M1的偏置电压BA1成为0V，放大晶体管M1的栅极电位成为0V。因此，放大晶体管M1截止，可防止浪涌电流流到放大晶体管M1、M2。
例如，在输出端子LNA_OUT和接地端子GND_LNA之间施加6V的浪涌电压，该浪涌电压经二极管D5向电源端子VDD_LNA施加，从而电源端子VDD_LNA的电位成为4.5V。此时，在偏置电路4施加4.5V的电源电压，通过偏置电路4生成0V~4.5V的偏置电压BA1、BA2。
另一方面，电源端子VDD_LNA的电位经电阻R3传递到变换器N2，向变换器N2输入4.5V的电压。而且，如果向变换器N2输入4.5V的电压，则经变换器N2、N3，开关晶体管M3的栅极电位被设定为4.5V。因此，开关晶体管M3的栅极/源极间电压Vgs3为4.5V，开关晶体管M3导通。其结果，放大晶体管M1的偏置电压BA1为0V，经电阻R1，该偏置电压BA1向放大晶体管M1的栅极施加，从而放大晶体管M1的栅极/源极间电压Vgs1为0V，放大晶体管M1截止。此时，如果放大晶体管M2导通，放大晶体管M2的漏极/源极间电压Vds2为0V，则放大晶体管M1的漏极/源极间电压Vds1为6V。
另一方面，在将半导体芯片11安装于电路基板时，向半导体芯片11供给电源。因此，向变换器N1供给电源电压VDDC，并且经电源端子VDD_LNA向偏置电路4供给电源电压。
而且，如果通电信号PS为高电平，则变换器N1的输出PS_B为低电平。此外，在向电源端子VDD_LNA供给电源电压时，电流经电阻R3而被抽取（引き抜く）到变换器N1，从而电源端子VDD_LNA的电源电压经电阻R3而下降，变换器N1的输出PS_B被维持在低电平。而且，根据变换器N1的输出PS_B来驱动变换器N2、N3，从而向开关晶体管M3的栅极施加接地端子GND_LNA的电位。因此，开关晶体管M3截止，放大晶体管M1的偏置电压BA1经偏置电路4而设定。
这里，在向偏置电路4供给电源电压时，设定偏置电压BA1、BA2以使放大晶体管M1、M2可进行放大。而且，在向放大晶体管M1的栅极施加输入信号时，根据该输入信号而使电流流到放大晶体管M1、M2，基于该电流的输出信号经输出端子LNA_OUT输出。这里，放大晶体管M2可设定成，从放大晶体管M1抽取的漏极电流不会返回到放大晶体管M1。
此外，放大晶体管M1的源极电流经电感器L1而转换为电压，经电容器C1向放大晶体管M1的栅极反馈，从而进行匹配，减小噪音。
例如，如果在向半导体芯片11供给电源时电源电压VDD1是3.3V，则通过调节器7转换为1.2V的电源电压VDD2，经外设部件13向放大晶体管M2的漏极供给。因此，输出端子LNA_OUT的电位设定为1.2V。此外，通过向电源端子VDD_LNA施加电源电压VDD2，而将电源端子VDD_LNA的电位设定为1.2V。
此外，若向变换器N1供给电源电压VDDC，通电信号PS成为高电平，则变换器N1的输出PS_B为0V。而且，电流从电源端子VDD_LNA经电阻R3被引入到变换器N1，从而通过电阻R3产生1.2V大小的电压下降，电源端子VDD_LNA的电位被维持在1.2V。
在电源端子VDD_LNA的电位维持为1.2V时，向偏置电路4施加1.2V的电源电压，通过偏置电路4生成0.4V的偏置电压BA1，并且生成0.8V的偏置电压BA2。
此外，在变换器N1的输出PS_B为0V时，经变换器N2、N3将开关晶体管M3的栅极电位设定为0V。因此，开关晶体管M3的栅极/源极间电压Vgs3为0V，开关晶体管M3截止。其结果，放大晶体管M1的栅极电位为0.4V，放大晶体管M1的栅极/源极间电压Vgs1为0.4V。此外，放大晶体管M1的漏极/源极间电压Vds1为0.4V。另外，放大晶体管M2的栅极电位为0.8V，放大晶体管M2的栅极/源极间电压Vgs2为0.4V。放大晶体管M2的漏极/源极间电压Vds2为0.8V。
这里，在放大晶体管M1的源极侧和栅极侧之间连接开关晶体管M3，在检测出浪涌电压时将开关晶体管M3导通，从而可将放大晶体管M1的源极和栅极之间的电压设定为0V。因此，可防止在输入浪涌电压时放大晶体管M1导通，并且可防止浪涌电流流到放大晶体管M1、M2，因此可提高放大晶体管M1、M2对静电破坏的耐性。
此外，通过经电阻R3及变换器N2、N3来检测浪涌电压，可提高浪涌电压的检测灵敏度。再有，通过经电阻R1将开关晶体管M3与放大晶体管M1的栅极连接，可使得从输入端子LNA_IN侧不可见开关晶体管M3的寄生电容，可抑制增益及杂音特性的下降。
另外，通过设置切换电路3，即使在根据电源未接入时的浪涌电压而使开关晶体管M3导通的情况下，也可在电源接入时使开关晶体管M3截止，能够使放大晶体管M1、M2的放大功能不损失。
（第二实施方式）
图3是表示第二实施方式涉及的集成电路的概要构成的电路图。
在图3中，在该集成电路中设有静电保护电路5来代替图1的集成电路的静电保护电路2。静电保护电路5可根据在放大晶体管M1、M2施加的电压来设定放大晶体管M2的偏置电压BA2以使放大晶体管M2截止。这里，在静电保护电路5设有开关晶体管M4来代替开关晶体管M3。再有，开关晶体管M4可使用例如N沟道场效应晶体管。而且，开关晶体管M4的漏极与放大晶体管M2的栅极连接。开关晶体管M4的源极与接地端子GND_LNA连接。变换器N3的输出与开关晶体管M4的栅极连接。
而且，如果在将半导体芯片11安装于电路基板前，向输出端子LNA_OUT施加浪涌电压，则经二极管D5，电源端子VDD_LNA的电位上升。而且，电源端子VDD_LNA的电位经电阻R3而被检测，经该电阻R3被检测出的电压被输入到变换器N2。而且，根据经电阻R3而被检测出的电压来驱动变换器N2、N3，从而向开关晶体管M4的栅极施加电源端子VDD_LNA的电位。这里，如果向输出端子LNA_OUT施加浪涌电压时，电源端子VDD_LNA的电位上升，则开关晶体管M4导通。因此，放大晶体管M2的偏置电压BA2为0V，放大晶体管M2的栅极电位为0V。因此，放大晶体管M2截止，可防止浪涌电流流到放大晶体管M1、M2。
例如，在输出端子LNA_OUT和接地端子GND_LNA之间施加6V的浪涌电压，将该浪涌电压经二极管D5向电源端子VDD_LNA施加，从而电源端子VDD_LNA的电位成为4.5V。此时，在偏置电路4施加4.5V的电源电压，通过偏置电路4生成0V~4.5V的偏置电压BA1、BA2。
另一方面，电源端子VDD_LNA的电位经电阻R3而传递到变换器N2，向变换器N2输入4.5V的电压。而且，在向变换器N2输入4.5V的电压时，经变换器N2、N3，开关晶体管M4的栅极电位被设定为4.5V。因此，开关晶体管M4的栅极/源极间电压Vgs4为4.5V，开关晶体管M4导通。其结果，放大晶体管M2的偏置电压BA2为0V，该偏置电压BA2被施加到放大晶体管M2的栅极，从而放大晶体管M2的栅极/源极间电压Vgs2为-0.1V，放大晶体管M2截止。此时，如果放大晶体管M1的栅极/源极间电压Vgs1为2V，放大晶体管M1截止，放大晶体管M1的漏极/源极间电压Vds1为0.1V，则放大晶体管M2的漏极/源极间电压Vds2为5.9V。此外，放大晶体管M2的栅极/漏极间电压Vgd2为5.9V。
（第三实施方式）
图4是表示第三实施方式涉及的集成电路的概要构成的电路图。
在图4中，在该集成电路中设有静电保护电路6来代替图1的集成电路的静电保护电路2。
此外，在偏置电路4设有偏置晶体管M11~M16及电流源Iref。再有，偏置晶体管M11~M13可使用例如P沟道场效应晶体管。偏置晶体管M14~M16可使用例如N沟道场效应晶体管。这里，偏置晶体管M11~M13可进行电流镜动作。偏置晶体管M14根据偏置晶体管M12的电流镜动作来生成偏置电压BA1。偏置晶体管M15、M16根据偏置晶体管M13的电流镜动作来生成偏置电压BA2。
这里，偏置晶体管M11~M13的源极与电源端子VDD_LNA连接，偏置晶体管M11的漏极经电流源Iref与接地端子GND_LNA连接。偏置晶体管M12的漏极经偏置晶体管M14与接地端子GND_LNA连接，偏置晶体管M13的漏极依次经偏置晶体管M15、M16与接地端子GND_LNA连接。偏置晶体管M11~M13的栅极与偏置晶体管M11的漏极连接。偏置晶体管M14的漏极与偏置晶体管14的栅极连接，并且经电阻R1与放大晶体管M1的栅极连接。偏置晶体管M15的漏极与偏置晶体管M15的栅极连接，并且经电阻R2与放大晶体管M2的栅极连接。偏置晶体管M16的漏极与偏置晶体管M16的栅极连接。
此外，静电保护电路6根据在放大晶体管M1、M2施加的电压来使放大晶体管M1、M2截止，并且可使从偏置电路4输出的偏置电压BA1、BA2为不定。
这里，在静电保护电路6设有开关晶体管M3~M7、变换器N2、N3及电阻R3。再有，开关晶体管M3~M6可使用例如N沟道场效应晶体管。开关晶体管M7可使用例如P沟道场效应晶体管。而且，开关晶体管M5的漏极与放大晶体管M1的栅极连接。开关晶体管M6的漏极经电阻R2与放大晶体管M2的栅极连接。开关晶体管M5、M6的源极与接地端子GND_LNA连接。开关晶体管M5、M6的栅极与变换器N3的输出连接。开关晶体管M7的漏极与偏置晶体管M11~M13的栅极连接。开关晶体管M7的源极与电源端子VDD_LNA连接。开关晶体管M7的栅极与变换器N2的输出连接。
而且，在将半导体芯片11安装于电路基板前，不向半导体芯片11供给电源。因此，不向偏置电路4及变换器N1供给电源电压，放大晶体管M1、M2的栅极电压和开关晶体管M3~M7的栅极电压变为不定。
此时，如果向电源端子VDD_LNA施加浪涌电压，则电源端子VDD_LNA的电位经电阻R3而被检测，经该电阻R3而被检测的电压向变换器N2输入。而且，根据经电阻R3而被检测的电压来驱动变换器N2、N3，从而将开关晶体管M3~M6的栅极电位设定为高电平，将开关晶体管M7的栅极电位设定为低电平。因此，开关晶体管M3~M7导通，放大晶体管M1、M2及偏置晶体管M14、M15的栅极电位为0V，并且偏置晶体管M11~M13的栅极电位成为电源端子VDD_LNA的电位。因此，偏置晶体管M11~M15截止，偏置电压BA1、BA2成为GND_LNA，并且放大晶体管M1、M2截止，可防止浪涌电流流到放大晶体管M1、M2。
另一方面，在将半导体芯片11安装到电路基板时，向半导体芯片11供给电源。因此，向变换器N1供给电源电压VDDC，并且经电源端子VDD_LNA向偏置电路4供给电源电压。
而且，如果通电信号PS为高电平，则变换器N1的输出成为低电平。此外，在向电源端子VDD_LNA供给电源电压时，电流经电阻R3而被抽取到变换器N1，从而电源端子VDD_LNA的电源电压经电阻R3而下降，变换器N1的输出被维持在低电平。另外，根据变换器N1的输出来驱动变换器N2、N3，从而将开关晶体管M3~M6的栅极电位设定为低电平，将开关晶体管M7的栅极电位设定为高电平。因此，开关晶体管M3~M7截止，放大晶体管M1、M2的偏置电压BA1、BA2经偏置电路4而设定，以使放大晶体管M1、M2可进行放大。
而且，在向放大晶体管M1的栅极施加输入信号时，根据该输入信号而使电流流到放大晶体管M1、M2，并经输出端子LNA_OUT而输出基于该电流的输出信号。
这里，在检测到浪涌电压时使放大晶体管M1、M2截止，并且使从偏置电路4输出的偏置电压BA1、BA2成为GND_LNA，从而可防止放大晶体管M1、M2导通。因此，可防止浪涌电流流到放大晶体管M1、M2，并且可提高放大晶体管M1、M2对静电破坏的耐性。
虽然说明了本发明的几个实施方式，但是，这些实施方式仅是作为例子而提示的，并不意在限定本发明的范围。这些新颖的实施方式可用其他各种方式来实施，在不脱离本发明的主旨的范围内，可进行各种省略、替换、改变。这些实施方式及其变形包含于本发明的范围和主旨中，并且包含于在权利要求所记载的发明和其等价范围中。

Claims (19)

1.一种集成电路，其特征在于，具备：
放大晶体管，对输入信号进行放大；
偏置电路，设定偏置电压以使所述放大晶体管可进行放大；
静电保护电路，根据在所述放大晶体管施加的电压来设定所述放大晶体管的偏置电压以使所述放大晶体管截止；以及
切换电路，根据电源的供给状态来切换所述放大晶体管的偏置电压，
所述静电保护电路具备：
开关晶体管，使所述放大晶体管的栅极和源极之间导通或截止；
第一电阻，检测在所述偏置电路的电源施加的电压；以及
第一变换器，根据经由所述第一电阻而被检测到的电压来驱动所述开关晶体管的栅极，以使所述开关晶体管导通，
在通电信号被输入时，所述切换电路经由所述第一变换器来驱动所述开关晶体管的栅极，以使所述开关晶体管截止。
2.根据权利要求1所述的集成电路，其特征在于，
所述第一电阻连接在所述偏置电路的电源的电源端子和所述第一变换器的输入端子之间。
3.根据权利要求2所述的集成电路，其特征在于，
所述切换电路具备第二变换器，该第二变换器被输入通电信号且其输出端子与所述第一变换器的输入端子连接。
4.根据权利要求1所述的集成电路，其特征在于，
所述开关晶体管的漏极经由第二电阻与所述放大晶体管的栅极连接。
5.根据权利要求3所述的集成电路，其特征在于，
所述放大晶体管的输出端子经由二极管与所述电源端子连接。
6.根据权利要求5所述的集成电路，其特征在于，具备：
电感器，与所述放大晶体管的源极连接；以及
电容器，连接在所述放大晶体管的源极和栅极之间。
7.根据权利要求6所述的集成电路，其特征在于，
所述放大晶体管具备：
第一放大晶体管，对输入信号进行放大；和
第二放大晶体管，与所述第一放大晶体管串联连接。
8.一种集成电路，其特征在于，具备：
放大晶体管，对输入信号进行放大；
偏置电路，设定偏置电压以使所述放大晶体管可进行放大；
静电保护电路，根据在所述放大晶体管施加的电压来设定所述放大晶体管的偏置电压以使所述放大晶体管截止；以及
切换电路，根据电源的供给状态来切换所述放大晶体管的偏置电压，
所述偏置电路具备：
第一偏置晶体管，进行电流镜动作；以及
第二偏置晶体管，根据所述第一偏置晶体管的电流镜动作而生成所述偏置电路的所述偏置电压，
所述静电保护电路具备：
开关晶体管，使所述第一偏置晶体管的栅极和源极之间导通或截止；
第一电阻，检测在所述偏置电路的电源施加的电压；以及
第一变换器，根据经由所述第一电阻而被检测出的电压来驱动所述开关晶体管的栅极，以使所述开关晶体管导通，
在通电信号被输入时，所述切换电路经由所述第一变换器来驱动所述开关晶体管的栅极，以使所述开关晶体管截止。
9.根据权利要求8所述的集成电路，其特征在于，
所述第一电阻连接在所述偏置电路的电源的电源端子和所述第一变换器的输入端子之间。
10.根据权利要求9所述的集成电路，其特征在于，
所述切换电路具备第二变换器，该第二变换器被输入通电信号且其输出端子与所述第一变换器的输入端子连接。
11.根据权利要求9所述的集成电路，其特征在于，
所述开关晶体管的漏极经由第二电阻与所述放大晶体管的栅极连接。
12.根据权利要求9所述的集成电路，其特征在于，
所述放大晶体管的输出端子经由二极管与所述电源端子连接。
13.根据权利要求12所述的集成电路，其特征在于，具备：
电感器，与所述放大晶体管的源极连接；以及
电容器，连接在所述放大晶体管的源极和栅极之间。
14.根据权利要求13所述的集成电路，其特征在于，
所述放大晶体管具备：
第一放大晶体管，对输入信号进行放大；以及
第二放大晶体管，与所述第一放大晶体管串联连接。
15.一种集成电路，其特征在于，具备：
第一放大晶体管，对输入信号进行放大；
第二放大晶体管，与所述第一放大晶体管串联连接；
偏置电路，根据偏置晶体管的电流镜动作来设定偏置电压，以使所述第一及第二放大晶体管可进行放大；
第一开关晶体管，使所述第一放大晶体管的栅极和源极之间导通或截止；
第二开关晶体管，使所述第二放大晶体管的栅极和源极之间导通或截止；
第三开关晶体管，使所述偏置晶体管的栅极和源极之间导通或截止；
第一电阻，检测在所述偏置电路的电源施加的电压；
第一变换器，根据经由所述第一电阻而被检测出的电压来驱动所述第一、第二及第三开关晶体管的栅极，以使所述第一、第二及第三开关晶体管导通；以及
切换电路，在通电信号被输入时，经由所述第一变换器来驱动所述第一、第二及第三开关晶体管的栅极，以使所述第一、第二及第三开关晶体管截止。
16.根据权利要求15所述的集成电路，其特征在于，
所述第一电阻连接在所述偏置电路的电源的电源端子和所述第一变换器的输入端子之间。
17.根据权利要求16所述的集成电路，其特征在于，
所述切换电路具备第二变换器，该第二变换器被输入通电信号且其输出端子与所述第一变换器的输入端子连接。
18.根据权利要求17所述的集成电路，其特征在于，
所述第一开关晶体管的漏极经由第二电阻与所述第一放大晶体管的栅极连接，所述第二开关晶体管的漏极经由第三电阻与所述第二放大晶体管的栅极连接。
19.根据权利要求18所述的集成电路，其特征在于，
所述第一放大晶体管的输出端子经由二极管与所述电源端子连接。
CN201210243483.9A 2011-10-28 2012-07-13 集成电路 Expired - Fee Related CN103095226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP237888/2011 2011-10-28
JP2011237888A JP5743850B2 (ja) 2011-10-28 2011-10-28 集積回路

Publications (2)

Publication Number Publication Date
CN103095226A CN103095226A (zh) 2013-05-08
CN103095226B true CN103095226B (zh) 2016-01-06

Family

ID=48171790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210243483.9A Expired - Fee Related CN103095226B (zh) 2011-10-28 2012-07-13 集成电路

Country Status (3)

Country Link
US (3) US8581666B2 (zh)
JP (1) JP5743850B2 (zh)
CN (1) CN103095226B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5743850B2 (ja) * 2011-10-28 2015-07-01 株式会社東芝 集積回路
JP6229369B2 (ja) * 2013-08-21 2017-11-15 三菱電機株式会社 電力増幅器
US9673763B2 (en) * 2014-11-12 2017-06-06 Murata Manufacturing Co., Ltd. Power amplifier
JP6658162B2 (ja) * 2016-03-18 2020-03-04 三菱電機株式会社 電力増幅器
JP6072387B1 (ja) * 2016-03-23 2017-02-01 三菱電機株式会社 可変利得増幅器
US20180061984A1 (en) * 2016-08-29 2018-03-01 Macom Technology Solutions Holdings, Inc. Self-biasing and self-sequencing of depletion-mode transistors
US10277268B2 (en) * 2017-06-02 2019-04-30 Psemi Corporation Method and apparatus for switching of shunt and through switches of a transceiver
CN109752612B (zh) * 2018-12-29 2021-03-16 西安紫光国芯半导体有限公司 一种芯片esd保护电路的仿真电路和方法
US10930639B2 (en) 2019-02-19 2021-02-23 Nxp Usa, Inc. ESD protection circuit providing multiple detection signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2849790Y (zh) * 2004-12-20 2006-12-20 Bcd半导体制造有限公司 提高低频电源抑制比的辅助电路、电压调节器和电路装置
CN101826511A (zh) * 2009-03-03 2010-09-08 瑞昱半导体股份有限公司 静电保护电路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2394923A1 (fr) * 1977-06-16 1979-01-12 Rv Const Electriques Amplificateur a courant continu a caracteristiques en fonction de la temperature ameliorees
US4644293A (en) * 1985-11-06 1987-02-17 E-Systems, Inc. RF pulse modulated amplifier having conduction angle control
US5164679A (en) * 1992-01-08 1992-11-17 Harris Corporation AC power amplifier having current limit control
JPH10335947A (ja) * 1997-05-30 1998-12-18 Mitsubishi Electric Corp 高周波増幅回路を有する半導体集積回路装置
JP3515725B2 (ja) * 2000-01-26 2004-04-05 Ｎｅｃ化合物デバイス株式会社 低電流増幅回路
WO2002003161A2 (en) * 2000-07-03 2002-01-10 Broadcom Corporation Bis circuit for establishing a plurality of bias voltages
US6720831B2 (en) * 2002-04-26 2004-04-13 Rf Micro Devices, Inc. Power amplifier protection circuit
US6927631B2 (en) * 2002-08-23 2005-08-09 Broadcom Corporation Wideband CMOS gain stage
JP4000096B2 (ja) 2003-08-04 2007-10-31 株式会社東芝 Ｅｓｄ保護回路
JP4102277B2 (ja) * 2003-09-12 2008-06-18 株式会社東芝 半導体集積回路装置
US6888410B1 (en) * 2003-10-10 2005-05-03 Broadcom Corp. Power amplifier having low gate oxide stress
US7196586B1 (en) * 2003-12-22 2007-03-27 Cypress Semiconductor Corporation Oscillator amplifier circuit operable to provide symmetric current limiting and method of same
JP4575818B2 (ja) * 2005-03-24 2010-11-04 Ｏｋｉセミコンダクタ株式会社 増幅回路用バイアス回路
US7348854B1 (en) * 2006-04-28 2008-03-25 Scientific Components Corporation Automatic biasing and protection circuit for field effect transistor (FET) devices
JP2008198773A (ja) * 2007-02-13 2008-08-28 Fujifilm Corp 半導体装置
US7486144B2 (en) * 2007-03-07 2009-02-03 Motorola, Inc. RF power amplifier protection
WO2009063276A1 (en) * 2007-11-15 2009-05-22 Freescale Semiconductor, Inc. Amplifier circuit
JP4983665B2 (ja) 2008-03-17 2012-07-25 富士通株式会社 受信回路の高耐圧化方法
JP2010283182A (ja) 2009-06-05 2010-12-16 Fujitsu Semiconductor Ltd 集積回路装置
EP2293331A1 (en) * 2009-08-27 2011-03-09 Imec Method for designing integrated electronic circuits having ESD protection and circuits obtained thereof
US8644777B2 (en) * 2010-05-07 2014-02-04 Skyworks Solutions, Inc. System and method for power amplifier over-voltage protection
US8380147B2 (en) * 2011-04-05 2013-02-19 Em Microelectronic-Marin S.A. Power amplifier circuit with means for tuning wave shape of ASK RF signal envelope, and method for implementing the power amplifier circuit
JP5743850B2 (ja) * 2011-10-28 2015-07-01 株式会社東芝 集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2849790Y (zh) * 2004-12-20 2006-12-20 Bcd半导体制造有限公司 提高低频电源抑制比的辅助电路、电压调节器和电路装置
CN101826511A (zh) * 2009-03-03 2010-09-08 瑞昱半导体股份有限公司 静电保护电路

Also Published As

Publication number Publication date
US9214910B2 (en) 2015-12-15
US20160056772A1 (en) 2016-02-25
US20140035683A1 (en) 2014-02-06
CN103095226A (zh) 2013-05-08
US8581666B2 (en) 2013-11-12
US20130106518A1 (en) 2013-05-02
JP2013098260A (ja) 2013-05-20
JP5743850B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103095226B (zh) 集成电路
CN210071919U (zh) 电流感测电路和电子电路
US10503189B1 (en) Voltage regulator and dynamic bleeder current circuit
CN109088532B (zh) 一种带有源钳位的电流型分段栅极驱动电路
US10088856B2 (en) Methods and apparatus for negative output voltage active clamping using a floating bandgap reference and temperature compensation
US9531259B2 (en) Power supply circuit
CN104793678A (zh) 稳压器
US9559668B2 (en) Drive circuit and semiconductor apparatus
US20220247404A1 (en) Power switch drive circuit and device
CN103955251B (zh) 一种高压线性稳压器
JP2009044304A (ja) 半導体素子制御装置
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
US11671094B1 (en) Driver circuit
CN105322789A (zh) 调节器电路
US7570098B2 (en) Active voltage-clamping gate driving circuit
CN210835774U (zh) 高压的稳压电路
CN112667019A (zh) 一种运用于ldo的省电省面积的软启动电路
CN112018725A (zh) 过压防护装置
CN110658881B (zh) 一种高压的稳压电路
CN110888483A (zh) 基于动态零点补偿电路的电子器件
CN113078888B (zh) 栅极驱动设备和控制方法
US20120299634A1 (en) Semiconductor element driving circuit and semiconductor device
CN215117306U (zh) 一种运用于ldo的省电省面积的软启动电路
CN109643137A (zh) 低压参考电流电路
CN216649665U (zh) 一种高压全摆幅逻辑电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160106

Termination date: 20160713