CN101826511A - 静电保护电路 - Google Patents

静电保护电路 Download PDF

Info

Publication number
CN101826511A
CN101826511A CN 200910118275 CN200910118275A CN101826511A CN 101826511 A CN101826511 A CN 101826511A CN 200910118275 CN200910118275 CN 200910118275 CN 200910118275 A CN200910118275 A CN 200910118275A CN 101826511 A CN101826511 A CN 101826511A
Authority
CN
China
Prior art keywords
circuit
coupled
transistor
electrostatic
electrostatic discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910118275
Other languages
English (en)
Other versions
CN101826511B (zh
Inventor
林柏青
陈正瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN 200910118275 priority Critical patent/CN101826511B/zh
Publication of CN101826511A publication Critical patent/CN101826511A/zh
Application granted granted Critical
Publication of CN101826511B publication Critical patent/CN101826511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明揭示一种静电保护电路，包含静电检测电路及保护开关。在发生静电事件时，静电检测电路关闭该保护开关，使得静电不会破坏集成电路中的应用电路，以及当静电事件未发生时，静电检测电路导通该保护开关，使得集成电路中的应用电路正常工作。

Description

静电保护电路
技术领域
本发明是关于静电保护电路，特别是关于用于集成电路中的静电放电防护的静电保护电路。
背景技术
在集成电路中，通常具有很多金属氧化物半导体形成的元件，但是，这些MOS元件的栅极氧化物容易被静电放电所造成的瞬间高电压打穿，因而造成故障。因此，在集成电路中，通常设有静电保护电路，以保护整个集成电路免于来自外部的静电放电的伤害。
一般来说，为了防止静电损坏机体电路，静电保护电路通过静电导出的方式将静电排除，换言之，当静电发生时，静电保护电路通过工作电压VDD或VSS的路径将静电导出，以防止静电损坏机体电路。然而，随着半导体制程进一步微小化，MOS晶体管的栅极氧化物厚度也进一步变薄，在静电放电期间，已知的静电保护电路仍会使得变薄的MOS晶体管的栅极氧化物曝露在高压环境下，如此一来，将会减少MOS晶体管使用寿命。
发明内容
虑及上述，本发明的目的之一在于提供一种在静电放电时使应用电路不用承受瞬间高电压且在应用电路正常操作时不影响其正常操作的静电保护电路。
本发明的目的之一在于提供一种静电保护电路以增加应用电路的生命周期(Life time)。
本发明提供一种静电保护电路，设置于集成电路中，该集成电路具有输入垫与应用电路，该静电保护电路包括：静电检测电路，用以检测该输入垫是否有静电发生，以输出检测信号；以及保护开关，耦接至该输入垫与该应用电路之间，该保护开关是依据该检测信号以决定导通与否；其中，当该静电发生时，该检测信号关闭该保护开关，使得该输入垫与该应用电路形成断路，以及，当该静电未发生时，该检测信号导通该保护开关，使得该输入垫与该应用电路形成短路。
从下述参考附图的本发明的实施例说明中，当可更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1是显示本发明的静电保护电路的一较佳实施例及其应用于集成电路的情形。
[主要元件标号说明]
100   集成电路        102           应用电路
104   静电检测电路    1021、1022MOS 晶体管
1031  输入垫          1032          输入垫
1071  保护开关        1072          保护开关
具体实施方式
请参阅图1，其显示本发明静电保护电路的一较佳实施例。如图1所示，集成电路100包含应用电路102、多个输入垫1031...103n(图1中仅示出二个输入垫)、静电检测电路104、和多个静电保护开关1071...107n(图中仅示出二个)。静电检测电路104、和多个静电保护开关1071...107n构成静电保护电路。在下述说明中，为了简明起见，将多个输入垫及及静电保护开关将仅以二个输入垫1031和1032以及二个静电保护开关1071和1072为例来做说明。
一般而言，各个输入垫1031至103n经由二极管及晶体管形成的放电电路而耦接至静电检测电路104。通常，静电检测电路104包含放电电路及检测电路。此处，放电电路相当于图1中所示的NMOS晶体管M4及二极管D3，而检测电路主要由图1中所示的PMOS晶体管M3、耦接至晶体管M3的电阻R1、及耦接至节点N1的电容P1所构成。依据本发明的一实施例，电容P1可由晶体管所实现。需注意者，静电检测电路104中所有元件的耦接关系可参考图1，在此不加以赘述。此外，静电检测电路亦有众多不同的实施方式，本发明不局限于图1所示的静电检测电路104。
如图1所示，在本实施例中，静电保护开关1071和1072是由MOS晶体管所实现。若以NMOS晶体管作为静电保护开关1071和1072为例，NMOS晶体管1071的漏极端则耦接至输入垫1031，NMOS晶体管1071的源极端则耦接至应用电路102中，MOS晶体管1021的栅极；NMOS晶体管1072的漏极端则耦接至输入垫1032，NMOS晶体管1072的源极端则耦接至应用电路102中，MOS晶体管1022的栅极；以及NMOS晶体管1071和1072的栅极则接收静电检测电路104的检测信号a。
当检测信号a＝0(低位准)时，静电保护开关1071和1072将处于高电阻或形成断路状态并将应用电路102与输入垫输入的信号相隔离。当检测信号a＝1(高位准)时，静电保护开关1071和1072将处于导通或短路状态并将应用电路102与输入垫相耦接。此处，由于以MOS晶体管作为静电保护开关1071和1072，所以，在断路时，MOS晶体管相当于100MΩ或100MΩ以上的电阻。
接着，将进一步说明静电放电时，由静电检测电路104所产生的检测信号a与静电保护开关1071至107n之间的操作关系。
当静电的情形发生时，假设施加至输入垫1031的静电电压VESD为正电压，则耦接至输入垫的二极管将被D1导通，而使得静电电荷流经静电检测电路104中的晶体管M4再流至地电压VSS，此静电放电流经的路径如图中的IESD箭号及虚线所示。
根据本发明，当发生静电发生时，节点N1所输出的检测信号a为逻辑0，所以，晶体管M4的栅极接收检测信号a的反相信号(逻辑1)而能导通以执行静电放电操作。而静电保护开关1071与静电保护开关1072由于接收检测信号a(逻辑0)，将维持在断路状态，因此，等同于在输入垫1031与应用电路102间提供高电阻，如此一来，可防止静电影响至应用电路102。当静电通过晶体管M4排除后，晶体管M3才被导通，节点N1为逻辑1，此时静电保护开关1071和1072将被导通，形成短路状态，因此，应用电路102可正常地接收由输入垫1031与1032所输入的输入信号。
在上述中，虽以一个MOS晶体管作为静电保护开关，但是，本发明不局限于此，静电保护开关可以视应用而为一个以上相串联或并联的MOS晶体管。此外，应用电路102可为模拟电路或数字电路，本发明并不以图1中的电路为限。
根据本发明，静电保护开关根据静电检测电路检测到的检测信号而开/关，藉以显著地降低施加至受保护电路的瞬间静电电压，因而增加应用电路的使用寿命，且静电保护开关在整体集成电路正常操作下处于导通而不会影响正常操作。
虽然在上述说明中，以实施例来说明本发明，但是，本发明不限于所揭示的特定细节。在不悖离本发明的精神及所附权利要求范围及其均等范围之下，本领域技术人员可以产生不同的变化、修改、替代、等等。

Claims (10)

1.一种静电保护电路，设置于集成电路中，该集成电路具有输入垫与应用电路，该静电保护电路包括：
静电检测电路，用以检测该输入垫是否有静电发生，以输出检测信号；以及
保护开关，耦接至该输入垫与该应用电路之间，该保护开关是依据该检测信号以决定导通与否；
其中，当该静电发生时，该检测信号关闭该保护开关，使得该输入垫与该应用电路形成断路，以及，当该静电未发生时，该检测信号导通该保护开关，使得该输入垫与该应用电路形成短路。
2.根据权利要求1所述的静电保护电路，其中，该静电检测电路包含：
第一晶体管，具有漏极、源极及栅极，该第一晶体管的该漏极耦接至第一工作电压，该第一晶体管的该源极耦接至第二工作电压；
二极管，一端耦接至该第一晶体管的该源极，另一端耦接至该第一晶体管的该漏极；
反相器，具有输入端与输出端，该输出端耦接至该第一晶体管的该栅极；
第二晶体管，具有漏极、源极及栅极，该第二晶体管的该源极耦接至该第一工作电压，该第二晶体管的该漏极耦接至该反相器的该输入端；
电容，一端耦接至该第二晶体管的该漏极，另一端耦接至该第二工作电压；以及
电阻，一端耦接至该第二晶体管的该栅极，另一端耦接至该第二工作电压。
3.根据权利要求2所述的静电保护电路，其中，该第一晶体管为NMOS场效应晶体管，而第二晶体管为PMOS场效应晶体管。
4.根据权利要求2所述的静电保护电路，其中，该第二晶体管的该漏极输出该检测信号。
5.根据权利要求1所述的静电保护电路，其中，该保护开关为MOS场效应晶体管。
6.根据权利要求5所述的静电保护电路，其中，该MOS场效应晶体管的栅极接收该检测信号，该MOS场效应晶体管的漏极耦接至该输入垫，该MOS场效应晶体管的源极耦接至该应用电路。
7.根据权利要求6所述的静电保护电路，其中，该MOS场效应晶体管的该源极耦接至该应用电路中的一晶体管的栅极。
8.根据权利要求5所述的静电保护电路，其中，该MOS场效应晶体管形成断路时，其阻值大于或等于100MΩ。
9.根据权利要求1所述的静电保护电路，其中，该应用电路为模拟电路。
10.根据权利要求1所述的静电保护电路，其中，该应用电路为数字电路。
CN 200910118275 2009-03-03 2009-03-03 静电保护电路 Active CN101826511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910118275 CN101826511B (zh) 2009-03-03 2009-03-03 静电保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910118275 CN101826511B (zh) 2009-03-03 2009-03-03 静电保护电路

Publications (2)

Publication Number Publication Date
CN101826511A true CN101826511A (zh) 2010-09-08
CN101826511B CN101826511B (zh) 2012-12-12

Family

ID=42690339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910118275 Active CN101826511B (zh) 2009-03-03 2009-03-03 静电保护电路

Country Status (1)

Country Link
CN (1) CN101826511B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095226A (zh) * 2011-10-28 2013-05-08 株式会社东芝 集成电路
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN107786195A (zh) * 2017-12-01 2018-03-09 珠海亿智电子科技有限公司 一种利用低压器件实现耐高压的高速io电路
CN109068220A (zh) * 2018-09-03 2018-12-21 歌尔股份有限公司 耳机、耳机充电盒和耳机套装
CN114076892A (zh) * 2021-11-25 2022-02-22 郑州中科集成电路与系统应用研究院 一种对芯片的多路自动化测试装置和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397638C (zh) * 2005-05-11 2008-06-25 通嘉科技股份有限公司 功率芯片的静电放电保护电路

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095226A (zh) * 2011-10-28 2013-05-08 株式会社东芝 集成电路
US9214910B2 (en) 2011-10-28 2015-12-15 Kabushiki Kaisha Toshiba Integrated circuit
CN103095226B (zh) * 2011-10-28 2016-01-06 株式会社东芝 集成电路
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN103412216B (zh) * 2013-07-31 2016-03-16 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN107786195A (zh) * 2017-12-01 2018-03-09 珠海亿智电子科技有限公司 一种利用低压器件实现耐高压的高速io电路
CN107786195B (zh) * 2017-12-01 2021-04-13 珠海亿智电子科技有限公司 一种利用低压器件实现耐高压的高速io电路
CN109068220A (zh) * 2018-09-03 2018-12-21 歌尔股份有限公司 耳机、耳机充电盒和耳机套装
CN114076892A (zh) * 2021-11-25 2022-02-22 郑州中科集成电路与系统应用研究院 一种对芯片的多路自动化测试装置和方法
CN114076892B (zh) * 2021-11-25 2023-12-05 郑州中科集成电路与系统应用研究院 一种对芯片的多路自动化测试装置和方法

Also Published As

Publication number Publication date
CN101826511B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5212042B2 (ja) 二次電池の過電流保護回路
JP3773506B2 (ja) 半導体集積回路装置
CN101626154B (zh) 集成电路esd全芯片防护电路
JP3901671B2 (ja) 半導体集積回路装置
US10535647B2 (en) Electrostatic discharge (ESD) protection circuit
TWI384613B (zh) 靜電放電保護電路及靜電放電保護方法
US9466978B2 (en) Electrostatic discharge protection for level-shifter circuit
CN101826511B (zh) 静电保护电路
US20140063665A1 (en) Multiple Device Voltage Electrostatic Discharge Clamp
TWI428087B (zh) 用以減少靜電放電箝中暫態事件效應之方法及系統
CN104348148A (zh) 静电放电箝制电路
CN103185845A (zh) 静电放电保护装置的检测电路及检测方法
CN107004638A (zh) 半导体集成电路
US8879220B2 (en) Electrostatic discharge protection circuit
US6801417B2 (en) Semiconductor integrated circuit device
CN101626228A (zh) 集成电路芯片输入\输出引脚esd防护的开关电路
US6762918B2 (en) Fault free fuse network
US20110043953A1 (en) Esd protection circuit with merged triggering mechanism
CN106357261A (zh) 具自身静电防护功能的输出缓冲电路
TWI382290B (zh) 靜電保護電路
CN106992172A (zh) Esd保护集成电路以及esd检测电路
JP3780896B2 (ja) 半導体集積回路装置
WO2010131078A1 (en) Integrated circuit and integrated circuit package
CN101494376A (zh) 静电放电防护电路
KR100671861B1 (ko) 입력 보호 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant