JP2010283182A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2010283182A
JP2010283182A JP2009135755A JP2009135755A JP2010283182A JP 2010283182 A JP2010283182 A JP 2010283182A JP 2009135755 A JP2009135755 A JP 2009135755A JP 2009135755 A JP2009135755 A JP 2009135755A JP 2010283182 A JP2010283182 A JP 2010283182A
Authority
JP
Japan
Prior art keywords
power supply
supply wiring
power
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009135755A
Other languages
English (en)
Inventor
Hirohiko Sadamatsu
宏彦 貞松
Tetsuji Funaki
哲司 船木
Norio Nagase
典生 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009135755A priority Critical patent/JP2010283182A/ja
Priority to US12/793,635 priority patent/US20100309594A1/en
Publication of JP2010283182A publication Critical patent/JP2010283182A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch

Abstract

【課題】
ボンディングワイヤの寄生インダクタンスによる共振回路の影響を抑制する。
【解決手段】
集積回路装置は，第１，第２の電源ドメインを有し，第１の電源ドメインは，第１及び第２の電源配線と，第１及び第２の電源配線間に設けられた内部回路と，第１及び第２の電源配線との間に電位差が発生したときに第１及び第２の電源配線との間を電気的に導通するクランプ回路とを有する。そして，クランプ回路と第１の電源配線との間と，クランプ回路と第２の電源配線との間，のいずれか１つまたは両方に設けられ，クランプ回路が導通するときに電流を流す接合素子とを有する。
【選択図】 図７

Description

本発明は，クランプ回路を有する集積回路装置に関する。
集積回路装置は，電源配線間が所定の閾値電圧以上になると導通するパワークランプ回路（以下，単にクランプ回路と称する場合もある）を内蔵する。クランプ回路は，静電気放電（ESD: Electro Static Discharge）から内部回路の素子が破壊されるのを保護する回路である。集積回路装置のいずれかの外部端子間に静電気が印加された場合，内部の電源配線（第１の電源配線）とグランド配線（第２の電源配線）との間に設けられたパワークランプ回路が導通して静電気が流れる経路を形成し，集積回路の内部回路に静電気が印加されることを防止する。
ＥＳＤ保護のためのパワークランプ回路については，例えば，特許文献１，２などに記載されている。
パワークランプ回路は，例えば，電源配線に高い電位のＥＳＤが印加されたときに一次的にＨレベルを出力するＥＳＤ検出回路と，その出力で導通するトランジスタとを有する。このトランジスタサイズをＥＳＤの電流を流すことができる程度に大きくすることで，内部回路に高い電圧が印加されて破壊されることを防止することができる。
特開２００８−３１１４３３号公報 特開２００５−２０３７３６号公報
しかしながら，集積回路装置が集積回路チップとそれを収容するパッケージとを有し，低コスト化の要請から，パッケージの外部端子と集積回路チップの端子との間がワイヤーボンディングで接続される場合，ワイヤーボンディングとパワークランプ回路とが，内部の高周波回路の特性に悪影響を与えることがある。
すなわち，ワイヤーボンディングは寄生インダクタンスを有し，パワークランプ回路は寄生容量を有する。そのため，これらの寄生インダクタと寄生キャパシタとにより，ある共振周波数を有する共振回路が形成される。この共振周波数が，内部の高周波回路の信号周波数と同じ周波数帯域に存在すると，高周波回路の動作により電源配線やグランド配線に発生したノイズ信号が，共振周波数で共振する。その結果，高周波回路の特性が共振周波数帯域で劣化し，適切な高周波信号を出力することができず，動作不良を招く。
共振周波数は√ＬＣの逆数に比例する。したがって，パワークランプ回路のトランジスタサイズを小さくして寄生容量Ｃを小さくすることで，回路面積を増大することなく共振周波数を高周波回路の信号帯域から外すことが可能である。しかし，トランジスタサイズを小さくするとＥＳＤを十分に吸収することができずＥＳＤ保護の観点から好ましくない。
そこで，本発明の目的は，高周波回路の特性に影響を与えないパワークランプ回路を有する集積回路装置を提供することにある。
本発明の一側面によれば、集積回路装置は、第１の電源ドメインと，第２の電源ドメインとを有し，前記第１の電源ドメインは，第１の電源配線及び第２の電源配線と， 前記第１の電源配線と第２の電源配線間に設けられた内部回路と，前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する。
第１の側面によれば，電源ドメイン内の寄生インダクタンスによる共振周波数が内部回路の動作周波数帯域から外にシフトされることにより，内部回路の周波数特性の劣化が抑制される。
本実施の形態における集積回路装置の斜視図である。 パワークランプ回路と共振回路とを示す図である。 高周波回路の周波数特性を示す図である。 第１の実施の形態におけるパワークランプ回路を有する集積回路装置を示す図である。 高周波回路の一例を示す図である。 本発明者らが行ったシミュレーション結果を示す図である。 第２の実施の形態における半導体集積回路装置の構成図である。 第２の実施の形態の変型例を示す図である。 第２の実施の形態の集積回路装置の詳細図である。 第３の実施の形態の集積回路装置の詳細図である。 本実施の形態におけるクランプ回路と接合素子との組み合わせを示す図である。 本実施の形態におけるクランプ回路の構成例を示す図である。
図１は，本実施の形態における集積回路装置の斜視図である。集積回路装置は，集積回路チップ１と，それを収容するパッケージ２と，パッケージ２の外部端子，例えば電源外部端子ＶＤＤ−ＰＩＮ，基準電圧外部端子ＧＮＤ−ＰＩＮと集積回路チップ１とを接続するボンディングワイヤ３とを有する。ボンディングワイヤ３は，集積回路の低コスト化に適しており，集積回路チップの端子とパッケージの外部端子とを直接接続するフリップチップタイプと比較すると，コストを下げることができる。
集積回路チップ１は，電源配線（第１の電源配線）と基準電圧配線（例えばグランド配線，または第２の電源配線）と，それらの間に接続された様々な内部回路とを有し，さらに，静電気放電から内部回路の回路素子を保護するパワークランプ回路１０を有する。このパワークランプ回路１０は，後述するとおり，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときに導通するクランプトランジスタを有し，クランプトランジスタは電源配線と基準電圧配線との間の寄生容量を形成する。クランプトランジスタのトランジスタサイズをある程度以上にすると，この寄生容量は無視できない容量値を有することになる。一方，ボンディングワイヤ３は，断面積が小さい導電ワイヤであり，無視できない寄生インダクタンスを有する。
上記のクランプ回路の寄生容量と，ボンディングワイヤの寄生インダクタンスとにより，所定の共振周波数を有する共振回路が形成される。この共振回路の共振周波数が内部の高周波回路の信号の周波数帯域内にあると，高周波回路の特性に悪影響を与えてしまう。
図２は，パワークランプ回路と共振回路とを示す図である。集積回路チップ１は，ボンディングワイヤ３を介して電源外部端子ＶＤＤ−ＰＩＮと接続される電源配線（第１の電源配線）ＶＤＤ−ＬＩＮＥと，ボンディングワイヤ３を介して基準電圧外部端子ＧＮＤ−ＰＩＮと接続される基準電圧配線（第２の電源配線またはグランド配線）ＧＮＤ−ＬＩＮＥと，電源配線ＶＤＤ−ＬＩＮＥと基準電圧配線ＧＮＤ−ＬＩＮＥとの間に電気的に接続され高周波信号ＲＦｉｎを処理する高周波回路１６とを有する。さらに，集積回路チップ１は，電源配線と基準電圧配線との間に電気的に接続され，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときに導通するパワークランプ回路１０を有する。
パワークランプ回路１０は，電源配線ＶＤＤ−ＬＩＮＥと基準電圧配線ＧＮＤ−ＬＩＮＥとの間でＥＳＤ発生時に電荷を吸収するクランプトランジスタ１２を有し，このクランプトランジスタ１２は，例えばＮチャネルＭＯＳトランジスタである。また，パワークランプ回路１０は，一例として，電源配線と基準電圧配線との間の電圧差が所定の閾値を越えたときにクランプトランジスタ１２のゲートにＨレベルを与えて導通させるＥＳＤ検出回路Ｒ，Ｃ，ＩＮＶとを有する。
このＥＳＤ検出回路は，抵抗Ｒと容量ＣとＣＭＯＳインバータＩＮＶとを有する。通常動作状態では，電源配線ＶＤＤ−ＬＩＮＥには，例えば３．０Ｖなどの内部電圧が印加されている。したがって，抵抗Ｒと容量Ｃとの間のノードＮ１はＨレベルであり，インバータＩＮＶの出力はＬレベルにあり，クランプトランジスタ１２は非導通状態になっている。集積回路装置のいずれかの外部端子にＥＳＤが印加されると，図示しない内部回路経路により電源配線ＶＤＤ−ＬＩＮＥとグランド配線ＧＮＤ−ＬＩＮＥ間の電圧差が瞬間的に所定の閾値電圧以上になる。それに伴い，所定時間の間ノードＮ１がインバータＩＮＶに対してＬレベル状態になり，インバータＩＮＶの出力がＨレベルになり，クランプトランジスタ１２が導通する。これにより，電源配線とグランド配線間でＥＳＤによる大量の電荷がクランプトランジスタ１２を流れ，電源配線とグランド配線間の電圧差が過大に大きくなることが防止され，内部回路のトランジスタなどの回路素子に過度に高い電圧が印加されることが防止される。ＥＳＤ検出回路は，電源ノイズなどの微少ノイズではクランプトランジスタが導通しないように設計されている。
ＥＳＤによりグランド配線ＧＮＤ−ＬＩＮＥ側が電源配線ＶＤＤ−ＬＩＮＥより高くなった場合は，ＮチャネルＭＯＳトランジスタであるクランプトランジスタの寄生ダイオード１４のベース・エミッタ間のＰＮダイオードが導通し，逆方向に電流を流し電荷を吸収する。つまり，クランプトランジスタ１２は，双方向に電荷を吸収できる構成になっている。
クランプトランジスタ１２は，ドレイン・ソース間に寄生容量Ccrpを有する。そして，この寄生容量Ccrpが，電源配線ＶＤＤ−ＬＩＮＥとグランド配線ＧＮＤ−ＬＩＮＥとの間に存在することになる。一方，前述のとおり，ボンディングワイヤ３は寄生インダクタンスLdd，Lgを有する。そのため，クランプトランジスタの寄生容量Ccrpと，ボンディングワイヤ３の寄生インダクタンスLdd，Lgとが，電源配線及びグランド配線に共振回路を形成する。
内部の高周波回路１６は，例えば，高周波入力信号RFinを増幅する高周波増幅器であり，高周波入力信号Rfinを入力し増幅する。この増幅動作に伴って，電源配線やグランド配線にはノイズ信号が発生する。このノイズ信号の周波数が共振周波数と重なると，上記の共振回路により共振される。
図３は，高周波回路の周波数特性を示す図である。横軸が周波数，縦軸が高周波増幅器のゲインである。高周波回路の一例として高周波増幅器の周波数特性S160が示されている。ある周波数帯域の信号に対して所定のゲインを有する特性である。ところが，図２のように高周波増幅器が接続されている電源配線VDD-LINEやグランド配線GND-LINEに寄生インダクタンスと寄生容量とにより共振回路が構成されていると，その共振周波数fcにてLC共振が発生し図中LCで示すようなゲインの変動が発生する。このようなゲインの特性変動は，高周波増幅器が設計されたとおりの出力を生成することができないことを意味し，内部回路の動作不良を招く。
したがって，共振LCによる特性変動が，高周波回路の信号周波数帯域f1の中で発生しないように，共振周波数fcをずらすことが望まれる。ボンディングワイヤの寄生インダクタンスを変更するか，クランプトランジスタの寄生容量を変更するかにより，共振周波数fcをずらすことができる。ただし，ボンディングワイヤの寄生インダクタンスを変更，減少することは，ワイヤーの数を増やすなどを伴い困難である。また，クランプトランジスタの寄生容量を減らすことはトランジスタサイズを小さくすることになりESD保護の観点から好ましくない。さらに，クランプトランジスタの寄生容量を増加することはトランジスタ面積の増大を招きこのましくないと共に，共振周波数を変更するには十分な効果は期待できない。図中，破線矢印は，寄生容量を小さくした場合の共振周波数のシフト方向である。
図４は，第１の実施の形態におけるパワークランプ回路を有する集積回路装置を示す図である。集積回路装置は，図示しないパッケージ内に集積回路チップ１が収容され，パッケージの外部端子VDD-PIN，GND-PIN，RFin-PINと，集積回路チップ１の対応する端子とがボンディングワイヤ３で接続されている。
集積回路チップ１内には，電源配線VDD-LINEとグランド配線GND-LINEとが設けられ，それらに内部回路として例えば高周波回路１６が接続されている。ここでは，高周波回路１６として，高周波入力端子RFin-PINから入力される高周波入力信号RFinを増幅するローノイズアンプLNAが示されている。さらに，電源配線VDD-LINEとグランド配線GND-LINEとの間には図２で示したクランプトランジスタ１２を有するパワークランプ回路１０が設けられている。
そして，クランプトランジスタ１２と電源配線VDD-LINEとの間，及びクランプトランジスタ１２とグランド配線GND-LINEとの間に，双方向のダイオード対２０，２１及び２２，２３が設けられている。これらのダイオードは，接合容量C1,C2を有しクランプトランジスタ１２が導通した時に電流を流す接合素子である。すなわち，クランプトランジスタ１２のゲートがHレベルになってオンした時は，ダイオード２０，２２とクランプトランジスタ１２を介して電荷が電源配線からグランド配線に流れる。また，クランプトランジスタ１２の寄生トランジスタ１４（図２）がオンした時は，ダイオード２３，２１と寄生トランジスタ１４を介して電荷がグランド配線から電源配線に流れる。
このように，双方向のダイオード対の存在は，ESD保護の観点からパワークランプ回路１０の動作に何ら支障を与えない。一方で，双方向のダイオード対は，PN接合を有する接合素子であるので，その接合容量が寄生容量C1，C2として存在する。しかも，これらの寄生容量C1，C2は，クランプトランジスタ１２の寄生容量Ccrpと直列に接続される。その結果，電源配線VDD-LINEとグランド配線GND-LINEとの間の寄生容量は，ダイオード対を設けない場合よりも小さくすることができる。
上記の双方向性ダイオード対２０，２１及び２２，２３は，必ずしも双方向である必要はない。例えば，ダイオード２０，２２だけを設けても，電源配線VDD-LINEがグランド配線GND-LINEより高い電位になった場合のESD保護を行うことができ，しかも，パワークランプ回路の電源配線とグランド配線間の寄生容量を小さくすることができる。逆に，ダイオード２３，２１だけを設けても，グランド配線GND-LINEが電源配線VDD-LINEより高い電位になった場合のESD保護を行うことができ，同様に，パワークランプ回路の電源配線とグランド配線間の寄生容量を小さくすることができる。
さらに，電源とグランド間の電圧差が十分あれば，ダイオード対２０，２１，２２，２３をそれぞれ複数個直列接続した構成にしてもよい。それにより，各ダイオードの寄生容量が複数，クランプトランジスタの寄生容量Ccrpに直列に接続され，全体の寄生容量をより低減することができる。
さらに，クランプ回路１０と電源配線ＶＤＤ−ＬＩＮＥとの間だけにダイオード対を設けても良いし，クランプ回路１０とグランド配線ＧＮＤ−ＬＩＮＥとの間だけにダイオード対を設けても良い。いずれの場合も，クランプ回路１０の電源配線間の寄生容量を低下させることができる。
上記の通り，クランプトランジスタ１２と電源配線VDD-LINEとの間，またはクランプトランジスタ１２とグランド配線GND-LINEとの間に，またはその両方に，クランプトランジスタ１２が導通した時に電流を流す接合素子を設けたことで，クランプトランジスタ１２の電源配線とグランド配線間の寄生容量を小さくすることができる。その結果，電源VDDとグランドGNDのワイヤーボンディングの寄生インダクタンスとで構成される共振回路の共振周波数をより高くシフトすることができる。それにより，例えば，図３に示されるとおり，共振回路による特性は図中LCxの位置にシフトし，高周波回路の信号帯域f1の外側にすることができる。しかも，クランプトランジスタ１２のサイズを，ESD対策に必要な程度十分に大きなサイズにすることができる。
図５は，高周波回路の一例を示す図である。図５には，ローノイズアンプLNAの例が示されている。このローノイズアンプLNAは，インダクタL12を介してソースがグランド配線GND-LINEに接続されたソース接地トランジスタM1と，トランジスタM1のドレインにソースが接続されゲートが電源配線VDD-LINEに接続されたゲート接地トランジスタM2と，負荷回路L13,R14,C15とを有する。トランジスタM1のゲートとソース間には容量C11が設けられ，ゲートには高周波入力信号RFinがインダクタL10を介して入力される。
このローノイズアンプLNAは，高周波入力信号の変動に応答して，トランジスタM1,M2が増幅動作を行い，負荷回路とゲート接地トランジスタM2との接続点の出力端子から増幅された高周波出力信号RFinを出力する。このローノイズアンプの動作により，電源配線VDD-LINEやグランド配線GND-LINEには，ノイズ信号が発生する。
このノイズ信号は，ボンディングワイヤ３の寄生インダクタLdd，Lgと，クランプトランジスタの寄生容量Ccrpとで構成される共振回路により共振周波数帯域で共振する。この共振動作により，例えば，電源電位が変動し，ローノイズアンプのゲインが増大または減少する。図３で示したとおりである。
そこで，図４で示したとおり，本実施の形態では，このクランプ回路と電源配線やグランド配線の間にダイオードを直列に挿入することで，電源配線とグランド配線間の寄生容量Ccrpを低減して，共振周波数帯域を高周波回路の信号帯域の外にシフトしている。
図６は，本発明者らが行ったシミュレーション結果を示す図である。パワークランプ回路の寄生容量Ccrpが１０ｐF，ボンディングワイヤ３のインダクタンスLdd,Lgがそれぞれ０．７nH，双方向性ダイオードの接合容量C1,C2が共に５ｐFで回路シミュレーションを行ったところ，双方向性ダイオードを設けなかった場合の共振周波数LCが１．３GHzであるのに対して，双方向性ダイオードを設けた場合の共振周波数LCxは３．０GHzになった。これにより，共振周波数を，例えば高周波回路の信号帯域 １〜１．６GHzの帯域外にすることができた。
図７は，第２の実施の形態における半導体集積回路装置の構成図である。本実施の形態では，集積回路チップ１は，複数の電源ドメインを有する。すなわち，第１の電源ドメインは，第１の電源配線（第１電源配線）VDD-LINE1とグランド配線（第２電源配線）GND-LINE1とを有し，それら配線はパッケージの外部端子VDD-PIN1,GND-PIN1にボンディングワイヤ３を介してそれぞれ接続されている。また，第２の電源ドメインは，第２の電源配線（第３電源配線）VDD-LINE2とグランド配線（第４電源配線）GND-LINE2とを有し，それら配線はパッケージの外部端子VDD-PIN2,GND-PIN2にボンディングワイヤ３を介してそれぞれ接続されている。
そして，第１の電源ドメイン内には高周波回路１６が設けられ，第２の電源ドメイン内には内部回路１８が設けられている。高周波回路１６の入力RFinは，外部端子RFin-PINに接続され，ダイオード４０，４１を介して電源配線とグランド配線に接続されている。また，第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1との間には，図４で示したパワークランプ回路１０が双方向ダイオード対２０，２１，２２，２３を介して接続されている。
さらに，第２の電源ドメイン内には内部回路１８が設けられ，内部回路の出力OUTは外部端子OUT-PINに接続され，ダイオード４２，４３を介して電源配線とグランド配線に接続されている。そして，第２の電源ドメインの電源配線VDD-LINE2とグランド配線GND-LINE2との間には，パワークランプ回路１０が設けられている。内部回路１８は，高周波回路１６よりも低い周波数の回路であり，クランプ回路１０の寄生容量とボンディングワイヤの寄生インダクタンスとによる共振周波数は，内部回路１８の周波数帯域の外にある。
集積回路チップ１内で電源ドメインを分離するのは，ある電源ドメイン内の内部回路の動作により発生する電源ノイズが，他の電源ドメイン内の内部回路に影響を与えないようにすることと，電源ドメイン毎にその電源供給制御を行うことで省電力化を図ることなどが理由である。
そして，電源ドメインの各電源配線VDD-LINE1,VDD-LINE2間には，双方向のダイオード対３０，３１が設けられている。同様に，グランド配線GND-LINE1,GND-LINE2間にも，双方向のダイオード対３２，３３が設けられている。これらの双方向ダイオード対は，各電源ドメインの電源配線やグランド配線に発生した小さなノイズ程度では導通せず，各電源ドメインの電源配線間，グランド配線間を電気的に分離し，電源ノイズが他の電源ドメインに伝わらないようにしている。ただし，これらの双方向ダイオード対は，大きな電源ノイズが発生したときは導通し，そのノイズの電荷をパワークランプ回路１０が吸収できるようにし，ESDによる破壊から保護している。
たとえば，電源外部端子VDD-PIN2とグランド外部端子GND-PIN2との間にESD（VDD-PINE2が高電位）が印加された場合は，VDD-PIN2，VDD-LINE2，31，20，10，22，GND-LINE1，GND-PIN1の経路で電荷が吸収され，さらに，VDD-PIN2，VDD-LINE2，10，33，GND-LINE1，GND-PIN1の経路でも電荷が吸収される。また，入力信号外部端子RFin-PINとグランド端子GND-PIN2との間にESD(RFin-PINが高電位)が印加された場合は，RFin-PIN，40，VDD-LINE1，30，10，GND-LINE2，GND-PIN2の経路で電荷が吸収される。
上記のように，電源配線間及びグランド配線間の双方向ダイオード対３０，３１，３２，３３は，電源配線間の遮断と，ESDからの保護という２つの機能を有する。
第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1とには高周波回路１６が接続されている。すでに説明したとおり，電源配線VDD-LINE1とグランド配線GND-LINE1のボンディングワイヤによる寄生インダクタンスLdd1,Lg1と，パワークランプ回路１０の寄生容量とで構成される共振回路の共振動作が，高周波回路１６の特性に悪い影響を与える。第２の電源ドメインの電源配線VDD-LINE2とグランド配線GND-LINE2に発生する共振信号は，第１の電源ドメイン内の高周波回路１６の特性には悪い影響を与えない。
図７に示した第２の実施の形態では，高周波回路１６が直接接続されている電源配線VDD-LINE1とグランド配線GND-LINE1との間に設けられるパワークランプ回路１０を，接合素子２０，２１，２２，２３を介して電源配線とグランド配線に接続して，電源配線VDD-LINE1とグランド配線GND-LINE1間の寄生容量を減らしている。これにより，第１の電源ドメインの電源配線VDD-LINE1とグランド配線GND-LINE1に発生する共振信号の信号帯域が，高周波回路１６の信号帯域の外にシフトされる。
一方，第２の電源ドメイン内のクランプ回路１０は，接合素子を介することなく電源配線VDD-LINE2とグランド配線GND-LINE2とに接続されている。これは，内部回路１８に共振信号が悪影響を与えることがないからである。
図８は，第２の実施の形態の変型例を示す図である。この変型例では，パワークランプ回路１０のインバータが３段構成INV1,INV2,INV3になっている。それ以外は，図７の構成と同じである。この例でも，集積回路チップ１の左側の第１のドメイン内に，高周波回路１６と，双方向ダイオード２０，２１，２２，２３を介して電源配線間に設けたパワークランプ回路１０とを有する。
図９は，第２の実施の形態の集積回路装置の詳細図である。この例では，集積回路チップは，多数の電源ドメインを有し，図９には，３つの電源ドメインDM1,DM2,DM3が示されている。各電源ドメインの電源配線間は，双方向ダイオード対３０，３１と３４，３５とを介して接続され，グランド配線間も，双方向対オード対３２，３３と３６，３７を介して接続されている。
第１の電源ドメインDM1には，高周波回路（図示せず）が設けられ，寄生インダクタンスと寄生容量とによる共振回路が使用帯域の信号に悪影響を与えないように，パワークランプ回路１０が，双方向性のダイオード対２０，２１，２２，２３を介して電源配線とグランド配線に接続されている。一方，第２，第３の電源ドメインDM2,DM3には，高周波回路が設けられておらず，より低周波の信号を処理する内部回路が設けられているだけであり，その電源ドメイン内のパワークランプ回路１０は，直接，それぞれの電源ドメイン内の電源配線やグランド配線に接続されている。
そして，全ての外部入力端子，外部出力端子に接続された信号線は，ダイオードを介して電源配線とグランド配線に接続されている。これらの入力信号線，出力信号線に印加されたESDの電荷が，これらのダイオードを介して電源配線，グランド配線，それらの間のパワークランプ回路１０により吸収され，ESDにより内部回路の素子が破壊されることが防止される。
図９の回路図から明らかなとおり，高周波回路が設けられた第１の電源ドメインDM1内の電源配線VDD-LINE1とグランド配線GND-LINE1は，チップ内に設けられた全てのクランプ回路１０とは，双方向性のダイオード対を介して接続されることが望ましい。それにより，いずれのクランプ回路の寄生容量も低減することができ，第１の電源ドメイン内の共振周波数を低減することができる。
図１０は，第３の実施の形態の集積回路装置の詳細図である。この例でも，集積回路チップは，２つの電源ドメインDM10,DM11を有し，それぞれの電源配線VDD-LINE10,VDD-LINE11と，グランド配線GND-LINE10,GND-LINE11は，パッケージの外部端子PIN10,PIN11に直接接続されている。また，電源ドメインDM10には高周波回路であるローノイズアンプLNAが設けられ，電源ドメインDM11にも高周波回路であるアンプAMPが設けられている。
そして，各電源ドメインDM10,DM11の電源配線とグランド配線間には，パワークランプ回路１０が双方向ダイオード対２０，２１，２２，２３を介して接続されている。これらの双方向ダイオード対２０，２１，２２，２３の寄生容量により，電源配線とグランド配線間のパワークランプ回路１０の寄生容量を小さくすることができる。
さらに，電源ドメイン間でESDの電荷を吸収する経路を形成するために，集積回路チップは共通のグランド配線CGND-LINEを有し，各電源ドメインのグランド配線GND-LINE10,GND-LINE11が，電源分離用の双方向ダイオード32A,33A,32B,33Bと共通グランド配線CGND-LINEを介して接続されている。ただし，共通グランド配線CGND-LINEは，双方向ダイオード32A,33A,32B,33Bクランプ回路１０にも接続されている。
このような構成にすることで，異なる電源ドメイン間に印加されたESDの電荷を，電源配線と共通グランド配線間でクランプ回路１０を介して吸収することができ，または各グランド配線と共通グランド配線間で双方向ダイオード対を介して吸収することができる。共通グランド配線CGND-LINEは，双方向ダイオード対32A,33A,32B,33Bを介して各電源ドメイン内のグランド配線に接続されているので，その外部端子PIN10,PIN11を介して外部と接続される。
図１１は，本実施の形態におけるクランプ回路と接合素子との組み合わせを示す図である。図１１（Ａ）は，図４に示したクランプ回路１０と接合素子２０〜２３の組み合わせの例である。クランプ回路１０は電源配線VDD-LINEとグランド配線GND-LINEのいずれとも接合素子２０，２１，２２，２３を介して接続されている。図１１（Ｂ）では，クランプ回路１０はグランド配線GND-LINEとだけ接合素子２２，２３を介して接続されている。逆に，図１１（Ｃ）では，クランプ回路１０は電源配線VDD-LINEとだけ接合素子２０，２１を介して接続されている。
図１２は，本実施の形態におけるクランプ回路の構成例を示す図である。図１２（Ａ）は，図４に示したクランプ回路１０と同じであり，抵抗Ｒと容量Ｃの接続ノードがインバータＩＮＶを介してクランプトランジスタ１２のゲートに接続されている。図１２（Ｂ）は，インバータはなく，容量Ｃと抵抗Ｒの接続ノードがクランプトランジスタ１２のゲートに接続されている。この場合も，電源VDD-LINEが高い電位になる瞬間に容量Cと抵抗Rとの接続ノードがHレベルになりクランプトランジスタ１２を導通させる。
図１２（Ｃ）は，クランプトランジスタ１２のゲートとグランド配線GND-LINE側だけが抵抗Ｒで接続されている。ただし，クランプトランジスタ１２のゲートとドレイン（電源配線VDD-LINE）間にはトランジスタの寄生容量が存在するので，動作は図１２（Ｂ）と同じである。また，図１２（Ｄ）は，クランプトランジスタ１２のゲートとグランド配線間が短絡されている。この場合もクランプトランジスタ１２のゲートとドレイン間に寄生容量が存在するので，動作は図１２（Ｂ）と同じである。
以上の通り，本実施の形態によれば，電源ドメイン内の寄生インダクタンスによる共振周波数を内部回路の動作周波数帯域から外にシフトすることができ，内部回路の周波数特性の劣化を抑制することができる。
以上の実施の形態をまとめると，次の付記のとおりである。
（付記１）
第１の電源ドメインと，
第２の電源ドメインとを有し，
前記第１の電源ドメインは，
第１の電源配線及び第２の電源配線と，
前記第１の電源配線と第２の電源配線間に設けられた内部回路と，
前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，
前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する集積回路装置。
（付記２）
付記１において，
前記接合素子はダイオードであり，前記第１のクランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
（付記３）
付記２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
（付記４）
付記２において，
前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
さらに，共通電源配線と，
前記第２の電源配線と前記共通電源配線との間と，前記第４の電源配線と前記共通電源配線との間とに電気的に接続された電源間ダイオードを有する集積回路装置。
（付記５）
付記３または４において，
前記第１の電源ドメイン内の内部回路は，前記第２の電源ドメイン内の内部回路より高い周波数の信号を処理する回路であり，
さらに，前記第３の電源配線と前記第４の電源配線との間に前記接合素子を介することなく電気的に接続された第２のクランプ回路を有する集積回路装置。
（付記６）
付記１乃至５のいずれかにおいて，
前記第１の電源配線及び第２の電源配線は，ボンディングワイヤを介して外部端子にそれぞれ接続されている集積回路装置。
（付記７）
集積回路チップと，
前記集積回路チップを収容するパッケージと，
前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
前記集積回路チップは，
前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する高周波回路と，
前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通するクランプ回路と，
前記クランプ回路と前記第１電源配線との間，及び前記クランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられ，接合容量を有し前記クランプ回路が導通した時に電流を流す接合素子とを
有する集積回路装置。
（付記８）
付記７において，
前記集積回路チップは，
前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
前記第３電源配線と第４電源配線との間に電気的に接続された内部回路と，
さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
（付記９）
付記８において，
前記集積回路チップは，前記第２電源配線及び第４電源配線と，それぞれ前記電源間ダイオードを介して接続される共通電源配線を有する集積回路装置。
（付記１０）
付記７乃至９のいずれかにおいて，
前記接合素子はダイオードであり，前記クランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
（付記１１）
付記７乃至９のいずれかにおいて，
前記接合素子は双方向性のダイオード対であり，前記クランプ回路と双方向性のダイオード対とが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
（付記１２）
付記８において，
前記電源間ダイオードは双方向性のダイオード対である集積回路装置。
（付記１３）
集積回路チップと，
前記集積回路チップを収容するパッケージと，
前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
前記集積回路チップは，
前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する第１の高周波回路と，
前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通する第１のクランプ回路と，
前記第１のクランプ回路と前記第１電源配線との間，及び前記第１のクランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられた双方向性の第１のダイオード対と，
前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
前記第３電源配線と第４電源配線との間に電気的に接続され高周波信号を処理する第２の高周波回路と，
前記第３電源配線と第４電源配線との間に電気的に接続され，前記第３電源配線と第４電源配線との間の電圧差が所定の閾値を越えたときに導通する第２のクランプ回路と，
前記第２のクランプ回路と前記第３電源配線との間，及び前記第２のクランプ回路と前記第４電源配線との間の，いずれか一方または両方に設けられた双方向性の第２のダイオード対と，
前記第２の電源配線と第４の電源配線とに，それぞれ電源間ダイオード対を介して接続された共通電源配線とを
有する集積回路装置。
１：集積回路チップ１ １０：クランプ回路
VDD-LINE1:第１電源配線 GND-LINE1:第２電源配線，グランド配線
VDD-LINE2:第３電源配線 GND-LINE2:第４電源配線，グランド配線
VDD-PIN1:外部電源端子 GND-PINE1:外部電源端子
VDD-PIN2:外部電源端子 GND-PINE2:外部電源端子
２０，２１，２２，２３：接合素子，双方向性ダイオード対
３０，３１，３２，３３：電源間双方向性ダイオード対

Claims (10)

  1. 第１の電源ドメインと，
    第２の電源ドメインとを有し，
    前記第１の電源ドメインは，
    第１の電源配線及び第２の電源配線と，
    前記第１の電源配線と第２の電源配線間に設けられた内部回路と，
    前記第１の電源配線と第２の電源配線との間に電位差が発生したときに前記第１の電源配線と第２の電源配線との間を電気的に導通する第１のクランプ回路と，
    前記第１のクランプ回路と前記第１の電源配線との間と，前記第１のクランプ回路と前記第２の電源配線との間，のいずれか１つまたは両方に設けられ，前記第１のクランプ回路が導通するときに電流を流す接合素子とを有する集積回路装置。
  2. 請求項１において，
    前記接合素子はダイオードであり，前記第１のクランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
  3. 請求項２において，
    前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
    さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
  4. 請求項２において，
    前記第２の電源ドメインは，第３の電源配線及び第４の電源配線と，前記第３の電源配線と第４の電源配線間に設けられた内部回路とを有し，
    さらに，共通電源配線と，
    前記第２の電源配線と前記共通電源配線との間と，前記第４の電源配線と前記共通電源配線との間とに電気的に接続された電源間ダイオードを有する集積回路装置。
  5. 請求項３または４において，
    前記第１の電源ドメイン内の内部回路は，前記第２の電源ドメイン内の内部回路より高い周波数の信号を処理する回路であり，
    さらに，前記第３の電源配線と前記第４の電源配線との間に前記接合素子を介することなく電気的に接続された第２のクランプ回路を有する集積回路装置。
  6. 請求項１乃至５のいずれかにおいて，
    前記第１の電源配線及び第２の電源配線は，ボンディングワイヤを介して外部端子にそれぞれ接続されている集積回路装置。
  7. 集積回路チップと，
    前記集積回路チップを収容するパッケージと，
    前記パッケージの外部端子と前記集積回路チップとを電気的に接続するボンディングワイヤとを有し，
    前記集積回路チップは，
    前記ボンディングワイヤを介して第１電源外部端子と接続される第１電源配線と，
    前記ボンディングワイヤを介して第２電源外部端子と接続される第２電源配線と，
    前記第１電源配線と第２電源配線との間に電気的に接続され高周波信号を処理する高周波回路と，
    前記第１電源配線と第２電源配線との間に電気的に接続され，前記第１電源配線と第２電源配線との間の電圧差が所定の閾値を越えたときに導通するクランプ回路と，
    前記クランプ回路と前記第１電源配線との間，及び前記クランプ回路と前記第２電源配線との間の，いずれか一方または両方に設けられ，接合容量を有し前記クランプ回路が導通した時に電流を流す接合素子とを
    有する集積回路装置。
  8. 請求項７において，
    前記集積回路チップは，
    前記ボンディングワイヤを介して第３電源外部端子と接続される第３電源配線と，
    前記ボンディングワイヤを介して第４電源外部端子と接続される第４電源配線と，
    前記第３電源配線と第４電源配線との間に電気的に接続された内部回路と，
    さらに，前記第１の電源配線と第３の電源配線との間と，前記第２の電源配線と第４の電源配線との間，のいずれか１つまたは両方に設けられた電源間ダイオードを有する集積回路装置。
  9. 請求項７または８において，
    前記接合素子はダイオードであり，前記クランプ回路とダイオードとが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
  10. 請求項７乃至９のいずれかにおいて，
    前記接合素子は双方向性のダイオード対であり，前記クランプ回路と双方向性のダイオード対とが前記第１及び第２の電源配線の間に直列に接続されている集積回路装置。
JP2009135755A 2009-06-05 2009-06-05 集積回路装置 Pending JP2010283182A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009135755A JP2010283182A (ja) 2009-06-05 2009-06-05 集積回路装置
US12/793,635 US20100309594A1 (en) 2009-06-05 2010-06-03 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009135755A JP2010283182A (ja) 2009-06-05 2009-06-05 集積回路装置

Publications (1)

Publication Number Publication Date
JP2010283182A true JP2010283182A (ja) 2010-12-16

Family

ID=43300587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009135755A Pending JP2010283182A (ja) 2009-06-05 2009-06-05 集積回路装置

Country Status (2)

Country Link
US (1) US20100309594A1 (ja)
JP (1) JP2010283182A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581666B2 (en) 2011-10-28 2013-11-12 Kabushiki Kaisha Toshiba Integrated circuit
JP2015070611A (ja) * 2013-09-26 2015-04-13 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 静電気放電（ｅｓｄ）回路
JP2016115724A (ja) * 2014-12-11 2016-06-23 株式会社デンソー 電子機器
JP2018056189A (ja) * 2016-09-26 2018-04-05 新日本無線株式会社 半導体集積回路装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293217A1 (en) * 2011-05-18 2012-11-22 Texas Instruments Incorporated Feedforward active decoupling
JP6503915B2 (ja) * 2015-06-19 2019-04-24 株式会社ソシオネクスト 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2003152091A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2006093598A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体集積回路
JP2006100532A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 静電保護回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0740344B1 (en) * 1995-04-24 2002-07-24 Conexant Systems, Inc. Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp
US6271999B1 (en) * 1998-11-20 2001-08-07 Taiwan Semiconductor Manufacturing Company ESD protection circuit for different power supplies
TWI266406B (en) * 2003-10-14 2006-11-11 Realtek Semiconductor Corp Electrostatic discharge protection circuit for a voltage source
WO2007040612A2 (en) * 2005-03-30 2007-04-12 Sarnoff Europe Bvba Electrostatic discharge protection circuit
TWI278094B (en) * 2005-12-06 2007-04-01 Novatek Microelectronics Corp Electrostatic discharge protection apparatus for high-voltage products
US7859807B2 (en) * 2007-03-22 2010-12-28 Realtek Semiconductor Corp. ESD protection circuit and method thereof
JP4393535B2 (ja) * 2007-06-14 2010-01-06 株式会社東芝 半導体集積回路の設計方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2003152091A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2006093598A (ja) * 2004-09-27 2006-04-06 Toshiba Corp 半導体集積回路
JP2006100532A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 静電保護回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581666B2 (en) 2011-10-28 2013-11-12 Kabushiki Kaisha Toshiba Integrated circuit
US9214910B2 (en) 2011-10-28 2015-12-15 Kabushiki Kaisha Toshiba Integrated circuit
JP2015070611A (ja) * 2013-09-26 2015-04-13 トライクイント・セミコンダクター・インコーポレイテッドＴｒｉＱｕｉｎｔ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｉｎｃ． 静電気放電（ｅｓｄ）回路
JP2016115724A (ja) * 2014-12-11 2016-06-23 株式会社デンソー 電子機器
JP2018056189A (ja) * 2016-09-26 2018-04-05 新日本無線株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
US20100309594A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
JP2010283182A (ja) 集積回路装置
US8072720B2 (en) Electrostatic protection circuit
US8830640B2 (en) Electrostatic discharge protection circuit
US20090195946A1 (en) Electrostatic Discharge Protection Using an Intrinsic Inductive Shunt
US7897999B2 (en) Semiconductor integrated circuit device
JP5337395B2 (ja) ノイズフィルタ及びノイズフィルタ内蔵アンプ回路
JP5828768B2 (ja) 保護回路
US7764476B2 (en) Power-rail ESD protection circuit without lock-on failure
US9545041B2 (en) I/O device, method for providing ESD protection for an I/O device and ESD protection device for an I/O device
US8295018B2 (en) Transmission-line-based ESD protection
KR101031655B1 (ko) 반도체 집적 회로 및 콘덴서 마이크로폰
US7002220B1 (en) ESD protection circuit
US20070120146A1 (en) Differential input/output device including electro static discharge (esd) protection circuit
US20180109105A1 (en) Esd protection circuit and integrated circuit
US20060027871A1 (en) [electrostatic discharge protection device]
US9508706B2 (en) Semiconductor integrated circuit
CN107658856B (zh) 一种静电保护电路以及集成电路芯片
JP5970241B2 (ja) 容量性負荷バイアス回路
US20070183105A1 (en) Electrostatic discharge protection circuit
KR101679347B1 (ko) 반도체 장치
US9524961B2 (en) Semiconductor device
JP2010087567A (ja) 増幅集積回路装置
US20230123165A1 (en) Integrated low-noise amplifier of compact layout
KR100993680B1 (ko) 노이즈 필터 및 노이즈 필터 내장 앰프 회로
JP5552027B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210