JP2001298157A

JP2001298157A - 保護回路及びこれを搭載した半導体集積回路

Info

Publication number: JP2001298157A
Application number: JP2000113065A
Authority: JP
Inventors: Yoshihiko Hori; 良彦堀; Shunichi Murata; 俊一村田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2000-04-14
Filing date: 2000-04-14
Publication date: 2001-10-26

Abstract

(57)【要約】【課題】電源電力の供給路を各回路毎に独立させた複数
の回路を組み合せて所望の信号処理を行う構成の回路
を、少ない数の保護素子で、外来の異常高電圧から確実
に保護することができる。【解決手段】外部から電源電力を受け取るための独立し
た電源端子及びグランド端子の対（１Ａと２Ａ，１Ｂと
２Ｂ，１Ｃと２Ｃ）と、電源端子とグランド端子との間
に設けられた電源・グランド間保護素子６Ａ，６Ｂ，６
Ｃとを少なくとも有する複数の回路Ａ，Ｂ，Ｃの内、回
路間が信号線９ＡＢ，９ＡＣで結ばれている回路の組合
せ（回路ＡとＢ及び回路ＡとＣ）に限って、電源端子ど
うし（端子１Ａと１Ｂ及び端子１Ａと１Ｃ）の間及び、
グランド端子どうし（端子２Ａと２Ｂ及び端子２Ａと２
Ｃ）の間に電源間保護素子７ＡＢ，７ＣＡ及びグランド
間保護素子８ＡＢ，８ＣＡを設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、保護回路及びこれ
を搭載した半導体集積回路に関し、特に、それぞれ異な
る独立の電源電力供給路を持つ複数の回路を組み合せて
所望の信号処理を実行する構成の回路を、静電気のよう
な外来の異常高電圧から保護する回路と、そのような保
護回路を搭載した半導体集積回路に関する。

【０００２】

【従来の技術】この種の保護回路について、半導体集積
回路（ＬＳＩ）を例にとって、説明する。図６は、従来
の技術による保護回路を搭載したＬＳＩの、回路ブロッ
クの配置の一例を示す。図６を参照して、このＬＳＩ
は、回路Ａ、回路Ｂ、回路Ｃの３つの回路を備えてい
て、回路Ａと回路Ｂとが回路間の信号線９ＡＢで結ばれ
ている。また回路Ａと回路Ｃとが、回路間の信号線９Ａ
Ｃで接続されている。回路Ｂと回路Ｃとの間には、回路
間の信号線はない。各回路Ａ，Ｂ，Ｃはそれぞれ、例え
ばＣＭＯＳ構成のインバータやＮＡＮＤゲート或いはＮ
ＯＲゲートなどを含んでいて、回路Ａと回路Ｂとの間の
信号線９ＡＢは、回路Ａの信号出力点（ｐＭＯＳトラン
ジスタとｎＭＯＳトランジスタのドレイン電極どうしの
接続点）と、回路Ｂの信号入力点（ｐＭＯＳトランジス
タとｎＭＯＳトランジスタの共通のゲート電極）とを接
続している。回路Ａと回路Ｃの組合せについても、同じ
である。

【０００３】各回路Ａ，Ｂ，Ｃは、それぞれ毎に独立し
て外部から電源電力を受け取るために、外部電源端子と
外部グランド端子の組（１Ａと２Ａ，１Ｂと２Ｂ，１Ｃ
と２Ｃ）を１組ずつ備えている。また外部と信号をやり
取りするために、入出力端子３Ａ，３Ｂ，３Ｃを備えて
いる。更に、回路Ａは、電源端子１Ａと入出力端子３Ａ
との間に入出力保護素子４Ａを備え、グランド端子２Ａ
と入出力端子３Ａとの間に入出力保護素子５Ａを有し、
電源端子１Ａとグランド端子２Ａとの間には電源・グラ
ンド間保護素子６Ａが設けられている。同様に、回路Ｂ
は保護素子４Ｂ，５Ｂ，６Ｂを備え、回路Ｃは保護素子
４Ｃ，５Ｃ，６Ｃを有している。各保護素子は、例えば
回路Ａの場合であれば、外部端子である電源端子１Ａ、
グランド端子２Ａ或いは入出力端子３Ａに静電気のよう
な外来の異常高電圧が印加されたとき、その異常高電圧
が回路Ａ内の例えば上記ＭＯＳトランジスタのような回
路素子に直接加わるのを防いで、回路を保護するための
ものである。

【０００４】上述の入出力保護素子及び電源・グランド
間保護素子は、端子間に或る一定電圧が掛るまでは絶縁
状態であり、それ以上の電圧が加わると導通状態になる
特性を示す素子であって、導通状態に変化するときの端
子間電圧が回路Ａ，Ｂ，Ｃ内の保護すべき回路素子の耐
圧以下であること、導通時のインピーダンスが低いこ
と、電圧が印加されてから導通するまでの時間が短いこ
となどの条件を満たすことが求められる。保護素子とし
ては、上記の条件を満足するものであればどのような構
造のものであってもよいが、半導体集積回路にあって
は、製造プロセスの整合性などの点から、ｐｎ接合ダイ
オードや、ゲート電極とドレイン（又は、ソース）電極
とを結んでダイオード接続にしたＭＯＳトランジスタの
順方向電圧や逆方向の降伏電圧を利用することが多く、
図７に数例を示すような、ｐｎ接合ダイオードやダイオ
ード接続のＭＯＳトランジスタを単独で、或いは複数個
を組み合せて保護素子としたものを、図８に一例を示す
ように、各回路Ａ,Ｂ,Ｃの外部電源端子、外部入出力端
子、外部グランド端子の間に接続する。

【０００５】ここで、この図６に示されるＬＳＩは、３
つの回路Ａ，Ｂ，Ｃが外部や互いの回路どうしの間で信
号をやり取りして、ＬＳＩ全体として所望の信号処理を
行うわけであるが、本発明との関連でいえば、回路Ａと
回路Ｂとは信号線９ＡＢで結ばれ、回路Ａと回路Ｃとは
信号線９ＡＣで結ばれて、互いに信号をやり取りするの
に対し、回路Ｂと回路Ｃとの間では信号の授受がない
点、つまり、全ての回路どうしが信号線で結ばれている
わけではない点に一つの特徴がある。また各回路Ａ，
Ｂ，Ｃが、外部から電源電力の供給を受けるための外部
電源端子及び外部グランド端子の組を、互いに独立に備
えている点にもう一つの特徴がある。本発明は、上述の
二つの特徴を備えた回路を、静電気のような外来の異常
電圧から保護する技術に関わるものである。

【０００６】上述の第二の特徴は、以下のような理由に
よる。すなわち、一般にＬＳＩは、同一チップ上に形成
されたいくつかの独立した回路（以下、小回路と記す。
図６中の回路Ａ，Ｂ，Ｃに相当する）が信号線で結ばれ
て、外部とチップとの間或いは小回路どうしの間で信号
をやり取りしながら所望の信号処理を行うものであっ
て、当然、各小回路には動作に必要な電源電力が供給さ
れなければならない。この小回路に対する電源電力の供
給は、最も単純には、チップ上に外部から電源電力を受
け取るための高位電源端子と低位電源端子の対を１対だ
け設け、その１対の外部電源端子からチップ上の全ての
小回路に電源線を走らせることによって、実現できる。
しかしながら、近年、ＬＳＩが大規模化し、高機能化、
高性能化するのに伴い、上述のような、１対の外部電源
端子だけでチップ上の全ての小回路に電源電力を供給す
る構造では、ＬＳＩが目的とする信号処理に支障が生じ
るようになってきている。

【０００７】一例として、電源線を共通にしている場合
には、その電源線に生じたノイズ性の電源電圧の変動
（高位電源電位の低下、または低位電源電位の上昇）
が、電源線を通じて各小回路の動作不安定にさせたり、
場合によっては誤動作を起こさせることがある。上記の
ノイズ性の電源電圧の変動は、例えば出力バッファのよ
うな動作電流の大きい回路が、複数、外部の回路と信号
をやり取りするために一斉にスイッチ動作をするときな
どのように、各小回路の動作に伴って電源線に一時的に
大きな動作電流が流れたときに、電源線の配線抵抗によ
って電源電位ＶＣＣが低下したり或いはグランド電位が
浮き上がったりすることによって生じる。このような現
象が発生したときに、例えば各１本ずつの高位電源線と
低位電源線とでＬＳＩ内の全ての小回路に電源電力を供
給しているものとすると、或る幾つかの小回路が同時に
動作することで、別の小回路の電源電位ＶＣＣやグラン
ド電位も大きく変化することなる。その結果、その別の
小回路では、そこで扱う信号の振幅に対して動作マージ
ンが小さくなって、誤動作を起こし易くなったり、或い
は出力信号の振幅が小さくなって、次段の小回路が誤動
作し易くなる。更には、ノイズの程度によっては、ノイ
ズだけで小回路の状態が反転してしまうことにもなりか
ねない。そこで、或る小回路と他の小回路とで高位電源
線も低位電源線も別々にすることで、或る小回路が動作
することによるノイズ性の電源電圧の変動が、高位電源
線や低位電源線を通して他の小回路を動作不安定にした
り誤動作させるのを遮断するのである。

【０００８】再び図６を参照して、この図に示すＬＳＩ
は、各回路Ａ，Ｂ，Ｃ毎に入出力保護素子４Ａと５Ａ，
４Ｂと５Ｂ，４Ｃと５Ｃを備え、また電源・グランド間
保護素子６Ａ，６Ｂ，６Ｃを有している。従って、各回
路毎では、いずれの外部端子の間に静電気のような異常
高電圧が印加されても、それによる電荷は各回路の保護
素子を通って各回路の電源線或いはグランド線に放電さ
れ、静電気のエネルギーの大部分は保護素子により消費
されて、回路の内部の素子は破壊から免れる。例えば、
回路Ａにおいて、入出力端子３Ａとグランド端子２Ａと
の間に静電気が印加されたものとする。この場合、静電
気による電荷は、入出力保護素子５Ａを通ってグランド
線１２Ａに流れ、回路Ａ内の素子に静電気が加わること
はない。同様に、入出力端子３Ａと電源端子１Ａとの間
に静電気が加わったときは、電荷が入出力保護素子４Ａ
を通って電源線１１Ａに流れることによって、回路Ａが
保護される。また電源端子１Ａとグランド端子２Ａとの
間に静電気が加わった場合は、回路Ａは電源・グランド
間保護素子６Ａによって保護される。このように、回路
Ａに対して、外部電源端子１Ａ、外部グランド端子２Ａ
または入出力端子３Ａのいずれに外来の異常高電圧が加
わっても、回路Ａは保護素子４Ａ,５Ａ，６Ａによって
保護される。同じことが、他２つの回路Ｂ、回路Ｃにつ
いてもいえる。

【０００９】しかしながら、ＬＳＩ全体で考えた場合、
或る回路の外部端子とこれとは別の回路の外部端子との
間に異常高電圧が加わった場合には、保護機能が作用せ
ず、回路が破壊されることがある。以下に、その説明を
する。図８に、例えば回路Ａの外部端子と回路Ｂの外部
端子との間に静電気が加わった状態を示す。尚、以下の
説明において、この場合の回路Ｃは保護動作には特には
関与しないので、図８は、これを簡略にして理解を容易
にするために、回路Ｃの部分を省いて示す。図８を参照
して、回路Ａの入出力端子３Ａと回路Ｂのグランド端子
２Ｂとの間に、入出力端子３Ａの方が正となるような静
電気が加わったものとする。このとき、静電気による電
荷は、図８中に矢印の付いた実線で示すように、回路Ａ
の入出力保護素子４Ａを通って、一旦は回路Ａの電源線
１１Ａに流れる。ところが、その電源線１１Ａはそれか
ら先、回路Ｂ側のどの配線にも接続していないので、電
源線１１Ａに流れた電荷は回路Ａの内部に逆流し、回路
Ａ内にあって回路Ｂへ信号を出力する素子１０ＡＢから
信号線９ＡＢを通り、更に、回路Ｂ内にあって回路Ａか
ら信号を受け取る素子１０ＢＡを通って、回路Ｂのグラ
ンド線１２Ｂに抜ける。その結果、回路Ａ内及び回路Ｂ
内にあって信号線９ＡＢを介して信号をやり取りする素
子１０ＡＢと素子１０ＢＡとが破壊されてしまうことに
なる。

【００１０】上述のような、各回路Ａ，Ｂ，Ｃ毎に電源
電力の供給路が独立していることが原因で生じる回路の
破壊は、回路間の電源線どうしの間及びグランド線どう
しの間に保護素子を挿入することによって防ぐことがで
きる。図９に、各回路間の電源線どうし、グランド線ど
うしの間に保護素子を設けた構造のＬＳＩの回路ブロッ
クの配置図を示す。図９を参照して、この図に示すＬＳ
Ｉは、回路Ａの電源線１１Ａと回路Ｂの電源線１１Ｂと
の間、回路Ｂの電源線１１Ｂと回路Ｃの電源線１１Ｃと
の間及び回路Ｃの電源線１１Ｃと回路Ａの電源線１１Ａ
との間に、それぞれ電源間保護素子７ＡＢ,７ＢＣ,７Ｃ
Ａが接続されている。また回路Ａのグランド線１２Ａと
回路Ｂのグランド線１２Ｂとの間、回路Ｂのグランド線
１２Ｂと回路Ｃのグランド線１２Ｃとの間及び回路Ｃの
グランド線１２Ｃと回路Ａのグランド線１２Ａとの間
に、それぞれグランド間保護素子８ＡＢ,８ＢＣ,８ＣＡ
を備えている。電源間保護素子７ＡＢ,７ＢＣ,７ＣＡ及
びグランド間保護素子８ＡＢ,８ＢＣ,８ＣＡのそれぞれ
には、例えば図７（ｂ）に示すような構造のものが用い
られる。この構造の保護素子は、両方の回路の電源電圧
が等しい場合に多く用いられる。またどちらか一方の電
源電圧が低い場合は、図７（ａ）に示す構造のものが用
いられる。更には、まれにではあるが、保護素子の両端
における電圧変動が大きく、図７（ａ）や図７(ｂ)の構
造では通常状態でも導通してしまう場合は、図７（ｃ）
や図７（ｄ）に示す構造のものを用いることもある。

【００１１】いずれにしろ、図９に示す構造のＬＳＩに
おいて、前述したと同様に、回路Ａの入出力端子３Ａと
回路Ｂのグランド端子２Ｂとの間に、入出力端子３Ａの
方が正になるような静電気が加わったものとすると、こ
れによる電荷は、図９中に矢印の付いた実線で示すよう
に、回路Ａの入出力保護素子４Ａから電源線１１Ａに流
れ、更に、回路Ａの電源線と回路Ｂの電源線との間に設
けた電源間保護素子７ＡＢを通って、回路Ｂの電源・グ
ランド間保護素子６Ｂからグランド線１２Ｂに抜ける。
或いは、矢印の付いた破線で示すように、回路Ａの入出
力保護素子５Ａからグランド線１２Ａに流れ、更に、回
路Ａのグランド線と回路Ｂのグランド線との間に設けた
グランド間保護素子８ＡＢを通って、回路Ｂのグランド
線１２Ｂに抜ける。どちらの放電経路を通るかは、保護
素子や配線のインピーダンス或いは保護素子が導通状態
に変化する電圧などによって決る。上に述べたのは、回
路Ａの入出力端子３Ａと回路Ｂのグランド端子２Ｂとの
間に異常高電圧が加わった例であるが、３つの回路Ａ,
Ｂ,Ｃどうしの間で、各外部端子１Ａ，２Ａ，３Ａ，１
Ｂ，２Ｂ，３Ｂ，１Ｃ，２Ｃ，３Ｃのどの組合せの間に
高電圧が加わった場合でも、またいずれの放電経路を辿
った場合でも、静電気による電荷が回路Ａや回路Ｂの内
部に流れ込むことはなく、各回路Ａ，Ｂ，Ｃは確実に保
護される。

【００１２】

【発明が解決しようとする課題】上述したように、チッ
プ上の各小回路がそれぞれ毎に外部から独立して電源電
力の供給を受ける構造のＬＳＩの場合でも、図９に示す
ように、各小回路どうしの間で、電源線と電源線との間
及びグランド線とグランド線との間に、それぞれ電源間
保護素子又はグランド間保護素子を設けることによっ
て、異なる小回路の外部端子間に外来の異常高電圧が印
加されたときでも、各小回路を破壊から保護できる。

【００１３】しかしながら、図９に示すように、全ての
小回路の組合せに対して電源間保護素子とグランド間保
護素子とを設けると、小回路の数、換言すれば独立した
電源電力の供給路の数が多くなると、それにつれて電源
間保護素子及びグランド間保護素子の数が非常に多くな
ってしまうという問題が生じる。すなわち、小回路の数
をｎ個（但し、ｎは２以上）とすると、電源間保護素子
とグランド間保護素子の組の数は _nＣ₂ ＝ｎ（ｎ−１）
／２で表される数となり、小回路の数が３個であれば、
保護素子の組は、図９に示すように、３組で済むもの
の、小回路数が５個ならば１０組、６個ならば１５組と
いった具合に、電源間保護素子及びグランド間保護素子
の組の数は、小回路の数の増加に伴ってどんどん増えて
行ってしまうことになる。

【００１４】従って本発明は、電源電力の供給路を各回
路毎に独立させた複数の回路を組み合せて所望の信号処
理を行う構成の回路を、少ない数の保護素子で、外来の
異常高電圧から確実に保護できるようにすることを目的
とするものである。

【００１５】

【課題を解決するための手段】本発明の保護回路は、外
部から電源電力を受け取るための独立した高位電源端子
及び低位電源端子の対と、前記高位電源端子と低位電源
端子との間に設けられて、所定の値以上の電圧が加わっ
たときインピーダンスが低下して前記高位電源端子と低
位電源端子とを低インピーダンスで接続する高位・低位
電源間保護素子とを少なくとも有する複数の回路に対
し、回路間の高位電源端子どうしの間及び低位電源端子
どうしの間に、所定の値以上の電圧が加わったときイン
ピーダンスが低下して、前記高位電源端子どうしの間又
は前記低位電源端子どうしの間を低インピーダンスで接
続する高位電源間保護素子及び低位電源間保護素子を設
けた保護回路において、前記複数の回路に、回路間が信
号線で結ばれていない回路の組合せが有るとき、前記高
位電源間保護素子及び低位電源間保護素子を、回路間が
信号線で結ばれている回路の組合せに限って、設けたこ
とを特徴とする。

【００１６】また、本発明の半導体集積回路は、同一チ
ップ上に、外部から電源電力を受け取るための独立した
高位電源端子及び低位電源端子の対と、前記高位電源端
子と低位電源端子との間に設けられて、所定の値以上の
電圧が加わったときインピーダンスが低下して前記高位
電源端子と低位電源端子とを低インピーダンスで接続す
る高位・低位電源間保護素子とを少なくとも有する複数
の回路と、回路間の高位電源端子どうしの間又は低位電
源端子どうしの間に設けられて、所定の値以上の電圧が
加わったときインピーダンスが低下して、前記高位電源
端子どうしの間又は前記低位電源端子どうしの間を低イ
ンピーダンスで接続する高位電源間保護素子及び低位電
源間保護素子を備える半導体集積回路において、前記複
数の回路に、回路間が信号線で結ばれていない回路の組
合せが有るとき、前記高位電源間保護素子及び低位電源
間保護素子を、回路間が信号線で結ばれている回路の組
合せに限って、設けたことを特徴とする。

【００１７】

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の一実施
の形態に係る半導体集積回路の、回路ブロックの配置の
一例を示す図である。図１と図９とを比較すると、本実
施の形態に係るＬＳＩは、電源間保護素子を、回路Ａの
電源線１１Ａと回路Ｂの電源線１１Ｂとの間及び、回路
Ａの電源線１１Ａと回路Ｃの電源線１１Ｃとの間に限っ
て設けている点と、グランド間保護素子を、回路Ａのグ
ランド線１２Ａと回路Ｂのグランド線１２Ｂとの間及
び、回路Ａのグランド線１２Ａと回路Ｃのグランド線１
２Ｃとの間だけに接続している点が、従来の技術による
ＬＳＩと異なっている。つまり、図１に示すＬＳＩは、
電源間保護素子とグランド間保護素子とを、信号線で結
ばれている回路どうし（回路Ａと回路Ｂ及び、回路Ａと
回路Ｃ）の間だけに設けていることになる。

【００１８】図２に、入出力保護素子、電源間保護素子
及びグランド間保護素子にｐｎ接合ダイオードを用いた
第１の実施例の、回路ブロックの配置図を示す。また、
図２に示すＬＳＩにおいて、回路Ａの入出力端子３Ａと
回路Ｂのグランド端子２Ｂとの間に、入出力端子３Ａの
方が正となるような静電気が加わったときの状態を、図
３に示す。尚、以下の説明において、この場合の回路Ｃ
は保護動作には特には関与しないので、図３は、これを
簡略にして理解を容易にするために、回路Ｃの部分を省
いて示す。図３を参照して、回路Ａの入出力端子３Ａに
印加された静電気による電荷は、図３中に矢印をつけた
実線で示すように、回路Ａのグランド線側の入出力保護
素子５Ａからグランド線１２Ａに流れ、更に、回路Ａの
グランド線と回路Ｂのグランド線との間に設けたグラン
ド間保護素子８ＡＢを通って、回路Ｂのグランド線１２
Ｂに抜ける。或いは、矢印の付いた破線で示すように、
回路Ａの電源線側の入出力保護素子４Ａから電源線１１
Ａに流れ、更に、回路Ａの電源線と回路Ｂの電源線との
間に設けた電源間保護素子７ＡＢを通って、回路Ｂの電
源・グランド間保護素子６Ｂからグランド線１２Ｂに抜
ける。どのような放電経路を通るかは、保護素子や配線
のインピーダンス或いは保護素子が導通状態に変化する
電圧などによって決るが、いずれの放電経路を辿った場
合でも、静電気による電荷は回路間の電源間保護素子７
ＡＢ又はグランド間保護素子８ＡＢを流れ、回路Ａや回
路Ｂの内部に流れ込むことはないので、回路Ａ，Ｂは共
に確実に保護される。

【００１９】次に、静電気が加わる場合の他の例とし
て、図４に、回路Ｂの入出力端子３Ｂと回路Ｃの入出力
端子３Ｃとの間に、入出力端子３Ｃの方が正となるよう
な静電気が加わった状態を示す。図４を参照して、この
場合は、回路Ｃの入出力端子３Ｃに印加された静電気に
よる電荷は、図４中に矢印の付いた実線で示すように、
回路Ｃの入出力保護素子４Ｃを通って電源線１１Ｃに流
れ、更に、回路Ｃの電源線１１Ｃと回路Ａの電源線１１
Ａとの間に設けられた電源間保護素子７ＣＡを通って電
源線１１Ａに流れる。次いで、回路Ａの電源線１１Ａと
回路Ｃの電源線１１Ｂとの間に設けられた電源間保護素
子７ＢＡを通って、回路Ｂの電源線１１Ｂに流れ、最終
的に、回路Ｂの入出力保護素子４Ｂを通って、回路Ｃの
入出力端子３Ｂに流れる。或いは、矢印の付いた破線で
示すように、回路Ｃの入出力保護素子５Ｃ→グランド線
１２Ｃ→回路Ｃのグランド線１２Ｃと回路Ａのグランド
線１２Ａとの間のグランド間保護素子８ＣＡ→グランド
線１２Ａ→回路Ａのグランド線１２Ａと回路Ｂのグラン
ド線１２Ｂとの間のグランド間保護素子８ＡＢ→回路Ｂ
のグランド線１２Ｂ→回路Ｂの入出力保護素子５Ｂ→回
路Ｃの入出力端子３Ｂの経路で流れる。いずれの放電経
路を通る場合でも、静電気による電荷が回路Ａや回路Ｂ
の内部に流れ込むことはなく、各回路Ａ，Ｂ，Ｃは確実
に保護される。

【００２０】既に述べたように、電源端子とグランド端
子とを各回路毎に独立させ、電源電力供給路を異ならせ
たＬＳＩで、特に静電気で破壊されやすいところは、各
回路間を結ぶ信号線に接続する回路素子である。これ
は、図６に示すような、回路間の電源端子どうしの間及
びグランド端子どうしの間に保護素子が何も挿入されて
いない構造のＬＳＩにあっては、外部端子に加わった静
電気は、各回路毎には、回路の電源線或いはグランド線
に分散されて、各回路内の素子を破壊することはないも
のの、静電気が異なる回路ににまたがる場合には、その
静電気による電荷が回路間の信号線を通って一方の回路
から他方の回路へ流れることになり、結果として、その
信号線に接続する回路素子が破壊されるからである。

【００２１】これに対して、本発明によれば、各回路
Ａ、Ｂ，Ｃの間で、信号線で結ばれた回路どうしの電源
線間及びグランド線間に保護素子を挿入することによ
り、ＬＳＩの外部から印加された静電気は、異なる回路
の外部端子どうしの間にわたる場合でも、電源線間の保
護素子７ＡＢ，７ＣＡやグランド線間の保護素子８Ａ
Ｂ，８ＣＡを通って流れるので、回路Ａや回路Ｂ或いは
回路Ｃの内部を通ることはなく、各回路Ａ，Ｂ，Ｃが静
電気によって破壊されることはない。

【００２２】しかも本発明の場合、異なる回路の間の電
源間保護素子及びグランド間保護素子は、互いに信号線
で結ばれている回路どうしの間に限って設けるようにし
ているので、電源間保護素子及びグランド保護素子の組
は、チップ内の各回路を結ぶ信号線の数だけで済むこと
になる。通常、幾つかの回路を組み合わせて更に大きな
回路を作る場合でも、すべての小回路どうしが信号線で
結ばれていることは少なかったり、また各小回路は信号
の処理経路に従って直列に接続されることが多いので、
大抵の場合、電源間保護素子とグランド間保護素子の組
は、小回路の数程度で済むことになる。例えば、図５に
回路ブロックの配置図を示す第２の実施例における回路
Ａ，Ｂ，Ｃ，Ｄのように全ての小回路が完全に直列に接
続されている場合の電源間保護素子とグランド間保護素
子の組は、（小回路の数−１）組で済む。

【００２３】尚、本実施の形態においては、それぞれの
回路Ａ，Ｂ，Ｃは全て、外部と信号をやり取りするため
の（外部）入出力端子３Ａ，３Ｂ、３Ｃを備えているも
のとしたが、必ずしも全ての回路が外部に接続する入出
力端子を持っていなくても、本発明の作用効果が損なわ
れることはない。また本実施の形態では、信号の入・出
力用の外部端子３Ａ，３Ｂ，３Ｃとして、１つの端子で
入力用と出力用とに切り替えて用いる構造の入出力端子
を用いた例について説明したが、この端子は、入力専用
の端子或いは出力専用の端子であっても構わない。外部
端子としての入出力端子又は入力端子若しくは出力端子
を備えていない場合は、図５に示す第２の実施例のＬＳ
Ｉのように、各回路Ａ，Ｂ，Ｃ，Ｄには、敢えて入出力
保護素子を設けなくてもよい。

【００２４】また、図２に示す第１の実施例では、電源
間保護素子７ＡＢ，７ＢＣ，７ＣＡ及びグランド間保護
素子８ＡＢ，８ＢＣ，８ＣＡに、全て同じ構造のものを
用いた例を示したが、本発明はこれに限られるものでは
ない。ＬＳＩには、例えばディジタル回路とアナログ回
路とを混在させたもののような、各回路Ａ，Ｂ，Ｃで電
源電圧が異なるものがある。そのようなときは、電源間
保護素子やグランド間保護素子として、各回路Ａ，Ｂ，
Ｃの電源電圧に応じて、図７に示される幾つかの保護素
子から構造の異なるものを適宜選択して、組み合わせる
ことができる。例えば、図１において、回路Ａの電源電
圧と回路Ｂの電源電圧とが同じで、回路Ｃの電源電圧が
それより高い場合は、回路Ａ，Ｂ間の電源間保護素子７
ＡＢとグランド間保護素子８ＡＢには図７（ｂ）に示す
構造のものを用い、回路Ａ，Ｃ間の電源間保護素子７Ｃ
Ａとグランド間保護素子８ＣＡには図７（ａ）に示す構
造の保護素子を用いて、ダイオードのアノードを回路Ａ
側にし、カソードを回路Ｃ側にすればよい。入出力端子
保護素子４Ａ，５Ａ，４Ｂ，５Ｂ，４Ｃ，５Ｃについて
も、同様に、入出力信号の振幅の関係から、それぞれ異
なる構造のものを用いても構わない。

【００２５】更には、電源・グランド間保護素子６Ａ，
６Ｂ，６Ｃが設けられていさえすれば、電源端子と入出
力端子との間の保護素子４Ａ，４Ｂ，４Ｃとグランド端
子と入出力端子との間の保護素子５Ａ，５Ｂ，５Ｃとは
必ずしも対になっていなくてもよく、どちらか一方だけ
でも構わない。どちらか片方を省いた場合は、導通した
ときのインピーダンスが十分低くなるように、残りの片
方の保護素子の電流能力を倍にするのが好ましい。ま
た、電源間保護素子７ＡＢとグランド間保護素子８Ａ
Ｂ、電源間保護素子７ＣＡとグランド間保護素子８ＣＡ
も必ずしも対で設ける必要はなく、どちらか一方だけで
もよい。しかしながら、どちらか一方だけにする場合
は、上述したように、残りの方の電流能力を大きくする
必要があり、保護素子の専有面積上の利点は少ないの
で、実用上は、放電経路の多様性を確保するという観点
から、本実施の形態のように、入出力保護素子も電源間
保護素子及びグランド間保護素子も、対で設けることが
望ましいであろう。

【００２６】なお又、これまでは半導体集積回路を例に
して説明したが、複数の小回路の組合せによって所望の
信号処理を実行する構成の回路において、或る小回路の
動作に伴うノイズ性の電源電圧の変動が、共通の電源線
を介して他の小回路の状態や動作に悪影響を及ぼす現象
と、電源電力の供給路を小回路毎又は幾つかの小回路の
まとまり毎に独立させることによって電源電圧の変動が
伝播するのを遮断するという対策については、「ＬＳ
Ｉ」を「電子装置」に、「チップ」を「筐体」に読み替
えれば、一般に、電子装置に対しても本発明を適用でき
ることは明らかであろう。

【００２７】

【発明の効果】以上説明したように、本発明によれば、
電源電力の供給路を各回路毎に独立させた複数の回路を
組み合せて所望の信号処理を行う構成の回路を、少ない
数の保護素子で、外来の異常高電圧から確実に保護する
ことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る半導体集積回路
の、回路ブロックの配置の一例を示す図である。

【図２】第１の実施例に係るＬＳＩの、回路ブロックの
配置を示す図である。

【図３】第１の実施例において、回路Ａの入出力端子と
回路Ｂのグランド端子との間に静電気が加わったときの
状態を示す図である。

【図４】第１の実施例において、回路Ｃの入出力端子と
回路Ｂの入出力端子との間に静電気が加わったときの状
態を示す図である。

【図５】第２の実施例に係るＬＳＩの、回路ブロックの
配置図を示す図である。

【図６】従来の技術による一例のＬＳＩの、回路ブロッ
クの配置を示す図である。

【図７】保護素子の構造のいくつかの例を示す図であ
る。

【図８】図６に示すＬＳＩにおいて、回路Ａの入出力端
子と回路Ｂのグランド端子との間に静電気が加わったと
きの状態を示す図である。

【図９】従来の技術による他の例のＬＳＩの回路ブロッ
クの配置及び、回路Ａの入出力端子と回路Ｂのグランド
端子との間に静電気が加わったときの状態を示す図であ
る。

【符号の説明】

１Ａ，１Ｂ，１Ｃ電源端子２Ａ，２Ｂ，２Ｃグランド端子３Ａ，３Ｂ，３Ｃ入出力端子４Ａ，４Ｂ，４Ｃ入出力保護素子５Ａ，５Ｂ，５Ｃ入出力保護素子６Ａ，６Ｂ，６Ｃ電源・グランド間保護素子７ＡＢ，７ＢＣ，７ＣＡ電源間保護素子８ＡＢ，８ＢＣ，８ＣＡグランド間保護素子９ＡＢ，９ＡＣ信号線１１Ａ，１１Ｂ，１１Ｃ電源線１２Ａ，１２Ｂ，１２Ｃグランド線

Claims

【特許請求の範囲】

【請求項１】外部から電源電力を受け取るための独立
した高位電源端子及び低位電源端子の対と、前記高位電
源端子と低位電源端子との間に設けられて、所定の値以
上の電圧が加わったときインピーダンスが低下して前記
高位電源端子と低位電源端子とを低インピーダンスで接
続する高位・低位電源間保護素子とを少なくとも有する
複数の回路に対し、回路間の高位電源端子どうしの間及
び低位電源端子どうしの間に、所定の値以上の電圧が加
わったときインピーダンスが低下して、前記高位電源端
子どうしの間又は前記低位電源端子どうしの間を低イン
ピーダンスで接続する高位電源間保護素子及び低位電源
間保護素子を設けた保護回路において、前記複数の回路に、回路間が信号線で結ばれていない回
路の組合せが有るとき、前記高位電源間保護素子及び低
位電源間保護素子を、回路間が信号線で結ばれている回
路の組合せに限って、設けたことを特徴とする保護回
路。
【請求項２】前記信号線で結ばれている回路の内少な
くとも１つ以上は外部と信号をやり取りするための外部
端子を有し、前記外部との信号授受のための外部端子を有する回路
は、前記信号授受のための外部端子と高位電源端子との
間又は低位電源端子との間の少なくとも一方に、所定の
値以上の電圧が加わったときインピーダンスが低下し
て、前記信号授受のための外部端子と高位電源端子との
間又は低位電源端子との間を低インピーダンスで接続す
る入出力保護素子を備えることを特徴とする、請求項１
に記載の保護回路。
【請求項３】同一チップ上に、外部から電源電力を受
け取るための独立した高位電源端子及び低位電源端子の
対と、前記高位電源端子と低位電源端子との間に設けら
れて、所定の値以上の電圧が加わったときインピーダン
スが低下して前記高位電源端子と低位電源端子とを低イ
ンピーダンスで接続する高位・低位電源間保護素子とを
少なくとも有する複数の回路と、回路間の高位電源端子
どうしの間又は低位電源端子どうしの間に設けられて、
所定の値以上の電圧が加わったときインピーダンスが低
下して、前記高位電源端子どうしの間又は前記低位電源
端子どうしの間を低インピーダンスで接続する高位電源
間保護素子及び低位電源間保護素子を備える半導体集積
回路において、前記複数の回路に、回路間が信号線で結ばれていない回
路の組合せが有るとき、前記高位電源間保護素子及び低
位電源間保護素子を、回路間が信号線で結ばれている回
路の組合せに限って、設けたことを特徴とする半導体集
積回路。
【請求項４】前記信号線で結ばれている回路の内少な
くとも１つ以上は外部と信号をやり取りするための外部
端子を有し、前記外部との信号授受のための外部端子を有する回路
は、前記信号授受のための外部端子と高位電源端子との
間又は低位電源端子との間の少なくとも一方に、所定の
値以上の電圧が加わったときインピーダンスが低下し
て、前記外部端子と高位電源端子との間又は低位電源端
子との間を低インピーダンスで接続する入出力保護素子
を備えることを特徴とする、請求項３に記載の半導体集
積回路。
【請求項５】前記高位・低位電源間保護素子、高位電
源間保護素子、低位電源間保護素子及び入出力保護素子
に、ｐｎ接合ダイオードを用いたことを特徴とする、請
求項１若しくは請求項２に記載の保護回路又は、請求項
３若しくは請求項４に記載の半導体集積回路。
【請求項６】前記高位・低位電源間保護素子、高位電
源間保護素子、低位電源間保護素子及び入出力保護素子
に、流路電極の一方と制御電極とを接続してダイオード
接続としたＭＯＳ電界効果トランジスタを用いたことを
特徴とする、請求項１若しくは請求項２に記載の保護回
路又は、請求項３若しくは請求項４に記載の半導体集積
回路。
【請求項７】前記信号線で結ばれた回路の組合せの内
の少なくとも１組は、互いの回路の電源電圧が異なって
いることを特徴とする、請求項３乃至６のいずれかに記
載の半導体集積回路。