JP2017216325A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017216325A
JP2017216325A JP2016108367A JP2016108367A JP2017216325A JP 2017216325 A JP2017216325 A JP 2017216325A JP 2016108367 A JP2016108367 A JP 2016108367A JP 2016108367 A JP2016108367 A JP 2016108367A JP 2017216325 A JP2017216325 A JP 2017216325A
Authority
JP
Japan
Prior art keywords
power supply
channel mos
mos transistor
diode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016108367A
Other languages
English (en)
Other versions
JP2017216325A5 (ja
Inventor
正徳 田中
Masanori Tanaka
正徳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016108367A priority Critical patent/JP2017216325A/ja
Priority to US15/480,000 priority patent/US10361557B2/en
Priority to CN201710330480.1A priority patent/CN107452734A/zh
Publication of JP2017216325A publication Critical patent/JP2017216325A/ja
Publication of JP2017216325A5 publication Critical patent/JP2017216325A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】簡易な構成でＥＳＤ耐性を保持することが可能な半導体装置を提供する。【解決手段】半導体装置は、電源配線と、接地配線と、電源配線と接地配線との間に接続された入力回路と、入力回路と接続され、接地配線に供給される電圧よりも低い負電圧の入力が可能な入力パッドと、接地配線と、入力パッドとの間に設けられた複数の第１ダイオードと、入力パッドと電源配線との間に設けられた第２ダイオードとを備える。第２ダイオードの逆バイアス降伏電圧は、各第１ダイオードの逆バイアス降伏電圧よりも大きい。【選択図】図２

Description

本開示は、半導体装置に関し、特に、ＥＳＤ（Electro Static Discharge：静電気放電）保護に関する。
半導体装置において、静電気による内部回路の破壊を防止するために、静電保護素子を設けることが行われている。例えば、電源電位が供給される配線（電源電位線）と接地電位が供給される配線（接地電位線）との間に、ダイオード又はサイリスタ（ＳＣＲ：Silicon Controlled Rectifier）等によって構成される静電保護素子が接続される。電源電位線と接地電位線との間に静電気が印加されると、静電保護素子を介して静電気が放電されて、内部回路に過大な電圧が印加されることがないので、内部回路の破壊を防止することができる。
この点で、特開２００３−２３０８４号公報（特許文献１）においては、負電位の入力が可能な構成が示されている。
特開２００３−２３０８４号公報
一方で、負電位が入力されるような電圧範囲が広範囲な構成の場合には、接地電位線側および電源電位線側にダイオードの段数を増加させる必要が生じ、ダイオードの個数が増加するためレイアウト面積の増加につながるという課題がある。
本開示は、上記の課題を解決するためになされたものであって、簡易な構成でＥＳＤ耐性を保持することが可能な半導体装置を提供することを目的とする。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施例によれば、半導体装置は、電源配線と、接地配線と、電源配線と接地配線との間に接続された入力回路と、入力回路と接続され、接地配線に供給される電圧よりも低い負電圧の入力が可能な入力パッドと、接地配線と、入力パッドとの間に設けられた複数の第１ダイオードと、入力パッドと電源配線との間に設けられた第２ダイオードとを備える。第２ダイオードの逆バイアス降伏電圧は、各第１ダイオードの逆バイアス降伏電圧よりも大きい。
一実施例によれば、簡易な構成でＥＳＤ耐性を保持することが可能である。
実施形態１に基づく半導体装置１の全体を説明する図である。 実施形態１に基づくＩ／Ｏセル５００および電源セル６００の回路構成を説明する図である。 パッドＳＰに流れる電流経路を説明する図である。 保護ダイオードＤ１，Ｄ２のダイオード特性を説明する図である。 保護ダイオードＤ１およびＤ２を構成する回路構成図である。 実施形態２に基づく保護ダイオードの構成について説明する図である。
本実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。また、本実施形態において半導体装置とは、電子回路が集積して形成された半導体ウェハ、それを個片化した半導体チップ個々、及び、単一または複数の半導体チップが樹脂等でパッケージされたもの、のいずれをも指す。
［実施形態１］
図１は、実施形態１に基づく半導体装置１の全体を説明する図である。
図１に示されるように、半導体装置１は、外周領域に設けられる周回Ｉ／Ｏ領域４と、内側領域に配置され、所定の機能を有するＡＳＩＣ（application specific integrated circuit）として構成されるコアロジック領域２とを備える。
周回Ｉ／Ｏ領域４は、信号の入出力インターフェイスとなるＩ／Ｏセル５００と、外部電源の入力を受ける電源セル６００とが設けられる。ここでは、電源線ＶＭおよび接地線ＧＭが外周領域に配置される場合が示されている。パッドＶＰ，ＧＰが電源用パッド、接地用パッドであり、電源セル６００と接続される。パッドＳＰは、信号用パッドであり、Ｉ／Ｏセル５００と接続される。なお、パッドＶＰ，ＧＰ，ＳＰは、図１の半導体装置１の周辺に設けられる。
図２は、実施形態１に基づくＩ／Ｏセル５００および電源セル６００の回路構成を説明する図である。
図２に示されるようにＩ／Ｏセル５００は、保護ダイオードＤ１，Ｄ２と、ＰチャネルＭＯＳトランジスタ５０２と、ＮチャネルＭＯＳトランジスタ５０６と、ドライバ５０４，５０８と、抵抗５１０と、入出力回路５２０とを含む。
パッドＳＰは、ノードＮ４と接続される。ノードＮ４と電源線ＶＭとの間には、保護ダイオードＤ１が設けられ、アノード側がノードＮ４と接続され、カソード側が電源線ＶＭと接続される。ここで、パッドＳＰは、入出力用パッドであり、入力信号を受けることが可能であるとともに、出力信号を出力する。
ノードＮ４と接地線ＧＭとの間には、複数段（３段）の保護ダイオードＤ２が設けられ、アノード側が接地線ＧＭと接続され、カソード側がノードＮ４と接続される。抵抗５１０は、ノードＮ４と入力回路５２２との間に設けられる。
ＰチャネルＭＯＳトランジスタ５０２は、保護ダイオードＤ１と並列に設けられ、ノードＮ４と電源線ＶＭとの間に抵抗５１０を介して直列に接続される。ＰチャネルＭＯＳトランジスタ５０２は、ドライバ５０４の信号の入力を受ける。なお、ドライバ５０４、５０８は、インバータを偶数個備えたものであり、電源はそれぞれ電源線ＶＭ、接地線ＧＭから供給されている。
ＮチャネルＭＯＳトランジスタ５０６は、保護ダイオードＤ２と並列に設けられ、ノードＮ４と接地線ＧＭとの間に抵抗５１０を介して直列に接続される。ＮチャネルＭＯＳトランジスタ５０６は、ドライバ５０８の入力を受ける。
入出力回路５２０は、電源線ＶＭと接地線ＧＭとの間に設けられる。
入出力回路５２０は、ドライバ５０４，５０８を駆動する出力論理５２１と、パッドＳＰからの抵抗５１０を介する入力信号を処理する入力回路５２２と、信号レベルを昇圧／降圧するレベルシフタ５２３とを含む。
出力論理５２１からの信号に従ってドライバ５０４，５０８のいずれか一方が動作する。そして、ＰチャネルＭＯＳトランジスタ５０２あるいはＮチャネルＭＯＳトランジスタ５０６が導通してパッドＳＰから信号を出力する。
電源セル６００は、パワークランプ回路（保護回路）を構成するＮチャネルＭＯＳトランジスタ６０４と、インバータ６０３と、抵抗素子６０２，６０９と、容量素子６１０と、ＰチャネルＭＯＳトランジスタ６０６，６０７，６０８と、ＮチャネルＭＯＳトランジスタ６１１とを含む。ダイオード６０１は、ＮチャネルＭＯＳトランジスタ６０４の寄生ダイオードである。
ダイオード６０１は、アノード側が接地線ＧＭと接続され、カソード側が電源線ＶＭと接続される。
ＮチャネルＭＯＳトランジスタ６０４は、電源線ＶＭと接地線ＧＭとの間に接続され、そのゲートはインバータ６０３のノードＮ２と接続される。
ＰチャネルＭＯＳトランジスタ６０６は、抵抗素子６０９およびＮチャネルＭＯＳトランジスタ６１１と、電源線ＶＭと接地線ＧＭとの間に直列に接続される。
ＰチャネルＭＯＳトランジスタ６０６は、電源線ＶＭとノードＮ０との間に設けられ、そのゲートは、ノードＮ０と接続される。抵抗素子６０９は、ＰチャネルＭＯＳトランジスタ６０６と直列に接続され、一端側はノードＮ０と接続される。他端側はＮチャネルＭＯＳトランジスタ６１１と接続される。ＮチャネルＭＯＳトランジスタ６１１は、抵抗素子６０９と接地線ＧＭとの間に接続され、そのゲートはノードＮ２と接続される。
ＰチャネルＭＯＳトランジスタ６０７は、ＰチャネルＭＯＳトランジスタ６０６とカレントミラー回路を形成するように電源線ＶＭとノードＮ１との間に設けられ、そのゲートはノードＮ０と接続される。容量素子６１０は、ノードＮ１を介してＰチャネルＭＯＳトランジスタ６０７と直列に電源線ＶＭと接地線ＧＭとの間に接続される。
インバータ６０３は、ノードＮ１を入力側としてノードＮ２にノードＮ１の反転信号を出力する。なお、インバータ６０３の電源は図示していないが、電源線ＶＭ及び接地線ＧＭから供給されており、他の実施形態でも同様である。
抵抗素子６０２は、ノードＮ２と接地線ＧＭとの間に接続される。インバータ６０３の出力は、抵抗素子６０２を介して接地線ＧＭにプルダウンされているため、インバータ６０３の出力が不所望に変動した際にＮチャネルＭＯＳトランジスタ６０４のゲート入力が変動することを抑制することが可能である。
ＮチャネルＭＯＳトランジスタ６１１は、ＰチャネルＭＯＳトランジスタ６０６，６０７および抵抗素子６０９で構成されるカレントミラー回路を活性化する素子として機能する。ＮチャネルＭＯＳトランジスタ６１１がオンすることによりカレントミラー回路が活性化する。一方、ＮチャネルＭＯＳトランジスタ６１１がオフしている場合にはカレントミラー回路は非活性化されている。ここで、カレントミラー回路の活性化とは、カレントミラー回路を構成するトランジスタに電流を流し動作させることであり、他の実施形態でも同様である。ここで、カレントミラー回路の活性化とは、カレントミラー回路を構成するトランジスタに電流を流し動作させることであり、他の実施形態でも同様である。
ＰチャネルＭＯＳトランジスタ６０８は、ＰチャネルＭＯＳトランジスタ６０７と並列に電源線ＶＭとノードＮ１との間に接続され、そのゲートはノードＮ２と接続される。当該ＰチャネルＭＯＳトランジスタ６０８は、ＮチャネルＭＯＳトランジスタ６１１と相補的に動作する。すなわち、ＮチャネルＭＯＳトランジスタ６１１がオンしている場合には、ＰチャネルＭＯＳトランジスタ６０８はオフする。一方、ＮチャネルＭＯＳトランジスタ６１１がオフしている定常状態の場合には、ＰチャネルＭＯＳトランジスタ６０８はオンし、電源線ＶＭとノードＮ１とを接続して、ノードＮ１が不所望に変動することを抑制することが可能である。
なお、ここでは、電源セル６００の一例として、パワークランプ回路の構成について説明したが特にこれに限られず他の回路を構成しても良い。
ここで、パッドＶＰにＥＳＤ電流が流入（印加）される場合について説明する。
定常状態において、インバータ６０３のノードＮ２は「Ｌ」レベルに設定されている。従って、ＮチャネルＭＯＳトランジスタ６０４はオフしている。また、ＰチャネルＭＯＳトランジスタ６０８はオンしている。ノードＮ２は「Ｌ」レベルであるためＮチャネルＭＯＳトランジスタ６１１はオフしており、カレントミラー回路は非活性化されている。
一方、ＥＳＤ電流による高電圧がパッドＶＰに印加されると、それに追従して電源線ＶＭのレベルは直接的に変化する。これに伴いインバータ６０３を構成するＰチャネルＭＯＳトランジスタのゲート・ソース間に一時的に電位差（Ｖｇｓ）を生じ、ＰチャネルＭＯＳトランジスタがオンする。これにより、ノードＮ２のレベルは一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。
ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオン状態にされ、電源線ＶＭの高電圧が接地線ＧＭに逃がされることになる。
また、ノードＮ２のレベルが「Ｈ」レベルに変化することに伴い、ＰチャネルＭＯＳトランジスタ６０８がオフする。また、ＮチャネルＭＯＳトランジスタ６１１がオンとなり、カレントミラー回路が動作する。
カレントミラー回路の活性化に伴い、ＰチャネルＭＯＳトランジスタ６０７を介して電源線ＶＭからノードＮ１と接続される容量素子６１０に対して電流が流入する。その際、ノードＮ１のレベル変化が時定数に従って遅延しながら上昇する。そして、ノードＮ１の電位がインバータ６０３の閾値を超えた場合にインバータ６０３のＮチャネルＭＯＳトランジスタがオンする。これにより、ノードＮ２のレベルは再び「Ｌ」レベルに遷移する。
ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオフ状態にされ、電源線ＶＭから接地線ＧＭへの電流の流出が停止する。また、ＮチャネルＭＯＳトランジスタ６１１がオフされ、カレントミラー回路が非活性化される。また、ＰチャネルＭＯＳトランジスタ６０８がオンし、ノードＮ１と電源線ＶＭとが電気的に接続される。これにより、再び定常状態に戻る。
ここで、パッドＳＰに入力される電圧レベルが接地線ＧＭよりも電圧レベルが低い場合について考える。
図３は、パッドＳＰに流れる電流経路を説明する図である。
図３に示されるように、パッドＳＰに入力される電圧レベルが接地線ＧＭよりも電圧レベルが低い場合には、ダイオードＤ２を介してＥＳＤ電流がパッドＳＰに流れ込むことになる。
そのため本構成では、パッドＳＰに入力される電流を抑制するために複数のダイオードＤ２を設ける構成としている。
しかしながら、ＥＳＤ電流が流れる当該構成においては、ノードＮ４と電源線ＶＭとの間に設けた保護ダイオードＤ１に対して高い逆バイアス電圧が印加される可能性がある。
したがって、電源線側にも保護ダイオードＤ１を複数段設けた場合には回路素子が増加し、回路面積の増大に繋がる。
それゆえ、実施形態１に従う構成は、保護ダイオードＤ１と保護ダイオードＤ２とのダイオード特性を変化させる。
図４は、保護ダイオードＤ１，Ｄ２のダイオード特性を説明する図である。
図４に示されるように、保護ダイオードＤ１の特性線ＬＡと、保護ダイオードＤ２の特性線Ｌ２とが示されている。
保護ダイオードＤ１の特性線ＬＡと、保護ダイオードＤ２の特性線ＬＢとは、逆バイアス降伏電圧（ジャンクション耐圧）の特性が異なる。
具体的には、保護ダイオードＤ１の特性線ＬＡの方が保護ダイオードＤ２の特性線ＬＢよりも逆バイアス降伏電圧（ジャンクション耐圧）が高い場合が示されている。
当該特性線ＬＡを有する保護ダイオードＤ１を設けることにより、個数を増加させることなく保護ダイオードＤ１を保護することが可能となる。
これに伴い、保護ダイオードＤ１の個数および面積を増加させることなく簡易な構成でＥＳＤ耐性を保持することが可能な半導体装置を実現することが可能である。
図５は、保護ダイオードＤ１およびＤ２を構成する回路構成図である。
図５に示されるように、保護ダイオードＤ１およびＤ２をＭＯＳトランジスタとして構成することが可能である。当該構成とすることにより簡易な構成で保護ダイオードＤ１，Ｄ２の面積を縮小することが可能である。
具体的には、保護ダイオードＤ１をソースをゲートと接続したＰチャネルＭＯＳトランジスタＰＴで構成する。保護ダイオードＤ２をソースをゲートと接続したＮチャネルＭＯＳトランジスタＮＴで構成する。当該構成によりＭＯＳトランジスタのスナップバック動作により高いＥＳＤ耐性を維持することが可能である。
また、保護ダイオードＤ１の逆バイアス降伏電圧を高くする方式として、トランジスタのウェル（Ｗｅｌｌ）濃度を調整する。
具体的には、プロセスチューニングの際に保護ダイオードＤ１のウェル濃度を保護ダイオードＤ２のウェル濃度よりも薄く設定するようにしても良い。
［実施形態２］
上記の実施形態１においては、パッドＳＰに入力される電圧レベルが接地線ＧＭよりも電圧レベルが低い場合にＥＳＤ耐性を維持する構成について説明した。
一方で、パッドＳＰに入力される電圧レベルが電源線ＶＭよりも高い場合も考えられる。
図６は、実施形態２に基づく保護ダイオードの構成について説明する図である。
図６を参照して、パッドＳＰに入力される電圧レベルが電源線ＶＭよりも高い場合には、保護ダイオードＤ１を保護ダイオードＤ１＃に置換するとともに、ノードＮ４と接地線ＧＭとの間に保護ダイオードＤ１＃を設ける。また、保護ダイオードＤ２を保護ダイオードＤ２＃に置換するとともに、ノードＮ４と電源線ＶＭとの間に複数段（３段）の保護ダイオードＤ２＃を設ける点が異なる。その他の構成については同様であるのでその詳細な説明については繰り返さない。
本構成の場合には、パッドＳＰに入力される電圧レベルが電源線ＶＭよりも電圧レベルが高い場合には、ダイオードＤ２＃を介してＥＳＤ電流が電源線ＶＭ側に流れ込むことになる。
そのため本構成では、電源線ＶＭ側への電流を抑制するために複数のダイオードＤ２＃を設ける構成としている。
しかしながら、ＥＳＤ電流が流れる当該構成においては、ノードＮ４と接地線ＧＭとの間に設けた保護ダイオードＤ１＃に対して高い逆バイアス電圧が印加される可能性がある。
したがって、接地線側にも保護ダイオードＤ１＃を複数段設けた場合には回路素子が増加し、回路面積の増大に繋がる。
それゆえ、実施形態２に従う構成は、保護ダイオードＤ１＃と保護ダイオードＤ２＃とのダイオード特性を変化させる。
具体的には、実施形態１で説明したように保護ダイオードＤ１＃の逆バイアス降伏電圧（ジャンクション耐圧）を保護ダイオードＤ２＃よりも高く設定する。当該保護ダイオードＤ１＃を設けることにより、個数を増加させることなく保護ダイオードＤ１＃を保護することが可能となる。
これに伴い、保護ダイオードＤ１＃の個数および面積を増加させることなく簡易な構成でＥＳＤ耐性を保持することが可能な半導体装置を実現することが可能である。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体装置、２ コアロジック領域、４ 周回Ｉ／Ｏ領域、５００ Ｉ／Ｏセル、５０２，５０６，６０４，６０６，６０７，６０８，６１１，ＮＴ トランジスタ、５０４，５０８ ドライバ、５１０ 抵抗、５２０ 入出力回路、５２１ 出力論理、５２２ 入力回路、５２３ レベルシフタ、６００ 電源セル、６０１，Ｄ１，Ｄ２ 保護ダイオード、６０２，６０９ 抵抗素子、６０３ インバータ、６１０ 容量素子、ＧＭ 接地線、ＧＰ，ＳＰ，ＶＰ パッド、ＶＭ 電源線。

Claims (5)

  1. 電源配線と、
    接地配線と、
    前記電源配線と前記接地配線との間に接続された入力回路と、
    前記入力回路と接続され、前記接地配線に供給される電圧よりも低い負電圧の入力が可能な入力パッドと、
    前記接地配線と、前記入力パッドとの間に設けられた複数の第１ダイオードと、
    前記入力パッドと前記電源配線との間に設けられた第２ダイオードとを備え、
    前記第２ダイオードの逆バイアス降伏電圧は、各前記第１ダイオードの逆バイアス降伏電圧よりも大きい、半導体装置。
  2. 電源配線と、
    接地配線と、
    前記電源配線と前記接地配線との間に接続された入力回路と、
    前記入力回路と接続され、前記電源配線に供給される電圧よりも高い電圧の入力が可能な入力パッドと、
    前記電源配線と、前記入力パッドとの間に設けられた複数の第１ダイオードと、
    前記入力パッドと前記接地配線との間に設けられた第２ダイオードとを備え、
    前記第２ダイオードの逆バイアス降伏電圧は、各前記第１ダイオードの逆バイアス降伏電圧よりも大きい、半導体装置。
  3. 前記電源配線と前記接地配線との間に設けられる静電気放電に対する保護回路とをさらに備える、請求項１または２記載の半導体装置。
  4. 前記複数の第１ダイオードのウェル濃度と前記第２ダイオードのウェル濃度とは異なる、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記複数の第１ダイオードおよび前記第２ダイオードは、ＭＯＳトランジスタで構成される、請求項１〜４のいずれか一項に記載の半導体装置。
JP2016108367A 2016-05-31 2016-05-31 半導体装置 Pending JP2017216325A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016108367A JP2017216325A (ja) 2016-05-31 2016-05-31 半導体装置
US15/480,000 US10361557B2 (en) 2016-05-31 2017-04-05 Semiconductor device
CN201710330480.1A CN107452734A (zh) 2016-05-31 2017-05-11 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016108367A JP2017216325A (ja) 2016-05-31 2016-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2017216325A true JP2017216325A (ja) 2017-12-07
JP2017216325A5 JP2017216325A5 (ja) 2019-01-10

Family

ID=60420677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016108367A Pending JP2017216325A (ja) 2016-05-31 2016-05-31 半導体装置

Country Status (3)

Country Link
US (1) US10361557B2 (ja)
JP (1) JP2017216325A (ja)
CN (1) CN107452734A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449634B (zh) 2016-09-23 2019-06-14 矽力杰半导体技术(杭州)有限公司 瞬态电压抑制器及其制造方法
KR20190140216A (ko) * 2018-06-11 2019-12-19 에스케이하이닉스 주식회사 Esd 보호 회로를 포함하는 반도체 집적 회로 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176735A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体回路の入力保護回路
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2010153779A (ja) * 2008-12-24 2010-07-08 Magnachip Semiconductor Ltd 静電気放電保護回路
JP2013201164A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2016072349A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4736271A (en) * 1987-06-23 1988-04-05 Signetics Corporation Protection device utilizing one or more subsurface diodes and associated method of manufacture
GB2334633B (en) * 1998-02-21 2002-09-25 Mitel Corp Low leakage electrostatic discharge protection system
JP2003023084A (ja) 2001-07-05 2003-01-24 Matsushita Electric Ind Co Ltd Ｅｓｄ保護回路
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP5232444B2 (ja) * 2007-11-12 2013-07-10 ルネサスエレクトロニクス株式会社 半導体集積回路
KR101145785B1 (ko) * 2008-12-26 2012-05-16 에스케이하이닉스 주식회사 집적회로
US20130003242A1 (en) * 2010-07-15 2013-01-03 Kun-Hsien Lin Transient voltage suppressor for multiple pin assignments

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176735A (ja) * 1993-12-17 1995-07-14 Nec Corp 半導体回路の入力保護回路
JP2001298157A (ja) * 2000-04-14 2001-10-26 Nec Corp 保護回路及びこれを搭載した半導体集積回路
JP2010153779A (ja) * 2008-12-24 2010-07-08 Magnachip Semiconductor Ltd 静電気放電保護回路
JP2013201164A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2016072349A (ja) * 2014-09-29 2016-05-09 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US10361557B2 (en) 2019-07-23
US20170346281A1 (en) 2017-11-30
CN107452734A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
JP6503395B2 (ja) 静電放電回路
US7589945B2 (en) Distributed electrostatic discharge protection circuit with varying clamp size
US7593201B2 (en) Semiconductor integrated circuit
KR101870995B1 (ko) 반도체 집적회로의 ｅｓｄ 보호 회로
JP6308925B2 (ja) 半導体装置
JP6623139B2 (ja) Ｅｓｄ保護回路
JP2015002510A (ja) 静電気保護回路
JP2007234718A (ja) 半導体集積回路装置
US11411395B2 (en) Electrostatic discharge protection circuit and operation method
KR102462819B1 (ko) 반도체 장치
US8427798B2 (en) Semiconductor integrated circuit device
JP2014026996A (ja) Ｅｓｄ保護回路
JP2016167516A (ja) 静電気保護回路
CN105575960B (zh) 用于芯片上静电放电保护方案的方法及电路
US9812437B2 (en) Semiconductor integrated circuit device, and electronic appliance using the same
JP2009147040A (ja) 半導体集積回路装置
US10361557B2 (en) Semiconductor device
JP6784820B2 (ja) Ｅｓｄ保護回路
JP6461725B2 (ja) 半導体装置および内部回路の制御方法
JP6480051B2 (ja) 半導体装置
JP6595948B2 (ja) 半導体装置
JP2011119415A (ja) 半導体集積装置
KR101131568B1 (ko) 반도체 장치의 보호 회로
JP5819489B2 (ja) 半導体装置
JP6639631B2 (ja) 半導体装置および制御装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317