JP2016072349A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016072349A
JP2016072349A JP2014198264A JP2014198264A JP2016072349A JP 2016072349 A JP2016072349 A JP 2016072349A JP 2014198264 A JP2014198264 A JP 2014198264A JP 2014198264 A JP2014198264 A JP 2014198264A JP 2016072349 A JP2016072349 A JP 2016072349A
Authority
JP
Japan
Prior art keywords
transistor
channel mos
mos transistor
power supply
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014198264A
Other languages
English (en)
Other versions
JP6308925B2 (ja
Inventor
荒川　政司
Masashi Arakawa
政司 荒川
正 福井
Tadashi Fukui
正 福井
浩二 高柳
Koji Takayanagi
浩二 高柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014198264A priority Critical patent/JP6308925B2/ja
Priority to US14/865,418 priority patent/US9948090B2/en
Priority to CN201510626195.5A priority patent/CN105470252B/zh
Publication of JP2016072349A publication Critical patent/JP2016072349A/ja
Priority to US15/918,309 priority patent/US10396549B2/en
Application granted granted Critical
Publication of JP6308925B2 publication Critical patent/JP6308925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/005—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection avoiding undesired transient conditions

Abstract

【課題】ＥＳＤ耐性を維持しつつ面積縮小化を図ることが可能な半導体装置を提供する。【解決手段】半導体装置は、電源配線と、接地配線と、保護回路とを備える。保護回路は、電源配線と接地配線との間に接続された第１のトランジスタと、電源配線と接地配線との間に第１のトランジスタと直列に接続された第１の抵抗素子と、第１のトランジスタと第１の抵抗素子との間の第１の接続ノードがゲートと接続された第１のトランジスタとカレントミラー回路を形成するように、第１のトランジスタと並列に電源配線と接地配線との間に接続された第２のトランジスタと、電源配線と接地配線との間に第２のトランジスタと直列に接続された第１の容量素子と、第１のインバータと、電源配線と、接地配線との間に接続され、ゲートが第１のインバータの出力を受ける保護トランジスタとを含む。第２のトランジスタのゲート幅は、第１のトランジスタのゲート幅よりも小さい。【選択図】図３

Description

本開示は、半導体装置に関し、特に、ＥＳＤ（Electro Static Discharge：静電気放電）保護素子を備えた半導体装置に関する。
近時、半導体装置の高機能化及び高性能化に伴い、Ｉ／Ｏピン（入出力ピン）が数千を超えるような多ピン化の半導体装置が要求されている。このため、一つひとつのＩ／Ｏブロックの面積が、半導体装置全体のサイズ及び価格の低減に大きな影響を及ぼすようになってきている。Ｉ／Ｏブロックの面積に占める割合が大きな素子は、静電気放電保護素子（ＥＳＤ保護素子）及び高駆動力のドライバ素子である。
また、プロセス世代が進み、面積縮小化が進むに従ってデバイス耐性が低下するため静電気保護素子（ＥＳＤ保護素子）の性能向上が重要となっており、種々の方式が提案されている（特許文献１）。
特開２００６−１２１００７号公報
しかしながら、上記公報に示される技術は、ＲＣ時定数とインバータとで構成されるＥＳＤ保護素子について開示されているが、ＥＳＤ電流を逃がす間、インバータを駆動させるために抵抗素子Ｒと容量素子Ｃの値を比較的高く設定する必要があった。その結果、面積縮小化させる点で課題となっていた。
本開示は、上記の課題を解決するためになされたものであって、ＥＳＤ耐性を維持しつつ面積縮小化を図ることが可能な半導体装置を提供することを目的とする。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施例によれば、半導体装置は、電源配線と、接地配線と、電源配線と接地配線との間に設けられる静電気放電に対する保護回路とを備える。保護回路は、電源配線と接地配線との間に接続された第１のトランジスタと、電源配線と接地配線との間に第１のトランジスタと直列に接続された第１の抵抗素子と、第１のトランジスタと第１の抵抗素子との間の第１の接続ノードがゲートと接続された第１のトランジスタとカレントミラー回路を形成するように、第１のトランジスタと並列に電源配線と接地配線との間に接続された第２のトランジスタと、電源配線と接地配線との間に第２のトランジスタと直列に接続された第１の容量素子と、第２のトランジスタと第１の容量素子との間の第２の接続ノードが入力として接続された第１のインバータと、電源配線と、接地配線との間に接続され、ゲートが第１のインバータの出力を受ける保護トランジスタとを含む。第２のトランジスタのゲート幅は、第１のトランジスタのゲート幅よりも小さい。
一実施例によれば、ＥＳＤ耐性を維持しつつ、面積縮小化を図ることが可能である。
実施形態１に基づく半導体装置１の全体を説明する図である。 実施形態１に基づくＩ／Ｏセル５００の回路構成を説明する図である。 実施形態１に基づく電源セル６００の回路構成を説明する図である。 ＥＳＤ電流が流入された場合の各ノードおよび電源線ＶＭの遷移を説明する図である。 比較例となる保護回路の構成を説明する図である。 比較例の保護回路と実施形態１に従う電源セル６００のレイアウトを比較する図である。 実施形態１に従う電源セル６００のカレントミラー回路のレイアウト構成を説明する図である。 実施形態１に従う電源セル６００の抵抗素子のレイアウト構成を説明する図である。 実施形態１の変形例に基づく電源セル６００Ａの回路構成を説明する図である。 実施形態２に基づく電源セル６００Ｂを説明する図である。 実施形態２の変形例に基づく電源セルの回路構成を説明する図である。 実施形態３に基づく電源セルの回路構成を説明する図である。
本実施形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。また、本実施形態において半導体装置とは、電子回路が集積して形成された半導体ウェハ、それを個片化した半導体チップ個々、及び、単一または複数の半導体チップが樹脂等でパッケージされたもの、のいずれをも指す。
［実施形態１］
図１は、実施形態１に基づく半導体装置１の全体を説明する図である。
図１に示されるように、半導体装置１は、外周領域に設けられる周回Ｉ／Ｏ領域４と、内側領域に配置され、所定の機能を有するＡＳＩＣ（application specific integrated circuit）として構成されるコアロジック領域２とを備える。
周回Ｉ／Ｏ領域４は、信号の入出力インターフェイスとなるＩ／Ｏセル５００と、外部電源の入力を受ける電源セル６００とが設けられる。ここでは、電源線ＶＭおよび接地線ＧＭが外周領域に配置される場合が示されている。パッドＶＰ，ＧＰが電源用パッド、接地用パッドであり、電源セル６００と接続される。パッドＳＰは、信号用パッドであり、Ｉ／Ｏセル５００と接続される。なお、パッドＶＰ，ＧＰ，ＳＰは、図１の半導体装置１の外周辺に沿って設けられる。
図２は、実施形態１に基づくＩ／Ｏセル５００の回路構成を説明する図である。
図２に示されるようにＩ／Ｏセル５００は、保護ダイオードＤ１，Ｄ２と、ＰチャネルＭＯＳトランジスタ５０２と、ＮチャネルＭＯＳトランジスタ５０６と、ドライバ５０４，５０８と、抵抗５１０と、入出力回路５２０とを含む。
信号パッドＳＰは、ノードＮ４と接続される。ノードＮ４と電源線ＶＭとの間には、保護ダイオードＤ１が設けられ、アノード側がノードＮ４と接続され、カソード側が電源線ＶＭと接続される。ここで、信号パッドＳＰは、入出力用パッドであり、入力信号を受けることが可能であるとともに、出力信号を出力する。
ノードＮ４と接地線ＧＭとの間には、保護ダイオードＤ２が設けられ、アノード側が接地線ＧＭと接続され、カソード側がノードＮ４と接続される。抵抗５１０は、ノードＮ４と入力回路５２２との間に設けられる。
ＰチャネルＭＯＳトランジスタ５０２は、保護ダイオードＤ１と並列に設けられ、ノードＮ４と電源線ＶＭとの間に抵抗５１０を介して直列に接続される。ＰチャネルＭＯＳトランジスタ５０２は、ドライバ５０４の信号の入力を受ける。なお、ドライバ５０４、５０８は、後述するインバータを偶数個備えたものであり、電源はそれぞれ電源線ＶＭ、接地線ＧＭから供給されている。
ＮチャネルＭＯＳトランジスタ５０６は、保護ダイオードＤ２と並列に設けられ、ノードＮ４と接地線ＧＭとの間に抵抗５１０を介して直列に接続される。ＮチャネルＭＯＳトランジスタ５０６は、ドライバ５０８の入力を受ける。
入出力回路５２０は、電源線ＶＭと接地線ＧＭとの間に設けられる。
入出力回路５２０は、ドライバ５０４，５０８を駆動する出力論理５２１と、パッドＳＰからの抵抗５１０を介する入力信号を処理する入力回路５２２と、信号レベルを昇圧／降圧するレベルシフタ５２３とを含む。
出力論理５２１からの信号に従ってドライバ５０４，５０８のいずれか一方が動作する。そして、ＰチャネルＭＯＳトランジスタ５０２あるいはＮチャネルＭＯＳトランジスタ５０６が導通して信号パッドＳＰから信号を出力する。
図３は、実施形態１に基づく電源セル６００の回路構成を説明する図である。
図３に示されるように、電源セル６００は、パワークランプ回路（保護回路）を構成するＮチャネルＭＯＳトランジスタ６０４と、インバータ６０３と、抵抗素子６０２，６０９と、容量素子６１０と、ＰチャネルＭＯＳトランジスタ６０６，６０７，６０８と、ＮチャネルＭＯＳトランジスタ６１１とを含む。ダイオード６０１は、ＮチャネルＭＯＳトランジスタ６０４の寄生ダイオードである。
ダイオード６０１は、アノード側が接地線ＧＭと接続され、カソード側が電源線ＶＭと接続される。
ＮチャネルＭＯＳトランジスタ６０４は、電源線ＶＭと接地線ＧＭとの間に接続され、そのゲートはインバータ６０３の出力ノードＮ２と接続される。
ＰチャネルＭＯＳトランジスタ６０６は、抵抗素子６０９およびＮチャネルＭＯＳトランジスタ６１１と、電源線ＶＭと接地線ＧＭとの間に直列に接続される。
ＰチャネルＭＯＳトランジスタ６０６は、電源線ＶＭとノードＮ０との間に設けられ、そのゲートは、ノードＮ０と接続される。抵抗素子６０９は、ＰチャネルＭＯＳトランジスタ６０６と直列に接続され、一端側はノードＮ０と接続される。他端側はＮチャネルＭＯＳトランジスタ６１１と接続される。ＮチャネルＭＯＳトランジスタ６１１は、抵抗素子６０９と接地線ＧＭとの間に接続され、そのゲートは出力ノードＮ２と接続される。
ＰチャネルＭＯＳトランジスタ６０７は、ＰチャネルＭＯＳトランジスタ６０６とカレントミラー回路を形成するように電源線ＶＭとノードＮ１との間に設けられ、そのゲートはノードＮ０と接続される。容量素子６１０は、ノードＮ１を介してＰチャネルＭＯＳトランジスタ６０７と直列に電源線ＶＭと接地線ＧＭとの間に接続される。
インバータ６０３は、ノードＮ１を入力側として出力ノードＮ２にノードＮ１の反転信号を出力する。なお、インバータ６０３の電源は図示していないが、電源線ＶＭ及び接地線ＧＭから供給されており、他の実施形態でも同様である。
抵抗素子６０２は、ノードＮ２と接地線ＧＭとの間に接続される。インバータ６０３の出力は、抵抗素子６０２を介して接地線ＧＭにプルダウンされているため、インバータ６０３の出力が不所望に変動した際にＮチャネルＭＯＳトランジスタ６０４のゲート入力が変動することを抑制することが可能である。
ＮチャネルＭＯＳトランジスタ６１１は、ＰチャネルＭＯＳトランジスタ６０６，６０７および抵抗素子６０９で構成されるカレントミラー回路を活性化する素子として機能する。ＮチャネルＭＯＳトランジスタ６１１がオンすることによりカレントミラー回路が活性化する。一方、ＮチャネルＭＯＳトランジスタ６１１がオフしている場合にはカレントミラー回路は非活性化されている。ここで、カレントミラー回路の活性化とは、カレントミラー回路を構成するトランジスタに電流を流し動作させることであり、他の実施形態でも同様である。ここで、カレントミラー回路の活性化とは、カレントミラー回路を構成するトランジスタに電流を流し動作させることであり、他の実施形態でも同様である。
ＰチャネルＭＯＳトランジスタ６０８は、ＰチャネルＭＯＳトランジスタ６０７と並列に電源線ＶＭとノードＮ１との間に接続され、そのゲートは出力ノードＮ２と接続される。当該ＰチャネルＭＯＳトランジスタ６０８は、ＮチャネルＭＯＳトランジスタ６１１と相補的に動作する。すなわち、ＮチャネルＭＯＳトランジスタ６１１がオンしている場合には、ＰチャネルＭＯＳトランジスタ６０８はオフする。一方、ＮチャネルＭＯＳトランジスタ６１１がオフしている定常状態の場合には、ＰチャネルＭＯＳトランジスタ６０８はオンし、電源線ＶＭとノードＮ１とを接続して、ノードＮ１が不所望に変動することを抑制することが可能である。
なお、ここでは、電源セル６００の一例として、パワークランプ回路の構成について説明したが特にこれに限られず他の回路を構成しても良い。
ここで、パッドＶＰにＥＳＤ電流が流入（印加）される場合について説明する。
定常状態において、インバータ６０３の出力ノードＮ２は「Ｌ」レベルに設定されている。従って、ＮチャネルＭＯＳトランジスタ６０４はオフしている。また、ＰチャネルＭＯＳトランジスタ６０８はオンしている。出力ノードＮ２は「Ｌ」レベルであるためＮチャネルＭＯＳトランジスタ６１１はオフしており、カレントミラー回路は非活性化されている。
一方、ＥＳＤ電流による高電圧がパッドＶＰに印加されると、それに追従して電源線ＶＭのレベルは直接的に変化する。これに伴いインバータ６０３を構成するＰチャネルＭＯＳトランジスタのゲート・ソース間に一時的に電位差（Ｖｇｓ）を生じ、ＰチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２のレベルは一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。
出力ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオン状態にされ、電源線ＶＭの高電圧が接地線ＧＭに逃がされることになる。
また、出力ノードＮ２のレベルが「Ｈ」レベルに変化することに伴い、ＰチャネルＭＯＳトランジスタ６０８がオフする。また、ＮチャネルＭＯＳトランジスタ６１１がオンとなり、カレントミラー回路が動作する。
カレントミラー回路の活性化に伴い、ＰチャネルＭＯＳトランジスタ６０７を介して電源線ＶＭからノードＮ１と接続される容量素子６１０に対して電流が流入する。その際、ノードＮ１のレベル変化が時定数に従って遅延しながら上昇する。そして、ノードＮ１の電位がインバータ６０３の閾値を超えた場合にインバータ６０３のＮチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２のレベルは再び「Ｌ」レベルに遷移する。
出力ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオフ状態にされ、電源線ＶＭから接地線ＧＭへの電流の流出が停止する。また、ＮチャネルＭＯＳトランジスタ６１１がオフされ、カレントミラー回路が非活性化される。また、ＰチャネルＭＯＳトランジスタ６０８がオンし、ノードＮ１と電源線ＶＭとが電気的に接続される。これにより、再び定常状態に戻る。
図４は、ＥＳＤ電流が流入された場合の各ノードおよび電源線ＶＭの遷移を説明する図である。
図４に示されるように、出力ノードＮ２のレベルは、一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。これにより、ＮチャネルＭＯＳトランジスタ６０４がオンし、ＥＳＤ電流が接地線ＧＭ側に流れる。
タイミングＰＡに、ＰチャネルＭＯＳトランジスタ６０８がオンし始めることによりノードＮ１の電位が徐々に上昇し始める。
そして、出力ノードＮ２のレベルが「Ｌ」レベルとなることにより、再びＮチャネルＭＯＳトランジスタ６０４がオフする。これにより、電源線ＶＭから接地線ＧＭへの電流経路が遮断される。
本実施形態１における電源セル６００の保護回路は、カレントミラー回路によりＰチャネルＭＯＳトランジスタ６０７に流れる電流量を調整する方式である。具体的には、抵抗素子６０９およびＰチャネルＭＯＳトランジスタ６０７のゲート幅を調整する。一例として、ＰチャネルＭＯＳトランジスタ６０７のゲート幅をＰチャネルＭＯＳトランジスタ６０６のゲート幅の１／Ｎ（Ｎ：２以上）に設定する。ゲート幅を１／Ｎに設定することによりＰチャネルＭＯＳトランジスタ６０７に流れる電流をＰチャネルＭＯＳトランジスタ６０６に流れる電流の１／Ｎに設定することが可能である。
本例においては、抵抗素子６０９に基づいてカレントミラー回路のＰチャネルＭＯＳトランジスタ６０６を流れる電流量を調整するとともに、ＰチャネルＭＯＳトランジスタ６０７のゲート幅を調整することにより、ＰチャネルＭＯＳトランジスタ６０７に流れる電流を調整する。これにより抵抗素子６０９の抵抗値を小さく設定することが可能となる。抵抗素子６０９の抵抗値を小さく設定することにより、回路面積を縮小することが可能となる。以下、その点について説明する。
図５は、比較例となる保護回路の構成を説明する図である。
図５（Ａ）は、保護回路の構成を説明する図である。当該図に示されるように、パワークランプ回路（保護回路）は、ＮチャネルＭＯＳトランジスタ６０４＃と、インバータ６０３＃と、抵抗素子６０２＃，６０９＃と、容量素子６１０＃とを含む。ダイオード６０１＃は、ＮチャネルＭＯＳトランジスタ６０４＃の寄生ダイオードである。また、電源線ＶＭおよびＧＭには、それぞれ電源パッドＶＰ＃，ＧＰ＃が接続されている。
ここで、パッドＶＰ＃にＥＳＤ電流が流入（印加）される場合について説明する。
定常状態において、インバータ６０３＃の出力ノードＮ２は「Ｌ」レベルに設定されている。従って、ＮチャネルＭＯＳトランジスタ６０４＃はオフしている。
一方、ＥＳＤ電流による高電圧がパッドＶＰ＃に印加されると、それに追従して電源線ＶＭのレベルは直接的に変化する。これに伴いインバータ６０３＃を構成するＰチャネルＭＯＳトランジスタのゲート・ソース間に一時的に電位差（Ｖｇｓ）を生じ、ＰチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２＃のレベルは一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。
出力ノードＮ２＃のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオン状態にされ、電源線ＶＭの高電圧が接地線ＧＭに逃がされることになる。
一方で、抵抗素子６０９＃を介してノードＮ１＃と接続される容量素子６１０＃に対して電流が流入する。その際、ノードＮ１＃は、抵抗素子６０９＃と容量素子６１０＃のＲＣ時定数に従って遅延しながら上昇する。そして、ノードＮ１＃の電位がインバータ６０３＃の閾値を超えた場合にインバータ６０３＃のＮチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２＃のレベルは再び「Ｌ」レベルに遷移する。
これにより、再び定常状態に戻る。
図５（Ｂ）は、ＲＣ時定数の変化を説明する図である。
図５（Ｂ）に示されるように、容量素子６１０＃に電荷を充電する際の波形が示されている。
ここで、電圧Ｖ＝ＶＣＣＱ（１−e-t/RC）で表わされる。
変形すると、ｔ＝−loge(V/VCCQ)*ＲＣとなる。そして、ＲＣ＝−ｔ／loge(V/VCCQ)となる。 ここで、ＲＣ時定数回路に接続するインバータ６０３＃の閾値を０．５＊ＶＣＣＱ（Ｖ／ＶＣＣＱ＝０．５）とし、必要な時間ｔを０．５μｓとする。
ＲＣ＝−１μｓ／loge(0.5)＝０．７７＊１０-6となる。容量素子６１０＃の容量値Ｃを１ｐＦとすると、抵抗素子６０９＃の抵抗値Ｒは、７７０ｋΩが必要となる。
したがって、容量素子６１０＃の容量値Ｃおよび抵抗素子６０９＃の抵抗値Ｒがかなり高い値となるため当該容量素子６１０＃および抵抗素子６０９＃を設計する際のレイアウト面積が大きくなる。
図５（Ｃ）には、保護回路をレイアウトする際の占める面積割合を模式的に示したものである。
ここで、容量値Ｃ＝１ｐＦの容量素子６１０＃をＭＯＳ容量で設計する場合には、ゲート幅Ｗ、ゲート長Ｌがそれぞれ５μｍ、０．５５μｍのＭＯＳトランジスタでは６０個以上必要となる。
また、抵抗値Ｒ＝７７０ｋΩの抵抗素子６０９＃をポリシリコン抵抗で設計する場合には、ゲート幅Ｗ、ゲート長Ｌがそれぞれ０．４μｍ、２４μｍのポリシリコン抵抗では２５個以上直列で接続することが必要となる
したがって、当該図に示されるように、容量素子６１０＃および抵抗素子６０９＃の占める面積割合がかなり高くなる。
一方で、本実施形態１における電源セル６００の保護回路は、上記したように、カレントミラー回路によりＰチャネルＭＯＳトランジスタ６０７に流れる電流量を調整する方式である。
ここで、仮に容量素子６１０を容量素子６１０＃と同じ容量値で設計する場合について考える。そして、容量素子に対して同じ電流量を供給する場合について考える。
比較例となる保護回路の構成では、抵抗素子６０９＃の抵抗値を高く設定して電流量を小さくする必要があったが、本実施形態１に従う方式では、ＰチャネルＭＯＳトランジスタ６０７のゲート幅を調整することにより電流量を小さくすることが可能である。
具体的には、ＰチャネルＭＯＳトランジスタ６０７のゲート幅をＰチャネルＭＯＳトランジスタ６０６のゲート幅の１／Ｎ（Ｎ：２以上）に設定する。
したがって、カレントミラー回路のＰチャネルＭＯＳトランジスタ６０６に流れる電流は、ＰチャネルＭＯＳトランジスタ６０７に流れる電流のＮ倍に設定される。
これにより、ＰチャネルＭＯＳトランジスタ６０７に接続される抵抗素子６０９の抵抗値は、抵抗素子６０９＃の抵抗値Ｒの１／Ｎに設定することが可能である。
図６は、比較例の保護回路と実施形態１に従う電源セル６００のレイアウトを比較する図である。
図６に示されるように、上記構成により、抵抗素子６０９の抵抗値を小さくすることが可能となるため、抵抗素子６０９を形成するポリシリコン抵抗のレイアウト面積を縮小し、保護回路全体のレイアウト面積を比較例の構成よりも縮小することが可能となる。
図７は、実施形態１に従う電源セル６００のカレントミラー回路のレイアウト構成を説明する図である。
図７には、カレントミラー回路を構成するＰチャネルＭＯＳトランジスタ６０７が１個に対して、ＰチャネルＭＯＳトランジスタ６０６がＮ個隣接して設けられている場合が示されている。
各トランジスタは、ゲート電極、ソース電極、ドレイン電極及び拡散層ＤＦからなる。
また、ソース電極およびドレイン電極の間にはゲート電極が設けられる。
各トランジスタのソース電極は、電源線ＶＭに、ドレイン電極は抵抗６０９に接続されている。
各トランジスタのソース電極およびドレイン電極は、トランジスタを構成する２層目の金属層Ｍ２に形成されている。金属層Ｍ２と拡散層ＤＦはコンタクトホールＣＴを介して接続されている。
各トランジスタのゲート電極は、１層目の金属層Ｍ１に共通に接続されている。両端のゲートはダミーゲートであり、ダミーゲートはトランジスタ形成に用いられていない。
トランジスタ６０７を形成するゲートと、ダミーゲートの間にあるドレイン電極を形成する金属層Ｍ２は、容量６１０に接続されている。ダミーゲートもコンタクトホールＣＴを介して、電源線ＶＭに接続されている。
また、ゲート電極と接続される金属層Ｍ１は、ドレイン電極を形成する金属層Ｍ２とコンタクトホールＣＴを介して接続される。なお、コンタクトホールＣＴは各電極に複数存在するが、図７では１個または２個に省略している。
図８は、実施形態１に従う電源セル６００の抵抗素子のレイアウト構成を説明する図である。
図８には、抵抗素子６０９（ポリ抵抗）のレイアウト構成として、折り返した形でコンタクトホールＣＴおよび金属層Ｍ１を介して直列に接続されている。ここで、上記で説明したゲート幅Ｗおよびゲート長Ｌが示されている。
なお、本例においては、一例として容量素子６１０を容量素子６１０＃と同じ容量値で設計する場合について説明したが、特にこれに限られず、ＰチャネルＭＯＳトランジスタ６０７のゲート幅を調整して電流量を少なくすることにより、容量素子６１０の容量値をさらに小さくするようにしても良い。これにより容量素子６１０のＭＯＳ容量が占める割合をさらに小さくして、保護回路全体のレイアウト面積をさらに縮小することが可能である。なお、以下の実施形態についても同様である。
なお、本例においては、ＰチャネルＭＯＳトランジスタ６０７のサイズとしてゲート幅を調整して電流量を少なくする構成について説明したが、サイズとして特にゲート幅に限られずゲート長を調整して電流量を少なくするようにしても良い。たとえば、一例として、ＰチャネルＭＯＳトランジスタ６０７のゲート長をＰチャネルＭＯＳトランジスタ６０６のゲート長よりも長く設定する。ゲート長を長く設定することによりＰチャネルＭＯＳトランジスタ６０７に流れる電流をＰチャネルＭＯＳトランジスタ６０６に流れる電流量よりも少なくすることが可能である。
（変形例）
図９は、実施形態１の変形例に基づく電源セル６００Ａの回路構成を説明する図である。
図９に示されるように、電源セル６００Ａは、電源セル６００と比較して、ＮチャネルＭＯＳトランジスタ６０４のバックゲートを制御する機能を付加した構成である。
具体的には、ノードＮ１とＮチャネルＭＯＳトランジスタ６０４のバックゲートとの間にインバータ６０３Ａを設けるとともに、インバータ６０３Ａの出力ノードと接地線ＧＭとの間に抵抗素子６０２Ａを付加した点が異なる。その他の構成については同様であるのでその詳細な説明については繰り返さない。
抵抗素子６０２Ａは、インバータ６０３Ａの出力と接地線ＧＭとの間に接続される。インバータ６０３Ａの出力は、抵抗素子６０２Ａを介して接地線ＧＭにプルダウンされているため、インバータ６０３Ａの出力が不所望に変動した際にバックゲート領域（ウェル領域）の入力が変動することを抑制することが可能である。
ＮチャネルＭＯＳトランジスタ６０４のバックゲート領域（ウェル領域）とソースとの接合部分には、寄生ダイオード６０５が形成される。当該寄生ダイオード６０５の作用により、ＮチャネルＭＯＳトランジスタ６０４をオン動作させるときのゲート入力がその寄生ダイオード６０５の順方向電圧（ＶＦ）分だけレベル低下して、当該ＮチャネルＭＯＳトランジスタ６０４のゲート入力をフルスイングすることができない可能性がある。
したがって、ＮチャネルＭＯＳトランジスタ６０４に対するゲート入力とそのバックゲート領域（ウェル領域）のバイアスとを相互に異なるインバータ６０３，６０３Ａにより行うことにより、ＮチャネルＭＯＳトランジスタ６０４をオン動作させるときのゲート入力をフルスイングさせることが可能である。これにより、ＮチャネルＭＯＳトランジスタ６０４のＥＳＤ電流放電の高速化を図ることが可能である。
なお、本例においては、カレントミラー回路を活性化させるＮチャネルＭＯＳトランジスタ６１１および相補的に動作するＰチャネルＭＯＳトランジスタ６０８を用いた構成について説明したが、当該構成を設けない構成とすることも可能である。
［実施形態２］
実施形態２においては、ＥＳＤ放電特性をさらに向上させる方式について説明する。
図１０は、実施形態２に基づく電源セル６００Ｂを説明する図である。
図１０（Ａ）は、電源セル６００Ｂの回路構成を説明する図である。
図１０（Ａ）に示されるように、電源セル６００Ｂは、電源セル６００Ａと比較して、インバータ６２０と、抵抗素子６２１をさらに設けた点が異なる。
インバータ６２０は、ノードＮ１を入力としてノードＮ３に出力する。
ＰチャネルＭＯＳトランジスタ６０８のゲートは、ノードＮ３と接続される。また、ＮチャネルＭＯＳトランジスタ６１１は、ノードＮ３と接続される。
抵抗素子６２１は、ノードＮ３と接地線ＧＭとの間に接続される。
ＰチャネルＭＯＳトランジスタ６０８およびＮチャネルＭＯＳトランジスタ６１１のゲートに関して、インバータ６０３の出力ではなく、インバータ６２０の出力を受ける点で異なる。
他の構成および動作については同様であるのでその詳細な説明は繰り返さない。
図１０（Ｂ）は、ＥＳＤ電流が流入された場合の各ノードおよび電源線ＶＭの遷移を説明する図である。
図１０（Ｂ）に示されるように、出力ノードＮ２のレベルは、一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。これにより、ＮチャネルＭＯＳトランジスタ６０４がオンし、ＥＳＤ電流が接地線ＧＭ側に流れる。
タイミングＰＡに、ＰチャネルＭＯＳトランジスタ６０８がオンし始めるすることによりノードＮ１の電位が徐々に上昇し始める。
そして、出力ノードＮ２のレベルが「Ｌ」レベルとなることにより、再びＮチャネルＭＯＳトランジスタ６０４がオフする。これにより、電源線ＶＭから接地線ＧＭへの電流経路が遮断される。
図４では、インバータ６０３の出力ノードＮ２がＰチャネルＭＯＳトランジスタ６０８のゲートに接続されているためタイミングＰＡから徐々にＰチャネルＭＯＳトランジスタ６０８がＯＮし始める。これにより、ノードＮ１の電位の上昇が加速する。
一方で、本例においては、ノードＮ１の電位が十分に上昇したタイミングＰＢにＰチャネルＭＯＳトランジスタ６０８がオンする。
したがって、ＰチャネルＭＯＳトランジスタ６０８がオンするタイミングを遅らせることにより、ノードＮ１の電位が早期に上昇することを抑制してＮチャネルＭＯＳトランジスタ６０４のゲート電位が「Ｌ」レベルとなる期間を遅らせることが可能である。これにより、抵抗素子６０９および容量素子６１０の値を大きくすることなく、ＮチャネルＭＯＳトランジスタ６０４のオン時間を長くして、ＥＳＤ放電特性をさらに向上させることが可能となるとともに、レイアウト面積を縮小することが可能である。
［実施形態２の変形例］
図１１は、実施形態２の変形例に基づく電源セルの回路構成を説明する図である。
図１１（Ａ）は、電源セル６００Ｃの回路構成を説明する図である。
図１１（Ａ）に示されるように、電源セル６００Ｃは、電源セル６００Ｂと比較して、インバータ６２０の代わりに、ＰチャネルＭＯＳトランジスタ６３０を設けた点が異なる。その他の構成については同様である。
すなわち、インバータ６２０を構成するＮチャネルＭＯＳトランジスタを削除した構成である。当該構成は、ＮチャネルＭＯＳトランジスタによるノードＮ３の電位の引き下げをなくした構成である。これにより、ノードＮ３の電位を下がりにくくしたことにより、ＰチャネルＭＯＳトランジスタ６０８がオンするタイミングを遅らせることが可能である。
これにより、ノードＮ１の電位が早期に上昇することを抑制してＮチャネルＭＯＳトランジスタ６０４のゲート電位が「Ｌ」レベルとなる期間を遅らせることが可能である。これにより、抵抗素子６０９および容量素子６１０の値を大きくすることなく、ＮチャネルＭＯＳトランジスタ６０４のオン時間を長くして、ＥＳＤ放電特性をさらに向上させることが可能となるとともに、レイアウト面積を縮小することが可能である。
図１１（Ｂ）は、電源セル６００Ｄの回路構成を説明する図である。
図１１（Ｂ）に示されるように、電源セル６００Ｄは、電源セル６００Ｂと比較して、抵抗素子６２１を削除した点が異なる。その他の構成については同様である。
すなわち、抵抗素子６２１を削除してノードＮ３の電位を下がりにくくしたことにより、ＰチャネルＭＯＳトランジスタ６０８がオンするタイミングを遅らせることが可能である。
これにより、ノードＮ１の電位が早期に上昇することを抑制してＮチャネルＭＯＳトランジスタ６０４のゲート電位が「Ｌ」レベルとなる期間を遅らせることが可能である。これにより、抵抗素子６０９および容量素子６１０の値を大きくすることなく、ＮチャネルＭＯＳトランジスタ６０４のオン時間を長くして、ＥＳＤ放電特性をさらに向上させることが可能となるとともに、レイアウト面積を縮小することが可能である。
［実施形態３］
図１２は、実施形態３に基づく電源セルの回路構成を説明する図である。
図１２（Ａ）は、電源セル７００の回路構成を説明する図である。
図１２（Ａ）に示されるように、電源セル７００は、電源セル６００と比較して、カレントミラー回路をＮチャネルＭＯＳトランジスタで形成している点が異なる。
具体的には、ＰチャネルＭＯＳトランジスタ６０６，６０７，６０８の代わりにＮチャネルＭＯＳトランジスタ７０６，７０７，７０８を設けるとともに、ＮチャネルＭＯＳトランジスタ６１１の代わりに、ＰチャネルＭＯＳトランジスタ７１１を設け、インバータ７１２をさらに追加した点が異なる。
具体的には、ＮチャネルＭＯＳトランジスタ７０６は、抵抗素子６０９およびＰチャネルＭＯＳトランジスタ７１１と、電源線ＶＭと接地線ＧＭとの間に直列に接続される。
ＮチャネルＭＯＳトランジスタ７０６は、接地線ＧＭとノードＮ３との間に設けられ、ゲートは、ノードＮ３と接続される。抵抗素子６０９は、ＮチャネルＭＯＳトランジスタ７０６と直列に接続され、一端側はノードＮ３と接続される。他端側はＰチャネルＭＯＳトランジスタ７１１と接続される。ＰチャネルＭＯＳトランジスタ７１１は、抵抗素子６０９と電源線ＶＭとの間に接続され、そのゲートはノードＮ５と接続される。
インバータ７１２は、入力側がノードＮ４と接続され、ノードＮ５に出力する。
ＮチャネルＭＯＳトランジスタ７０７は、ＮチャネルＭＯＳトランジスタ７０６とカレントミラー回路を形成するように接地線ＧＭとノードＮ４との間に設けられ、そのゲートはノードＮ３と接続される。
容量素子６１０は、ノードＮ４を介してＮチャネルＭＯＳトランジスタ７０７と直列に電源線ＶＭと接地線ＧＭとの間に接続される。
インバータ６０３は、ノードＮ５を入力側として出力ノードＮ２にノードＮ５の反転信号を出力する。
ＰチャネルＭＯＳトランジスタ７１１は、ＮチャネルＭＯＳトランジスタ７０６，７０７および抵抗素子６０９で構成されるカレントミラー回路を活性化する素子として機能する。ＰチャネルＭＯＳトランジスタ７１１がオンすることによりカレントミラー回路が活性化する。一方、ＰチャネルＭＯＳトランジスタ７１１がオフしている場合にはカレントミラー回路は非活性化されている。
ＮチャネルＭＯＳトランジスタ７０８は、ＮチャネルＭＯＳトランジスタ７０７と並列に接地線ＧＭとノードＮ４との間に接続され、そのゲートはノードＮ５と接続される。当該ＮチャネルＭＯＳトランジスタ７０８は、ＰチャネルＭＯＳトランジスタ７１１と相補的に動作する。すなわち、ＰチャネルＭＯＳトランジスタ７１１がオンしている場合には、ＮチャネルＭＯＳトランジスタ７０８はオフする。一方、ＰチャネルＭＯＳトランジスタ７１１がオフしている定常状態の場合には、ＮチャネルＭＯＳトランジスタ７０８はオンし、接地線ＧＭとノードＮ４とを接続して、ノードＮ４が不所望に変動することを抑制することが可能である。
なお、ここでは、電源セル７００の一例として、パワークランプ回路の構成について説明したが特にこれに限られず他の回路を構成しても良い。
ここで、パッドＶＰにＥＳＤ電流が流入（印加）される場合について説明する。
定常状態において、ノードＮ４は、「Ｌ」レベルに設定されている。インバータ７１２を介するノードＮ５は「Ｈ」レベルに設定されている。したがって、ＮチャネルＭＯＳトランジスタ７０８はオンしている。また、ノードＮ５は「Ｈ」レベルに設定されているためインバータ６０３の出力ノードＮ２は「Ｌ」レベルに設定されている。従って、ＮチャネルＭＯＳトランジスタ６０４はオフしている。
ノードＮ５は「Ｈ」レベルであるため、ＰチャネルＭＯＳトランジスタ７１１はオフしており、カレントミラー回路は非活性化されている。
一方、ＥＳＤ電流による高電圧がパッドＶＰに印加されると、それに追従して電源線ＶＭのレベルは高電圧の印加に追従して直接的に変化する。これに伴いインバータ６０３を構成するＰチャネルＭＯＳトランジスタのゲート・ソース間に一時的に電位差（Ｖｇｓ）を生じ、ＰチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２のレベルは一時的に「Ｌ」レベルから「Ｈ」レベルに変化する。出力ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオン状態にされ、電源線ＶＭの高電圧が接地線ＧＭに逃がされることになる。
また、ノードＮ５は、「Ｈ」レベルから「Ｌ」レベルに変化することに伴い、ＮチャネルＭＯＳトランジスタ７０８がオフする。また、ＰチャネルＭＯＳトランジスタ７１１がオンとなり、カレントミラー回路が動作する。
カレントミラー回路の活性化に伴い、ＮチャネルＭＯＳトランジスタ７０７を介してノードＮ４から接地線ＧＭに対して電流が流れる。その際、ノードＮ４のレベル変化が時定数に従って遅延しながら下降する。そして、ノードＮ４の電位がインバータ７１２の閾値を超えた場合にノードＮ５が「Ｈ」レベルとなり、インバータ６０３のＮチャネルＭＯＳトランジスタがオンする。これにより、出力ノードＮ２のレベルは再び「Ｌ」レベルに遷移する。
出力ノードＮ２のゲート電位の変化に伴って、ＮチャネルＭＯＳトランジスタ６０４がオフ状態にされ、電源線ＶＭから接地線ＧＭへの電流の流出が停止する。また、ＰチャネルＭＯＳトランジスタ７１１がオフされ、カレントミラー回路が非活性化される。また、ＮチャネルＭＯＳトランジスタ７０８がオンし、ノードＮ４と接地線ＧＭとが電気的に接続される。これにより、再び定常状態に戻る。
本例においては、抵抗素子６０９に基づいてカレントミラー回路のＮチャネルＭＯＳトランジスタ７０６を流れる電流量を調整するとともに、ＮチャネルＭＯＳトランジスタ７０７のゲート幅を調整することにより、ＮチャネルＭＯＳトランジスタ７０７に流れる電流を調整する。これにより実施形態１で説明したように抵抗素子６０９の抵抗値を小さく設定することが可能となる。抵抗素子６０９の抵抗値を小さく設定することにより、回路面積を縮小することが可能となる。
図１２（Ｂ）は、実施形態３の変形例に基づく電源セル７００Ａの回路構成を説明する図である。
図１２（Ｂ）に示されるように、電源セル７００Ａは、電源セル７００と比較して、ＮチャネルＭＯＳトランジスタ６０４のバックゲートを制御する機能を付加した構成である。
具体的には、ノードＮ５とＮチャネルＭＯＳトランジスタ６０４のバックゲートとの間にインバータ６０３Ａを設けるとともに、インバータ６０３Ａの出力ノードと接地線ＧＭとの間に抵抗素子６０２Ａを付加した点が異なる。その他の構成については同様であるのでその詳細な説明については繰り返さない。
抵抗素子６０２Ａは、インバータ６０３Ａの出力と接地線ＧＭとの間に接続される。インバータ６０３Ａの出力は、抵抗素子６０２Ａを介して接地線ＧＭにプルダウンされているため、インバータ６０３Ａの出力が不所望に変動した際にバックゲート領域（ウェル領域）の入力が変動することを抑制することが可能である。
ＮチャネルＭＯＳトランジスタ６０４のバックゲート領域（ウェル領域）とソースとの接合部分には、寄生ダイオード６０５が形成される。当該寄生ダイオード６０５の作用により、ＮチャネルＭＯＳトランジスタ６０４をオン動作させるときのゲート入力がその寄生ダイオード６０５の順方向電圧（ＶＦ）分だけレベル低下して、当該ＮチャネルＭＯＳトランジスタ６０４のゲート入力をフルスイングすることができない可能性がある。
したがって、ＮチャネルＭＯＳトランジスタ６０４に対するゲート入力とそのバックゲート領域（ウェル領域）のバイアスとを相互に異なるインバータ６０３，６０３Ａにより行うことにより、ＮチャネルＭＯＳトランジスタ６０４をオン動作させるときのゲート入力をフルスイングさせることが可能である。これにより、ＮチャネルＭＯＳトランジスタ６０４のＥＳＤ電流放電の高速化を図ることが可能である。
カレントミラー回路をＮチャネルＭＯＳトランジスタで構成する場合においても、実施形態１と同様に抵抗素子６０９の抵抗値を小さくすることが可能となるため、抵抗素子６０９を形成するポリシリコン抵抗のレイアウト面積を縮小し、保護回路全体のレイアウト面積を比較例の構成よりも縮小することが可能となる。
以上、本開示を実施形態に基づき具体的に説明したが、本開示は、実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体装置、２ コアロジック領域、４ Ｉ／Ｏ領域、５０４，５０８ ドライバ、５２０ 入出力回路、５２１ 出力論理、５２２ 入力回路、５２３ レベルシフタ、６００，６００Ａ，６００Ｂ，６００Ｃ，６００Ｄ，７００，７００Ａ 電源セル、６０１ 寄生ダイオード、６０２，６０２Ａ，６０９，６２１ 抵抗素子、６０３，６０３Ａ，６２０，７１２ インバータ、６０４，６１１，７０６〜７０８ ＮチャネルＭＯＳトランジスタ、６０６〜６０８，６３０，７１１ ＰチャネルＭＯＳトランジスタ、６１０ 容量素子、Ｄ１，Ｄ２ 保護ダイオード、ＧＭ 接地線、ＶＭ 電源線、ＳＰ 信号パッド、ＶＰ，ＧＰ 電源パッド。

Claims (11)

  1. 電源配線と、
    接地配線と、
    前記電源配線と前記接地配線との間に設けられる静電気放電に対する保護回路とを備え、
    前記保護回路は、
    前記電源配線と前記接地配線との間に接続された第１のトランジスタと、
    前記電源配線と前記接地配線との間に前記第１のトランジスタと直列に接続された第１の抵抗素子と、
    前記第１のトランジスタと前記第１の抵抗素子との間の第１の接続ノードがゲートと接続された前記第１のトランジスタとカレントミラー回路を形成するように、前記第１のトランジスタと並列に前記電源配線と前記接地配線との間に接続された第２のトランジスタと、
    前記電源配線と前記接地配線との間に前記第２のトランジスタと直列に接続された第１の容量素子と、
    前記第２のトランジスタと前記第１の容量素子との間の第２の接続ノードが入力として接続された第１のインバータと、
    前記電源配線と、前記接地配線との間に接続され、ゲートが前記第１のインバータの出力を受ける保護トランジスタとを含み、
    前記第２のトランジスタのゲート幅は、前記第１のトランジスタのゲート幅よりも小さい、半導体装置。
  2. 前記保護回路は、前記電源配線と前記接地配線との間に前記第１の抵抗素子と直列に接続され、前記第１のインバータの出力に従って前記カレントミラー回路を動作させる第３のトランジスタをさらに含む、請求項１記載の半導体装置。
  3. 前記保護回路は、前記電源配線と前記第２の接続ノードとの間に前記第２のトランジスタと並列に接続され、前記第３のトランジスタと相補的に動作する第４のトランジスタをさらに含む、請求項２記載の半導体装置。
  4. 前記保護回路は、前記第３のトランジスタのゲートが出力と接続され、前記第２の接続ノードが入力と接続された第２のインバータをさらに含む、請求項３記載の半導体装置。
  5. 前記保護回路は、前記第３のトランジスタのゲートと前記接地配線との間に接続された第２の抵抗素子をさらに含む、請求項４記載の半導体装置。
  6. 前記保護回路は、前記電源配線と前記第３のトランジスタのゲートとの間に接続され、ゲートが前記第２の接続ノードと接続された第５のトランジスタと、
    前記第３のトランジスタのゲートと前記接地配線との間に接続された第２の抵抗素子とをさらに含む、請求項３記載の半導体装置。
  7. 前記第１の抵抗素子は、ポリシリコン抵抗である、請求項１記載の半導体装置。
  8. 前記電源配線および前記接地配線の少なくとも一方は、パッドと接続される、請求項１記載の半導体装置。
  9. 前記電源配線および前記接地配線との間に前記保護回路と並列に接続された入出力回路をさらに備える、請求項１記載の半導体装置。
  10. 前記保護回路は、前記第１のインバータと並列に設けられ、前記第２の接続ノードを入力として、前記保護トランジスタのバックゲートを制御するための第３のインバータをさらに含む、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 電源配線と、
    接地配線と、
    前記電源配線と前記接地配線との間に設けられる静電気放電に対する保護回路とを備え、
    前記保護回路は、
    前記電源配線と前記接地配線との間に接続された第１のトランジスタと、
    前記電源配線と前記接地配線との間に前記第１のトランジスタと直列に接続された第１の抵抗素子と、
    前記第１のトランジスタと前記第１の抵抗素子との間の第１の接続ノードがゲートと接続された前記第１のトランジスタとカレントミラー回路を形成するように、前記第１のトランジスタと並列に前記電源配線と前記接地配線との間に接続された第２のトランジスタと、
    前記電源配線と前記接地配線との間に前記第２のトランジスタと直列に接続された第１の容量素子と、
    前記第２のトランジスタと前記第１の容量素子との間の第２の接続ノードが入力として接続された第１のインバータと、
    前記電源配線と、前記接地配線との間に接続され、ゲートが前記第１のインバータの出力を受ける保護トランジスタとを含み、
    前記第２のトランジスタのゲート長は、前記第１のトランジスタのゲート長よりも長い、半導体装置。
JP2014198264A 2014-09-29 2014-09-29 半導体装置 Active JP6308925B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014198264A JP6308925B2 (ja) 2014-09-29 2014-09-29 半導体装置
US14/865,418 US9948090B2 (en) 2014-09-29 2015-09-25 Semiconductor device
CN201510626195.5A CN105470252B (zh) 2014-09-29 2015-09-28 半导体器件
US15/918,309 US10396549B2 (en) 2014-09-29 2018-03-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014198264A JP6308925B2 (ja) 2014-09-29 2014-09-29 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018044233A Division JP6480051B2 (ja) 2018-03-12 2018-03-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2016072349A true JP2016072349A (ja) 2016-05-09
JP6308925B2 JP6308925B2 (ja) 2018-04-11

Family

ID=55585480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014198264A Active JP6308925B2 (ja) 2014-09-29 2014-09-29 半導体装置

Country Status (3)

Country Link
US (2) US9948090B2 (ja)
JP (1) JP6308925B2 (ja)
CN (1) CN105470252B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216325A (ja) * 2016-05-31 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2020161780A (ja) * 2019-03-28 2020-10-01 ラピスセミコンダクタ株式会社 サージ吸収回路
WO2021090688A1 (ja) * 2019-11-06 2021-05-14 株式会社ソシオネクスト 半導体集積回路装置
WO2022215485A1 (ja) * 2021-04-08 2022-10-13 株式会社ソシオネクスト 半導体集積回路装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6308925B2 (ja) * 2014-09-29 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US10861843B2 (en) * 2016-12-21 2020-12-08 Texas Instruments Incorporated Electrostatic discharge protection device
JP2018120955A (ja) * 2017-01-25 2018-08-02 ルネサスエレクトロニクス株式会社 半導体装置
US10811873B2 (en) * 2017-11-28 2020-10-20 Stmicroelectronics International N.V. Power supply clamp for electrostatic discharge (ESD) protection having a circuit for controlling clamp time out behavior
US11296499B2 (en) 2018-10-31 2022-04-05 Nxp B.V. Discharge protection circuit and method for operating a discharge protection circuit
CN112103932A (zh) * 2020-09-07 2020-12-18 海光信息技术股份有限公司 静电钳位电路及芯片结构
JP2022135597A (ja) * 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238365A (ja) * 2005-02-28 2006-09-07 Ricoh Co Ltd 差動出力回路及びその差動出力回路を有する半導体装置
US20080304191A1 (en) * 2007-06-07 2008-12-11 Atmel Corporation Threshold voltage method and apparatus for esd protection
US20100328827A1 (en) * 2009-06-30 2010-12-30 Taiwan Semiconductor Manufacutring Company, Ltd. Electrostatic discharge (esd) protection circuits, integrated circuits, systems, and operating methods thereof
JP2011228372A (ja) * 2010-04-16 2011-11-10 Toshiba Corp 半導体集積回路装置
US20130057992A1 (en) * 2011-09-07 2013-03-07 National Sun Yat-Sen University Esd protection circuit
JP2013120815A (ja) * 2011-12-07 2013-06-17 Sony Corp Ｅｓｄ保護回路およびこれを備えた半導体装置
JP2014241537A (ja) * 2013-06-12 2014-12-25 株式会社東芝 静電気保護回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942007B2 (ja) 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2007035726A (ja) * 2005-07-22 2007-02-08 Rohm Co Ltd 半導体装置、モジュールおよび電子機器
JP2011119356A (ja) * 2009-12-01 2011-06-16 Sanyo Electric Co Ltd 半導体装置
JP2012253241A (ja) * 2011-06-03 2012-12-20 Sony Corp 半導体集積回路およびその製造方法
US8730625B2 (en) * 2011-09-22 2014-05-20 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit for an integrated circuit
US8913357B2 (en) * 2012-06-01 2014-12-16 Globalfoundries Singapore Pte. Ltd. ESD protection circuit
US20140036398A1 (en) * 2012-08-06 2014-02-06 Texas Instruments Incorporated Esd protection circuit with high immunity to voltage slew
CN103078305B (zh) * 2013-01-09 2015-02-04 北京大学 防误触发型电源钳位esd保护电路
US9007732B2 (en) * 2013-03-15 2015-04-14 Nantero Inc. Electrostatic discharge protection circuits using carbon nanotube field effect transistor (CNTFET) devices and methods of making same
CN103647265A (zh) * 2013-12-03 2014-03-19 北京中电华大电子设计有限责任公司 一种集成电路全芯片静电放电保护方法和电路
JP6308925B2 (ja) * 2014-09-29 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238365A (ja) * 2005-02-28 2006-09-07 Ricoh Co Ltd 差動出力回路及びその差動出力回路を有する半導体装置
US20080304191A1 (en) * 2007-06-07 2008-12-11 Atmel Corporation Threshold voltage method and apparatus for esd protection
US20100328827A1 (en) * 2009-06-30 2010-12-30 Taiwan Semiconductor Manufacutring Company, Ltd. Electrostatic discharge (esd) protection circuits, integrated circuits, systems, and operating methods thereof
JP2011228372A (ja) * 2010-04-16 2011-11-10 Toshiba Corp 半導体集積回路装置
US20130057992A1 (en) * 2011-09-07 2013-03-07 National Sun Yat-Sen University Esd protection circuit
JP2013120815A (ja) * 2011-12-07 2013-06-17 Sony Corp Ｅｓｄ保護回路およびこれを備えた半導体装置
JP2014241537A (ja) * 2013-06-12 2014-12-25 株式会社東芝 静電気保護回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216325A (ja) * 2016-05-31 2017-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2020161780A (ja) * 2019-03-28 2020-10-01 ラピスセミコンダクタ株式会社 サージ吸収回路
JP7347951B2 (ja) 2019-03-28 2023-09-20 ラピスセミコンダクタ株式会社 サージ吸収回路
WO2021090688A1 (ja) * 2019-11-06 2021-05-14 株式会社ソシオネクスト 半導体集積回路装置
US11824055B2 (en) 2019-11-06 2023-11-21 Socionext Inc. Semiconductor integrated circuit device
WO2022215485A1 (ja) * 2021-04-08 2022-10-13 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
CN105470252A (zh) 2016-04-06
US20180205225A1 (en) 2018-07-19
JP6308925B2 (ja) 2018-04-11
US20160094027A1 (en) 2016-03-31
US9948090B2 (en) 2018-04-17
US10396549B2 (en) 2019-08-27
CN105470252B (zh) 2020-06-12

Similar Documents

Publication Publication Date Title
JP6308925B2 (ja) 半導体装置
KR102140734B1 (ko) 정전 보호 회로를 포함하는 반도체 장치 및 그것의 동작 방법
EP1102402A1 (en) Level adjustment circuit and data output circuit thereof
JP6603287B2 (ja) 構成可能なクランプ回路
JP2015153762A (ja) 静電気保護回路
JP2015002510A (ja) 静電気保護回路
JP2013055102A (ja) 半導体集積回路及び保護回路
JP2014026996A (ja) Ｅｓｄ保護回路
JP2007082024A (ja) 半導体回路、インバータ回路および半導体装置
JP2011182246A (ja) 半導体装置
JP2009147040A (ja) 半導体集積回路装置
JP2010041013A (ja) 保護回路
JP6480051B2 (ja) 半導体装置
KR100878439B1 (ko) 출력 드라이버단의 ｅｓｄ 보호 장치
WO2017159057A1 (ja) 半導体装置
JP5806972B2 (ja) 出力ドライバ回路
US10361557B2 (en) Semiconductor device
JP6081385B2 (ja) ドライバ回路、および、インピーダンス調整回路
JP6675970B2 (ja) 半導体装置
JP5979162B2 (ja) パワーオンリセット回路
JP6461725B2 (ja) 半導体装置および内部回路の制御方法
KR100866716B1 (ko) 정전기 방전 보호 회로
US6952120B2 (en) Versatile system for controlling driver signal timing
KR101131568B1 (ko) 반도체 장치의 보호 회로
JP5710706B2 (ja) 静電気放電保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6308925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150