JP7347951B2 - サージ吸収回路 - Google Patents
サージ吸収回路 Download PDFInfo
- Publication number
- JP7347951B2 JP7347951B2 JP2019063044A JP2019063044A JP7347951B2 JP 7347951 B2 JP7347951 B2 JP 7347951B2 JP 2019063044 A JP2019063044 A JP 2019063044A JP 2019063044 A JP2019063044 A JP 2019063044A JP 7347951 B2 JP7347951 B2 JP 7347951B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- gate
- nmosfet
- shunt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
20 時定数回路
30 インバータ回路
31 pチャネル型MOSFET
32 nチャネル型MOSFET
41、42 ダイオード
51 プルダウン抵抗
60 nチャネル型MOSFET素子
61 シャントnMOSFET
62 寄生バイポーラトランジスタ
Claims (6)
- 第1の抵抗素子と、
ダイオードからなる第1の回路と、
電源ラインと接地ラインに接続され、前記電源ラインと前記接地ラインの間に発生するサージ電圧が入力されてトリガ電圧を出力するインバータ回路と、
前記トリガ電圧の入力によって前記電源ラインと前記接地ラインの間を短絡するトランジスタと、を備え、
前記第1の抵抗素子は、一端が前記接地ラインに接続され、他端が前記トランジスタのゲートに接続され、
前記第1の回路の前記ダイオードは、アノードが前記インバータ回路の出力端と前記トランジスタのバックゲートの間に接続され、かつカソードが前記接地ラインと前記トランジスタのゲートの間に接続され、
前記トランジスタは、ドレインが前記電源ラインに接続され、ソースが前記接地ラインに接続され、ゲートが前記ダイオードのカソードに接続され、バックゲートが前記インバータ回路の出力端に接続されたサージ吸収回路。 - 前記インバータ回路は、1対の相補的トランジスタからなる請求項1に記載のサージ吸収回路。
- 前記電源ライン、前記接地ライン及び前記インバータ回路に接続され、互いに直列に接続された第2の抵抗素子とキャパシタを有し、前記インバータ回路に入力電圧を入力する時定数回路をさらに備えた請求項1又は2に記載のサージ吸収回路。
- 前記トランジスタは、前記トリガ電圧をゲート又はバックゲートの入力とするMOSFETである請求項1~3のいずれか1に記載のサージ吸収回路。
- 電源ライン及び接地ラインに接続され、互いに直列に接続された抵抗素子とキャパシタを有する時定数回路と、をさらに有する請求項1又は2に記載のサージ吸収回路。
- 前記第1の回路は、直列接続された複数のダイオードを含む請求項1~5のいずれか1に記載のサージ吸収回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063044A JP7347951B2 (ja) | 2019-03-28 | 2019-03-28 | サージ吸収回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019063044A JP7347951B2 (ja) | 2019-03-28 | 2019-03-28 | サージ吸収回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020161780A JP2020161780A (ja) | 2020-10-01 |
JP7347951B2 true JP7347951B2 (ja) | 2023-09-20 |
Family
ID=72639967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019063044A Active JP7347951B2 (ja) | 2019-03-28 | 2019-03-28 | サージ吸収回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7347951B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121007A (ja) | 2004-10-25 | 2006-05-11 | Renesas Technology Corp | 半導体集積回路 |
JP2009147040A (ja) | 2007-12-13 | 2009-07-02 | Renesas Technology Corp | 半導体集積回路装置 |
JP2016072349A (ja) | 2014-09-29 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20170310103A1 (en) | 2016-04-22 | 2017-10-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit electrostatic discharge protection |
-
2019
- 2019-03-28 JP JP2019063044A patent/JP7347951B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006121007A (ja) | 2004-10-25 | 2006-05-11 | Renesas Technology Corp | 半導体集積回路 |
JP2009147040A (ja) | 2007-12-13 | 2009-07-02 | Renesas Technology Corp | 半導体集積回路装置 |
JP2016072349A (ja) | 2014-09-29 | 2016-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20170310103A1 (en) | 2016-04-22 | 2017-10-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit electrostatic discharge protection |
Also Published As
Publication number | Publication date |
---|---|
JP2020161780A (ja) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5955924B2 (ja) | 静電放電保護回路 | |
KR100697750B1 (ko) | 정전 보호 회로 및 이것을 이용한 반도체 집적 회로 장치 | |
US7755870B2 (en) | Semiconductor integrated circuit device | |
JP3773506B2 (ja) | 半導体集積回路装置 | |
JP3901671B2 (ja) | 半導体集積回路装置 | |
KR101034614B1 (ko) | 정전기 보호 회로 | |
EP1673844A1 (en) | Electrostatic discharge protection circuit and method of operation | |
JP6521792B2 (ja) | 半導体装置 | |
US20180342865A1 (en) | Electrostatic protection circuit | |
US20100309593A1 (en) | Semiconductor device and electrostatic discharge protection method for the semiconductor device | |
TW201203509A (en) | Semiconductor integrated circuit device | |
US9812437B2 (en) | Semiconductor integrated circuit device, and electronic appliance using the same | |
US20080198520A1 (en) | Electrostatic discharge protection circuit with lowered driving voltage | |
US10454269B2 (en) | Dynamically triggered electrostatic discharge cell | |
JP6784820B2 (ja) | Esd保護回路 | |
US7965482B2 (en) | ESD protection circuit and semiconductor device | |
JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US7154721B2 (en) | Electrostatic discharge input protection circuit | |
JP7347951B2 (ja) | サージ吸収回路 | |
US11233394B2 (en) | Electrostatic protection circuit | |
US20180115156A1 (en) | Semiconductor integrated circuit and semiconductor device including the same | |
CN112310067B (zh) | 静电保护电路 | |
US11621556B2 (en) | Protective circuit | |
KR100861310B1 (ko) | 정전기 방전 장치 | |
CN115189339A (zh) | 静电防护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230724 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20230731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7347951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |